Analyse verschiedener HLS-Systeme in Hinblick auf ihren Umgang mit der Hochsprachenabstraktion Speicher. Sascha Kath

Transkript

1 Analyse verschiedener HLS-Systeme in Hinblick auf ihren Umgang mit der Hochsprachenabstraktion Speicher Sascha Kath Dresden,

2 Gliederung 1. Aufgabenstellung 2. HLS-Systeme 1. LegUP 2. Vivado HLS 3. Leap 4. MyHDL 3. Projektplan Analyse verschiedener HLS-Systeme Folie Nr. 2 von 18

3 1. AUFGABENSTELLUNG Analyse verschiedener HLS-Systeme Folie Nr. 3 von 18

4 1. Aufgabenstellung Analyse des Umgangs mit der Hochsprachenabstraktion Speicher verschiedener HLS-Systeme Benchmark-Funktionen erstellen und implementieren Ergebnisse vergleichen Analyse verschiedener HLS-Systeme Folie Nr. 4 von 18

5 2. HLS-SYSTEME Analyse verschiedener HLS-Systeme Folie Nr. 5 von 18

6 2.0 HLS-Systeme: Ein Überblick high-level-language intermediate representation HDL Nutze Synthese-Tools (bspw. der FPGA- Hersteller) für die weiteren Schritte Analyse verschiedener HLS-Systeme Folie Nr. 6 von 18

7 2.1 LegUp Ziel: vollautomatischer Fluss selbst-beschleunigender adaptiver Prozessor Analyse verschiedener HLS-Systeme Folie Nr. 7 von 18

8 2.1 LegUp vom Code zur Hardware 1. C-Code 2. LLVM als IR LegUp erstellt Ablaufplan weist Befehle Taktzyklen zu (ASAP scheduling) 3. Verilog 4. Synthese-Werkzeuge Analyse verschiedener HLS-Systeme Folie Nr. 8 von 18

9 2.1 LegUp - Speicherarchitektur LLVM-Speicherarten: stack, globals und heap Jede Variable wird in separatem Altsyncram gespeichert Zugriff über Speichermanager 32-bit Adressformat: Reservierte Tags: 0x0 Null-Pointer 0x1 Prozessorspeicher Analyse verschiedener HLS-Systeme Folie Nr. 9 von 18

10 2.2 Vivado HLS Analyse verschiedener HLS-Systeme Folie Nr. 10 von 18

11 2.3 Leap LEAP = LINC-based Environment for Application Programming Eingabesprache: Bluespec System Verilog Grundlegende Konzepte: 1. Flexibles Intermodul-Kommunikations-Paradigma Programm = Kollektion von latency-insensitive Modulen Intermodul-Kommunikation über latency-insensitive Channels (FIFOs) 2. Allgemeines Speicher-Paradigma Speicher willkürlicher Größe (private oder shared) Analyse verschiedener HLS-Systeme Folie Nr. 11 von 18

12 2.3 Leap - Scratchpads Partitionierung des on-board RAMs in individuelle Scratchpads (private memory) Scratchpad-Controller weist Scratchpads den Speicherbereichen mittels Indirektionstabelle zu Konkatenierung von client ID und Adressanfrage Scratchpads haben gleiches Interface wie Speicher auf dem FPGA nur andere Speichermodule nötig Analyse verschiedener HLS-Systeme Folie Nr. 12 von 18

13 2.4 MyHDL Grundlegende Konzepte: 1. Generators, um Nebenläufigkeit zu modelieren 2. Yielded-Werte = Bedingungen auf die Generator wartet bevor er fortfährt. Im Grunde funktionieren Yield-Statements wie Sensitivity-Lists Generators sind fortsetzbare Funktionen Ähneln always Blöcken (Verilog) und Prozessen (VHDL) Analyse verschiedener HLS-Systeme Folie Nr. 13 von 18

14 2.4 MyHDL Generators werden zu Verilog- oder VHDL- Konstrukten umgewandelt Verilog: VHDL: Umwandlung in always Blöcke, assignments oder initial Blöcke Umwandlung in process oder concurrent signal assignments Analyse verschiedener HLS-Systeme Folie Nr. 14 von 18

15 3. PROJEKTPLAN Analyse verschiedener HLS-Systeme Folie Nr. 15 von 18

16 3.1 Vorgehen Anforderungen an Benchmark-Funktionen: Überschaubare Komplexität Analyseziel klar erkennbar Voraussichtliches Ergebnis abschätzen Implementierung Vergleich/Auswertung Analyse verschiedener HLS-Systeme Folie Nr. 16 von 18

17 3.2 Benchmark-Funktionen Umgang mit globalen und lokalen Variablen Funktionsparametern Feldern Zeigern mit oder ohne Verzweigungen, Schleifen und Unterprogrammaufrufen Analyse verschiedener HLS-Systeme Folie Nr. 17 von 18

18 3.3 Ergebnisvergleich Ausführungszeit Ressourcenverbrauch Parallelität der Speicherzugriffe systematische Flaschenhälse Analyse verschiedener HLS-Systeme Folie Nr. 18 von 18