Halbleiterdaten. Eigenschaften von Si und GaAs bei T = 300K, sofern nicht anders angegeben. Eigenschaft Symbol Einheit Silizium GaAs

Größe: px
Ab Seite anzeigen:

Download "Halbleiterdaten. Eigenschaften von Si und GaAs bei T = 300K, sofern nicht anders angegeben. Eigenschaft Symbol Einheit Silizium GaAs"

Transkript

1 Halbleiterdaten Eigenschaft Symbol Einheit Silizium GaAs Atomradius nm 0,117 - Atomdichte N cm 3 5, , spez. Dichte (20 C) γ g/cm 3 2,3 5,35 Gitterkonstante (20 C) a 0 nm 0,543 0,565 Schmelzpunkt C spez. Wärme c J/(gK) 0,7 0,35 Wärmeleitfähigkeit κ W/(cmK) 1,41 0,455 Intrinsische Dichte n i cm 3 1, , Eigenleitfähigkeit σ i S/cm 4, Relative 12(Si) Dielektrizitätskonstante ε r 3,92(SiO 2 ) Bandabstand W g ev 1,12 1,43 eff. Masse Elektronen m n 0,33 m 0 0,067 m 0 Löcher m p 0,56 m 0 0,5 m 0 Diffussionskonstante Elektronen D n cm 2 /s Löcher D p cm 2 /s 12,5 12 Austrittspotential Elektronen φ V 3,78 3,57 Beweglichkeit bei schwacher Dotierung Elektronen µ n cm 2 /Vs Löcher µ p cm 2 /Vs eff. Zustandsdichte Elektronen N L cm 3 2, , Löcher N V cm 3 1, , Eigenschaften von Si und GaAs bei T = 300K, sofern nicht anders angegeben.

2 Physikalische Konstanten Konstante Temperaturspannung Elementarladung Boltzmann-Konstante Symbol, Wert und Einheit U T = k T e = 25,9 mv e = 1, As ( T ) 300K k = 8, ev/k = 1, J/K Ruhemasse des Elektrons m 0 = 9, kg = 0, VAs 3 /cm 2 Dielektrizitätskonstante des Vakuums ε 0 = 8, As/Vcm Planck sches Wirkungsquantum h = 6, Ws 2 bzw. h = h/2π = 1, Js

3 1 Aufgabe 1: Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte) Hinweis: Die Aufgabenpunkte 1.1 bis 1.4 können unabhängig voneinander gelöst werden! Bei Multiple-Choice Aufgaben können mehrere Antworten richtig sein. Falsche Kreuze führen zu Punktabzug! 1.1 Entwurfsverfahren für integrierte Schaltungen Kreuzen Sie die wahren Aussagen an! Beim Entwurf mit Standardzellen führen die regelmäßigen Strukturen zu einer besseren Flächennutzung als bei einem voll kundenspezifischen Entwurf. EEPROMs sind durch ihre Programmierbarkeit besonders für den schnellen Entwurf komplexer Prozessorstrukturen geeignet. Gatearrays bieten eine Ersparnis von Entwicklungszeit gegenüber dem voll kundenspezifischen Entwurf, sind jedoch nicht so flexibel programmierbar wie FPGAs. 1.2 Nennen Sie zwei Parameter, von denen die Schwellspannung eines MOSFET abhängig ist: MOS-Kondensator und MOS-Transistor Die folgenden Aussagen gelten für einen MOS-Kondensator bzw. selbstsperrenden MOS-Transistor auf p-dotiertem Silizium-Substrat. Kreuzen Sie die wahren Aussagen an! Bei einer MOS-Kapazität verringert sich der Kapazitätswert, wenn ausgehend von U GB > 0 das Potential am Gate vergrößert wird. Wenn die Spannung zwischen Gate und Substrat kleiner als Null wird, befindet sich der Transistor in Inversion. Wenn die Bulk-Drain-Spannung U BD zwischen Substrat und der Drain-Gebiet eines n-kanal-mosfet ausreichend positiv wird, führt dies zu so großen Strömen, sodass das Bauelement zerstört werden kann. Seite 1 von 13

4 1 1.4 a) Zeichnen Sie das Schaltbild eines CMOS-Inverters und kennzeichnen Sie alle Anschlüsse (S, G, D, B, U DD, GND, U E, U A )! b) Tragen Sie die Transistortypen, Anschlüsse sowie die Dotierungen in den uerschnitt in Abb. 1.1 ein! Abbildung 1.1: uerschnitt eines CMOS-Inverters c) Der CMOS-Inverter soll ein symmetrisches Schaltverhalten haben. Welcher Zusammenhang muss hierfür gelten? Stellen Sie eine allgemeine Gleichung auf, welche als Variablen unter anderem die Weiten W n, W p sowie die Längen L n, L p der Transistoren beinhaltet! d) Zeichnen Sie in Abb. 1.2 die statische Übertragungskennlinie eines CMOS- Inverters und kennzeichnen Sie die Punkte, in denen mindestens ein Transistor den Arbeitsbereich wechselt! Die Versorgungsspannung betrage 1,5 V und es gelte U th,n = U th,p = 150 mv. Abbildung 1.2: Statische Übertragungskennlinie Seite 2 von 13

5 1 e) Stellen Sie in der Tabelle in Abb. 1.3 die Arbeitsbereiche der Transistoren abhängig von der Eingangsspannung U E zusammen und kennzeichnen Sie diese Bereiche in Abb. 1.2! Nr. U E n Kanal p Kanal Abbildung 1.3: Betriebszustände der Transistoren Seite 3 von 13

6 2 Aufgabe 2: CMOS-Logik (25 Punkte) In dieser Aufgabe werden Grundlagen des Aufbaus von Logikschaltungen und deren Funktionsweise behandelt. Bei der Berechnung von Umladezeiten gelten für die Transistoren folgende Beziehungen: Versorgungsspannung VDD = 1.5 V Schwellspannung V th,n = V th,p = 0,5 V Transistorkenngröße k n = k p = 500 µa V Gegeben ist folgende Funktion: = E 1 + E 2 + E 3 + E 4 E 5 a) Bestimmen Sie! Zeichnen Sie das Logikgatter in statischer CMOS-Logik! Für die folgenden Aufgabenpunkte ist das Gatter in Abbildung 2.1 gegeben. 2.2 Als nächstes wird das Schaltverhalten des Gatters untersucht. Die parasitären Transistorkapazitäten betragen: C GS,p = C GD,p = 45 ff C GS,n = C GD,n = 15 ff C DB,p = C SB,p = C DB,n = C SB,n = 5 ff Die Lastkapazität C L beträgt 50 ff! a) Bestimmen Sie die Kapazität C 1 am Knoten für den Schaltzustand (0,0,1)! b) Auf welchem Potential liegt der Knoten? c) Nun betrachten Sie die Kapazität C 2 am Knoten für den Eingangssignalwechsel von (0,0,1) (0,1,1). Überlegen Sie sich über welchen Kapazitäten ein doppelter Spannungshub auftritt! Berechnen Sie die Kapazität am Knoten! d) Vergleichen Sie das Ergebnis aus a) und c). Wie nennt man dieses Phänomen? Erklären Sie kurz, wie es zu diesem Phänomen kommt! 2.3 Das Gatter erfährt nun einen Eingangssignalwechsel (1,0,1) (0,1,0). Für die an den Knoten A,B und wirksamen Kapazitäten gilt: C A = 100 ff C B = 50 ff C = 220 ff a) Zeichnen Sie das RC-Ersatzschaltbild! b) Berechnen Sie die Zeit t LH unter Verwendung der Elmore-Gleichung! Seite 4 von 13

7 2 VDD = 1,5 V E1 A E2 E3 E1 E2 E3 B C L GND GND Abbildung 2.1: Schaltbild 2.4 Im nächsten Schritt soll die Zeit t LH minimiert werden. a) Welche Logikfamilie bietet sich zur Reduktion der Zeit t LH an? b) Zeichnen Sie das Logikgatter! c) Welchen Nachteil hat diese Logik in Bezug auf das ursprüngliche Gatter? Seite 5 von 13

8 3 Aufgabe 3: Schaltwerke (25 Punkte) 3.1 In Abb. 3.1 ist ein 3-Bit Serial-In-Parallel-Out (SIPO)-Schieberegister dargestellt. Die Ausgänge Out 2 und Out 3 sind über ein Logik-Gatter auf den Eingang zurückgeführt. Als Logik-Gatter stehen ein NOR- sowie ein XNOR-Gatter zur Verfügung. Die Lastkapazitäten C L repräsentieren die Eingangskapazitäten des Logik-Gatters. Es gelten folgende Daten: NOR MS-D-Flipflops (FF) Verzögerungszeit: t d,nor = 0,1 ns Eingangskapazität: C in = 4 ff Ausgangskapazität: C out = 6 ff XNOR Setup-Zeit: t su = 0,6 ns Verzögerungszeit: t d,xnor = 0,12 ns Halte-Zeit: t h = 0,3 ns Out 1 Out 2 Out 3 Logik Gatter D FF D FF D FF C in C out Cin C out C L Cin C out C L φ SIPO Schieberegister Abbildung 3.1: 3-Bit Serial-In-Parallel-Out-Schieberegister mit Beschaltung. a) Erläutern Sie kurz die Bedeutung von Setup- und Halte-Zeit und kennzeichnen Sie diese in Abb. 3.2 im Zeitstrahl A (unterschiedliche Farben oder Schraffierungen verwenden)! Beachten Sie dabei, dass die FFs positiv flankengesteuert sind! b) Markieren Sie in Abb. 3.2 im Zeitstrahl B nun noch das Zeitintervall, in dem sich die Eingangssignale der FFs ändern dürfen! c) Eine weitere Kenngröße der FFs ist die Zeit t φ. Was gibt diese Größe an? φ A B 0 1 ns 2 ns 3 ns Abbildung 3.2: Zeitstrahl zum Kennzeichnen von Setup- und Halte-Zeit. Seite 6 von 13

9 3 d) Stellen Sie nun für das Schieberegister 2 Beziehungen bzw. Ungleichungen zwischen den verschiedenen Zeiten und der Taktperiode T φ auf, die erfüllt werden müssen, damit eine fehlerfreie Funktionsweise des Schieberegisters gewährleistet ist! Berücksichtigen Sie dabei auch das Logik-Gatter! e) Typischerweise hängt die Zeit t φ von der Gesamtkapazität C i am Knoten Out i (i=1,2,3) ab. Hier gilt: t φ = 20 ps/ff C i Berechnen Sie die maximal erlaubte Lastkapazität C L,max, damit das Schieberegister sowohl mit dem NOR- als auch dem XNOR-Gatter bei der Frequenz f φ = 800 MHz betrieben werden kann! Hinweis: Diese Taktfrequenz stimmt nicht mit der Abb. 3.2 überein! f) Ein sog. Zustandsdiagramm kann dazu verwendet werden, um darzustellen, wie sich die Werte von Out i (i=1,2,3) durch das Eintreffen positiver Taktflanken ändern. Vervollständigen Sie in Abb. 3.3 die Zustandsdiagramme, wenn als Logikgatter ein NOR bzw. XNOR eingesetzt wird. Achten Sie dabei auf eine wiederkehrende Zustandsfolge! g) Bei Verwendung des NOR-Gatters wird durch das System ein Frequenzteiler realisiert. Bestimmen Sie den Teilungsfaktor des Frequenzteilers, d.h. das Verhältnis der Taktperiode T φ zur Periode von Out 1! NOR φ Out 1 Out 2 Out 3 XNOR φ Out 1 Out 2 Out 3 Abbildung 3.3: Zustandsdiagramme des Schieberegisters. Seite 7 von 13

10 4 Aufgabe 4: VHDL und Hochintegration (25 Punkte) In dieser Aufgabe werden grundlegende Kenntnisse der Hardwarebeschreibungssprache VHDL und ihre Anwendung auf den Entwurf mikroelektronischer Schaltungen geprüft. 4.1 In diesem Unterpunkt sollen allgemeine Fragen zu VHDL beantwortet werden. Bitte kennzeichnen Sie die von Ihnen gemachten Multiple-Choice-Antworten eindeutig! Pro Aufgabe können auch mehrere Antworten richtig sein! Falsche Kreuze führen zu Punktabzug! a) Geben Sie an, welche der folgenden Aussagen zu VHDL wahr sind: VHDL steht für Very High-level Design Language. VHDL kann auf der Register-Transfer-Ebene des Y-Diagramms von Gajski verwendet werden. In VHDL können alle Sprachkonstrukte synthetisiert werden. Eine VHDL-Beschreibung besitzt immer eine Entity. Die Beschreibung paralleler Anweisungen ist ein Grundprinzip von VHDL. b) Geben Sie an, welche der folgenden Aussagen zur Architecture wahr sind: In der Architecture wird die Funktion der Schaltung beschrieben. In der Architecture werden die Ein- und Ausgänge deklariert. Für die Architecture gibt es drei verschiedene Beschreibungsformen. Eine Architecture besitzt maximal einen Prozess. In der Architecture können Generics verwendet werden. c) Geben Sie an, welche der folgenden Aussagen zur Verhaltensbeschreibung wahr sind: Das Einbinden von Komponenten ist ein wesentliches Merkmal der Verhaltensbeschreibung. Die Verwendung von Prozessen ist ein wesentliches Merkmal der Verhaltensbeschreibung. Die Verhaltensbeschreibung ist die einzige Beschreibungsform, die synthetisierbar ist. Bei einer Verhaltensbeschreibung wird keine Configuration benötigt. Eine Verhaltensbeschreibung wird ausschließlich bei der Erstellung einer Testbench verwendet. Seite 8 von 13

11 4 d) Gegeben ist die folgende VHDL-Beschreibung: entity logik is port( clk,a,b,c : in std_logic; : out std_logic); end entity logik; architecture ARCH of logik is begin PROZ: process(clk) variable TEMP: std_logic; begin if clk event and clk= 1 then TEMP := A and B; <= TEMP and C; end if; end process PROZ; end architecture ARCH; Geben Sie an, welche der folgenden Aussagen zutreffend sind: Der Ausdruck process(clk) bedeutet, dass der Prozess PROZ auf das Taktsignal clk sensitiv ist und bei einer Änderung des Signalwertes von clk aktiviert wird. Die Verwendung von if clk event and clk= 1 then bedeutet, dass es sich um einen zur positiven Flanke des Taktsignals clk synchronen Prozess handelt. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A, B und C, die direkt an den Ausgang gegeben wird. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A, B und C, die über ein D-Flipflop an den Ausgang gegeben wird. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A und B, die über ein D-Flipflop mit dem Eingang C UND-verknüpft ist. Das Ergebnis wird über ein weiteres D-Flipflop an den Ausgang gegeben. Seite 9 von 13

12 4 4.2 Geben Sie die VHDL-Beschreibung eines D-Flipflops mit einem 2:1-Multiplexer am D-Eingang (s. Abb. 4.1) an! Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Verhaltensbeschreibung einfügen! entity muxdff is port ( clk : in std_logic; D0 : in std_logic; D1 : in std_logic; sel : in std_logic; : out std_logic); end entity muxdff; D0 D1 sel clk 0 1 D muxdff architecture verhalten of muxdff is Abbildung 4.1: Komponente muxdff begin -- hier die Verhaltensbeschreibung eintragen: end architecture verhalten; 4.3 Nun soll die Komponente muxdff in dem Modul schaltung verwendet werden. Geben Sie die VHDL-Beschreibung für die Komponente schaltung nach Abb. 4.2 an! Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Strukturbeschreibung einfügen! entity schaltung is port ( clk : in std_logic; S : in std_logic; P : in std_logic_vector(2 downto 0); m : in std_logic; : out std_logic_vector(2 downto 0)); end entity schaltung; Seite 10 von 13

13 4 muxdff2 (2) muxdff1 (1) muxdff0 (0) S D0 D1 q_int(1) D0 D1 q_int(0) D0 D1 sel sel sel clk clk clk m clk P(2) P(1) P(0) Abbildung 4.2: Komponente schaltung architecture struktur of schaltung is -- hier die Strukturbeschreibung eintragen: Seite 11 von 13

14 4 -- Fortsetzung der Strukturbeschreibung: end struktur; 4.4 Nun soll die Funktion des Moduls schaltung überprüft werden. Ergänzen Sie hierzu in Abb. 4.3 die Signalverläufe der Ausgänge (2) bis (0)! Gehen Sie von einer idealen Simulation aus (keine Laufzeiten). clk S m P (2) (1) (0) Abbildung 4.3: Signalverläufe der Komponente schaltung Seite 12 von 13

15 4 4.5 Beschreiben Sie in eigenen Worten die Funktion des Moduls schaltung! 4.6 Nun soll die Funktion der Komponente schaltung direkt, d.h. ohne das Einbinden von weiteren Komponenten in VHDL beschrieben werden. Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Verhaltensbeschreibung einfügen! entity schaltung is port ( clk : in std_logic; S : in std_logic; P : in std_logic_vector(2 downto 0); m : in std_logic; : out std_logic_vector(2 downto 0)); end entity schaltung; architecture verhalten of schaltung is end architecture verhalten; Seite 13 von 13

16 1 Aufgabe 1: Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte) 1.1 Entwurfsverfahren für Integrierte Schaltungen Kreuzen Sie die wahren Aussagen an! Beim Entwurf mit Standardzellen führen die regelmäßigen Strukturen zu einer besseren Flächennutzung als bei einem voll kundenspezifischen Entwurf. EEPROMs sind durch ihre Programmierbarkeit besonders für den schnellen Entwurf komplexer Prozessorstrukturen geeignet. Gatearrays bieten eine Ersparnis von Entwicklungszeit gegenüber dem voll kundenspezifischen Entwurf, sind jedoch nicht so flexibel programmierbar wie FPGAs. 1.2 Nennen Sie zwei Parameter, von denen die Schwellspannung eines MOSFET abhängig ist: 1.Substratdotierung, Flachbandspannung, U SB etc MOS-Kondensator und MOS-Transistor Die folgenden Aussagen gelten für einen MOS-Kondensator bzw. selbstsperrenden MOS-Transistor auf p-dotiertem Silizium-Substrat. Kreuzen Sie die wahren Aussagen an! Bei einer MOS-Kapazität verringert sich der Kapazitätswert, wenn ausgehend von U GB > 0 das Potential am Gate vergrößert wird. Wenn die Spannung zwischen Gate und Substrat kleiner als Null wird, befindet sich der Transistor in Inversion. Wenn die Bulk-Drain-Spannung UBD zwischen Substrat und der Drain-Gebiet eines n-kanal-mosfet ausreichend positiv wird, führt dies zu so großen Strömen, dass das Bauelement zerstört werden kann. Integrierte Digitalschaltungen F07 - Seite 1 von 13

17 1 1.4 a) Siehe Abb U DD G S B D U E U A D B G S GND Abb. 1.1: Schaltbild b) Siehe Abb c) µ nw n L n = µpwp L p d) Siehe Abb e) Siehe Tabelle 1.4 und Abb. 1.3! Nr. U E n Kanal p Kanal mv gesperrt ohmsch mv abgeschnürt ohmsch mv abgeschnürt abgeschnürt mv ohmsch abgeschnürt mv ohmsch gesperrt Abb. 1.4: Betriebszustände der Transistoren Integrierte Digitalschaltungen F07 - Seite 2 von 13

18 1 p -kanal n -kanal S(U p DD) G(U) S n(gnd) p E D(U) p A D(U) n A G(U) n E p+ p+ n+ n+ n Abb. 1.2: uerschnitt eines CMOS-Inverters p-substrat U [mv] E U A [mv] Abb. 1.3: Statische Übertragungskennlinie 4 Integrierte Digitalschaltungen F07 - Seite 3 von 13

19 2 Aufgabe 2: CMOS-Logik (25 Punkte) 2.1 Aufgabe a) = E 1 E 2 E 3 (E 4 + E 5 ) VDD E1 E2 E3 E4 E5 E1 E2 E3 E4 E5 GND Abb. 2.1: Schaltbild der Logik 2.2 Schaltverhalten des Gatters: a) C 1 = C GD,E1,n +C GD,E2,n +C GD,E2,p +C GD,E3,p +C DB,E1,n +C DB,E2,n +C DB,E2,p +C DB,E3,p + C L = 190 ff b) Der Knoten liegt auf VDD! c) Die Gate-Drain-Kapazität der Transistoren, die mit E2 angesteuert werden, werden doppelt gezählt: C 1 = C GD,E1,n + 2 C GD,E2,n + 2 C GD,E2,p + C GD,E3,p + C DB,E1,n + C DB,E2,n + C DB,E2,p + C DB,E3,p + C L = 250 ff d) C 2 > C 1 aufgrund des Millereffekts. Erläuterung siehe Skript Kapitel ! Integrierte Digitalschaltungen F07 - Seite 4 von 13

20 2 2.3 Eingangssignalwechsel (1,0,1) (0,1,0). a) siehe Abb. 2.2 VDD R on,p Ron,p C A R on,n C C B GND Abb. 2.2: RC-ESB: a) (101) b) Wechsel zu (010) b) t LH = 2.2(R on,p C A + 2 R on,p (C B + C )) 1 mit R on,p = = 2000Ω k p (VDD V th,p ) t LH = 2,82 ns 2.4 Im nächsten Schritt soll die Zeit t LH minimiert werden. a) Pseudo NMOS-Logik b) siehe Abbildung 2.3 VDD E1 GND E2 E3 GND Abb. 2.3: Schaltung in Pseudo-NMOS Logik c) Wenn das PDN aktiv ist, fliesst ein statischer Strom! Integrierte Digitalschaltungen F07 - Seite 5 von 13

21 3 Aufgabe 3: Schaltwerke (25 Punkte) 3.1 a) Setup-Zeit: Zeit, die das Signal an D bereits vor der Taktflanke anliegen muss Halte-Zeit: Zeit, die das Signal an D auch noch nach der Taktflanke anliegen muss s. Abb. 3.1 b) s. Abb. 3.1 φ A Setup Zeit Halte Zeit B 0 1 ns 2 ns 3 ns Abb. 3.1: Zeitstrahl zum Kennzeichnen von Setup- und Halte-Zeit. c) Verzögerungszeit. Zeit nach der Taktflanke, bis den Wert von D übernimmt. d) Bedingung 1: t h < t φ Bedingung 2: t φ + t su + max(t d,nor,t d,xnor ) < T φ e) f) s. Abb. 3.2 g) Teilungsfaktor: 5 T φ t su max(t d,nor,t d,xnor ) > t φ 1 t su max(t d,nor,t d,xnor ) f φ = 20 ps ff (C L,max + C in + C out ) 1 0,6 ns 0,12 ns 800 MHz = ps 20 ff (C L,max + 4 ff + 6 ff) C L,max = 16,5 ff Integrierte Digitalschaltungen F07 - Seite 6 von 13

22 3 NOR φ Out 1 Out 2 Out XNOR φ Out 1 Out 2 Out Abb. 3.2: Zustandsdiagramme des Schieberegisters. Integrierte Digitalschaltungen F07 - Seite 7 von 13

23 4 Aufgabe 4: VHDL und Hochintegration (25 Punkte) In dieser Aufgabe werden grundlegende Kenntnisse der Hardwarebeschreibungssprache VHDL und ihre Anwendung auf den Entwurf mikroelektronischer Schaltungen geprüft. 4.1 In diesem Unterpunkt sollen allgemeine Fragen zu VHDL beantwortet werden. Bitte kennzeichnen Sie die von Ihnen gemachten Multiple-Choice-Antworten eindeutig! Pro Aufgabe können auch mehrere Antworten richtig sein! Falsche Kreuze führen zu Punktabzug! a) Geben Sie an, welche der folgenden Aussagen zu VHDL wahr sind: VHDL steht für Very High-level Design Language. VHDL kann auf der Register-Transfer-Ebene des Y-Diagramms von Gajski verwendet werden. In VHDL können alle Sprachkonstrukte synthetisiert werden. Eine VHDL-Beschreibung besitzt immer eine Entity. Die Beschreibung paralleler Anweisungen ist ein Grundprinzip von VHDL. b) Geben Sie an, welche der folgenden Aussagen zur Architecture wahr sind: In der Architecture wird die Funktion der Schaltung beschrieben. In der Architecture werden die Ein- und Ausgänge deklariert. Für die Architecture gibt es drei verschiedene Beschreibungsformen. Eine Architecture besitzt maximal einen Prozess. In der Architecture können Generics verwendet werden. c) Geben Sie an, welche der folgenden Aussagen zur Verhaltensbeschreibung wahr sind: Das Einbinden von Komponenten ist ein wesentliches Merkmal der Verhaltensbeschreibung. Die Verwendung von Prozessen ist ein wesentliches Merkmal der Verhaltensbeschreibung. Die Verhaltensbeschreibung ist die einzige Beschreibungsform, die synthetisierbar ist. Bei einer Verhaltensbeschreibung wird keine Configuration benötigt. Eine Verhaltensbeschreibung wird ausschließlich bei der Erstellung einer Testbench verwendet. Integrierte Digitalschaltungen F07 - Seite 8 von 13

24 4 d) Gegeben ist die folgende VHDL-Beschreibung: entity logik is port( clk,a,b,c : in std_logic; : out std_logic); end entity logik; architecture ARCH of logik is begin PROZ: process(clk) variable TEMP: std_logic; begin if clk event and clk= 1 then TEMP := A and B; <= TEMP and C; end if; end process PROZ; end architecture ARCH; Geben Sie an, welche der folgenden Aussagen zutreffend sind: Der Ausdruck process(clk) bedeutet, dass der Prozess PROZ auf das Taktsignal clk sensitiv ist und bei einer Änderung des Signalwertes von clk aktiviert wird. Die Verwendung von if clk event and clk= 1 then bedeutet, dass es sich um einen zur positiven Flanke des Taktsignals clk synchronen Prozess handelt. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A, B und C, die direkt an den Ausgang gegeben wird. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A, B und C, die über ein D-Flipflop an den Ausgang gegeben wird. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A und B, die über ein D-Flipflop mit dem Eingang C UND-verknüpft ist. Das Ergebnis wird über ein weiteres D-Flipflop an den Ausgang gegeben. Integrierte Digitalschaltungen F07 - Seite 9 von 13

25 4 4.2 Geben Sie die VHDL-Beschreibung eines D-Flipflops mit einem 2:1-Multiplexer am D-Eingang (s. Abb. 4.1) an! Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Verhaltensbeschreibung einfügen! entity muxdff is port ( clk : in std_logic; D0 : in std_logic; D1 : in std_logic; sel : in std_logic; : out std_logic); end entity muxdff; D0 D1 sel clk 0 1 D muxdff architecture verhalten of muxdff is begin -- hier die Verhaltensbeschreibung eintragen: action: process(clk) begin if rising_edge(clk) then if sel= 0 then <= D0; else <= D1; end if; end if; end process action; end architecture verhalten; Abb. 4.1: Komponente muxdff 4.3 Nun soll die Komponente muxdff in dem Modul schaltung verwendet werden. Geben Sie die VHDL-Beschreibung für die Komponente schaltung nach Abb. 4.2 an! Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Strukturbeschreibung einfügen! entity schaltung is port ( clk : in std_logic; S : in std_logic; P : in std_logic_vector(2 downto 0); m : in std_logic; : out std_logic_vector(2 downto 0)); end entity schaltung; Integrierte Digitalschaltungen F07 - Seite 10 von 13

26 4 muxdff2 (2) muxdff1 (1) muxdff0 (0) S D0 D1 q_int(1) D0 D1 q_int(0) D0 D1 sel sel sel clk clk clk m clk P(2) P(1) P(0) Abb. 4.2: Komponente schaltung architecture struktur of schaltung is -- hier die Strukturbeschreibung eintragen: component muxdff is port ( clk : in std_logic; D0 : in std_logic; D1 : in std_logic; sel : in std_logic; : out std_logic); end component muxdff; signal q_int : std_logic_vector(1 downto 0); begin muxdff2: muxdff port map ( clk => clk, D0 => S, D1 => P(2), sel => m, => q_int(1)); muxdff1: muxdff port map ( clk => clk, D0 => q_int(1), D1 => P(1), sel => m, => q_int(0)); Integrierte Digitalschaltungen F07 - Seite 11 von 13

27 4 -- Fortsetzung der Strukturbeschreibung: muxdff0: muxdff port map ( clk => clk, D0 => q_int(0), D1 => P(0), sel => m, => (0)); (2) <= q_int(1); (1) <= q_int(0); end architecture struktur; 4.4 Nun soll die Funktion des Moduls schaltung überprüft werden. Ergänzen Sie hierzu in Abb. 4.3 die Signalverläufe der Ausgänge (2) bis (0)! Gehen Sie von einer idealen Simulation aus (keine Laufzeiten). clk S m P (2) (1) (0) Abb. 4.3: Signalverläufe der Komponente schaltung Integrierte Digitalschaltungen F07 - Seite 12 von 13

28 4 4.5 Beschreiben Sie in eigenen Worten die Funktion des Moduls schaltung! Es handelt sich um ein Schieberegister, das mit m= 1 mit dem Wert P vorgeladen werden kann. Ein weiterer möglicher Anwendungsfall ist die Verwendung der Schaltung für eine 4- bit-parallel-seriell-, bzw. 4-bit-Seriell-Parallel-Umsetzung. Mit m= 0 kann ein Datenwort über P eingelesen und in den nächsten vier Takten über (0) ausgegeben werden. Mit m= 1 kann ein serielles Datenwort über S in vier Takten in das Register eingelesen und dann parallel ausgegeben werden. 4.6 Nun soll die Funktion der Komponente schaltung direkt, d.h. ohne das Einbinden von weiteren Komponenten in VHDL beschrieben werden. Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Verhaltensbeschreibung einfügen! entity schaltung is port ( clk : in std_logic; S : in std_logic; P : in std_logic_vector(2 downto 0); m : in std_logic; : out std_logic_vector(2 downto 0)); end entity schaltung; architecture verhalten of schaltung is signal q_int : std_logic_vector(2 downto 0); begin action: process (clk) begin if rising_edge(clk) then if m= 1 then q_int <= P; else q_int(2) <= S; q_int(1) <= q_int(2); q_int(0) <= q_int(1); end if; end if; end process action; <= q_int; end architecture verhalten; Integrierte Digitalschaltungen F07 - Seite 13 von 13

Aufgabe 1: Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte)

Aufgabe 1: Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte) 1 Aufgabe 1: Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte) CMOS Grundlagen 1.1 a) Zeichnen Sie die Schaltsymbole für den n-kanal- und den p-kanal-mosfet (metal oxide semiconductor field-effect

Mehr

Halbleiterdaten. Eigenschaften von Si und GaAs bei T = 300K, sofern nicht anders angegeben. Eigenschaft Symbol Einheit Silizium GaAs

Halbleiterdaten. Eigenschaften von Si und GaAs bei T = 300K, sofern nicht anders angegeben. Eigenschaft Symbol Einheit Silizium GaAs Halbleiterdaten Eigenschaft Symbol Einheit Silizium GaAs Atomradius nm,7 - Atomdichte N cm 3 5, 22 2,2 22 spez. Dichte (2 C) γ g/cm 3 2,3 5,35 Gitterkonstante (2 C) a nm,543,565 Schmelzpunkt C 42 24 spez.

Mehr

16 Latches und Flipflops (Bistabile Kippstufen)

16 Latches und Flipflops (Bistabile Kippstufen) 6 Latches und Flipflops (Bistabile Kippstufen) Latches und Flipflops dienen als Speicherelemente in sequentiellen Schaltungen. Latches werden durch Pegel gesteuert (Zustandssteuerung). Bei der VHDL-Synthese

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Aufgabe 1: Mikroelektronische Grundlagen & Bipolartransistor (20 Punkte)

Aufgabe 1: Mikroelektronische Grundlagen & Bipolartransistor (20 Punkte) ufgabe : Mikroelektronische Grundlagen & ipolartransistor (2 Punkte) Hinweis: Die ufgabenpunkte. bis.5 können unabhängig voneinander gelöst werden! ei Multiple-Choice ufgaben können mehrere ntworten richtig

Mehr

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten

Mehr

Einführung in VHDL. Dipl.-Ing. Franz Wolf

Einführung in VHDL. Dipl.-Ing. Franz Wolf Einführung in VHDL Literatur Digital Design and Modeling with VHDL and Synthesis Kou-Chuan Chang Wiley-IEEE Computer Society Press ISBN 0818677163 Rechnergestützter Entwurf digitaler Schaltungen Günter

Mehr

Versuch 3: Sequenzielle Logik

Versuch 3: Sequenzielle Logik Versuch 3: Sequenzielle Logik Versuchsvorbereitung 1. (2 Punkte) Unterschied zwischen Flipflop und Latch: Ein Latch ist transparent für einen bestimmten Zustand des Taktsignals: Jeder Datensignalwechsel

Mehr

Integrierte Schaltungen

Integrierte Schaltungen Klausur Integrierte Schaltungen 01.07.2014 Hinweise: Beantwortung der Fragen bitte nur auf den Aufgabenbättern! (inkl. Rückseite) Nur vom Assistenten angeheftete und abgezeichnete Zusatzblätter werden

Mehr

Integrierte Schaltungen

Integrierte Schaltungen Klausur Integrierte Schaltungen 07.03.2013 Hinweise: Beantwortung der Fragen bitte nur auf den Aufgabenbättern! (inkl. Rückseite) Nur vom Assistenten angeheftete und abgezeichnete Zusatzblätter werden

Mehr

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430 Elektronikpraktikum - SS 24 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 2-43 (Anfängerpraktikum). Stock, Raum 43 Serie 7: Digitale Schaltungen./.7.24 I. Ziel der Versuche Verständnis für Entwurf

Mehr

3. Prozesse in VHDL 1

3. Prozesse in VHDL 1 3. Prozesse in VHDL 1 entity VOLLADDIERER is port( A, B, CIN: in std_logic; S, COUT: out std_logic; end VOLLADDIERER; architecture VERHALTEN of VOLLADDIERER is VA: process(a, B, CIN) variable TEMP_IN:

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

Physik in der Praxis: Elektronik

Physik in der Praxis: Elektronik MATHEMATISCH-NATURWISSENSCHAFTLICHE FAKULTÄT I INSTITUT FÜR PHYSIK Physik in der Praxis: Elektronik Bonus-Versuch: Feldeffekt-Transistoren und Einführung in die CMOS-Logik Abgabe am 20.02.2011 Übungsgruppe

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ INFOMATIK TECHNICHE UNIVEITÄT MÜNCHEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Arndt Bode Einführung in die echnerarchitektur Wintersemester 2015/2016 Zentralübung 10 08.01.2016

Mehr

Übungsblatt 8 Lösungen:

Übungsblatt 8 Lösungen: Übungsblatt 8 Lösungen: Aufgabe 71: VHDL Halbaddierer Schnittstellenbeschreibung und Modellbeschreibung(Verhaltensmodell) eines Halbaddierers: ENTITY halbaddierer IS GENERIC (delay: TIME := 10 ns); PORT

Mehr

Speicherung digitaler Signale

Speicherung digitaler Signale Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?

Mehr

Aufgabe 1: Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte)

Aufgabe 1: Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte) ufgabe ufgabe : Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte) Hinweis: Die ufgabenpunkte. bis.4 können unabhängig voneinander gelöst werden! ei Multiple-Choice ufgaben können mehrere ntworten

Mehr

Name: DT2 Klausur Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden.

Name: DT2 Klausur Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden. Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 90 min. Name nicht vergessen! Geben Sie alle Blätter ab. Erlaubte Hilfsmittel sind Taschenrechner und Zusammenfassungen. Nicht erlaubt ist

Mehr

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden? VU Technische Grundlagen der Informatik Übung 4: Schaltwerke 83.579, 24W Übungsgruppen: Mo., 24.. Mi., 26..24 Aufgabe : ROM-Erweiterung Ein 64x6 ROM soll aus mehreren 32x4 ROMs (vgl. Abbildung rechts:

Mehr

Einführung in VHDL (2)

Einführung in VHDL (2) Einführung in VHDL Digitale Systeme haben immer größere Bedeutung erlangt. Komplexität wurde dabei immer größer, sodass die Entwicklung digitaler Systeme zu weiten Teilen nur noch mit Computerunterstützung

Mehr

Klausur zur Vorlesung

Klausur zur Vorlesung Prof. Dr. Franz J. Rammig Paderborn, 2..2001 C. Böke Klausur zur Vorlesung "Grundlagen der technischen Informatik" und "Grundlagen der Rechnerarchitektur" Sommersemester 2001 1. Teil: GTI Der erste Teil

Mehr

Name: DT2 Klausur 06.05.08. Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden.

Name: DT2 Klausur 06.05.08. Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden. Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 90 min. Name nicht vergessen! Geben Sie alle Blätter ab. Erlaubte Hilfsmittel sind Taschenrechner und Zusammenfassungen. Nicht erlaubt ist

Mehr

Angewandte Physik II: Elektronik

Angewandte Physik II: Elektronik Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:

Mehr

Labor Mikroelektronik. Prof. Dr.-Ing. Frank Kesel Dipl.-Ing.(FH) Manuel Gaiser Dipl.-Ing.(FH) Uwe Halmich. Versuch 2: CMOS-Inverter

Labor Mikroelektronik. Prof. Dr.-Ing. Frank Kesel Dipl.-Ing.(FH) Manuel Gaiser Dipl.-Ing.(FH) Uwe Halmich. Versuch 2: CMOS-Inverter Labor Mikroelektronik Prof. Dr.-Ing. Frank Kesel Dipl.-Ing.(FH) Manuel Gaiser Dipl.-Ing.(FH) Uwe Halmich Versuch 2: CMOS-Inverter Stand: 19.4.2010 1 Aufgabenstellung Sie sollen in diesem Versuch einen

Mehr

Flip Flops allgemein - Digitale Signalspeicher

Flip Flops allgemein - Digitale Signalspeicher INFORMATION: Flip Flops allgemein - Digitale Signalspeicher Jede elektronische Schaltung, die zwei stabile elektrische Zustände hat und durch entsprechende Eingangssignale von einem Zustand in einen anderen

Mehr

4 DIGITALE SCHALTUNGSTECHNIK

4 DIGITALE SCHALTUNGSTECHNIK Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert

Mehr

10. Elektrische Logiksysteme mit

10. Elektrische Logiksysteme mit Fortgeschrittenenpraktikum I Universität Rostock - Physikalisches Institut 10. Elektrische Logiksysteme mit Rückführung Name: Daniel Schick Betreuer: Dipl. Ing. D. Bojarski Versuch ausgeführt: 22. Juni

Mehr

2.5.1 Das Basis-Flipflop

2.5.1 Das Basis-Flipflop 2.5 Die Flipflops 137 2.5.1 Das Basis-Flipflop Basis-Flipflops sind nicht taktgesteuerte FF. ie sollen die Funktionen etzen, Löschen und peichern aufweisen. 1 - etzeing. (et) - Löscheing. (eset) 2 etzen:

Mehr

10 Übungsaufgaben mit Lösungen

10 Übungsaufgaben mit Lösungen Übungsaufgaben mit Lösungen Zu den einzelnen Kapiteln sind zahlreiche Übungsaufgaben mit ausführlichen Musterlösungen angegeben. Der Leser soll möglichst die Aufgaben selbständig lösen und anschließend

Mehr

Aufgaben und Lösungen

Aufgaben und Lösungen Aufgaben und Lösungen Aufgabe 5.1 Eine kontinuierliche serielle Signalfolge soll mit einer Seriell/Parallel- Wandlerstufe in Byte-parallele Daten umgeformt werden. Die Wandlerstufe besteht aus einem Schieberegister

Mehr

Aufgabensammlung. a) Berechnen Sie den Basis- und Kollektorstrom des Transistors T 4. b) Welche Transistoren leiten, welche sperren?

Aufgabensammlung. a) Berechnen Sie den Basis- und Kollektorstrom des Transistors T 4. b) Welche Transistoren leiten, welche sperren? Aufgabensammlung Digitale Grundschaltungen 1. Aufgabe DG Gegeben sei folgende Schaltung. Am Eingang sei eine Spannung von 1,5V als High Pegel und eine Spannung von 2V als Low Pegel definiert. R C = 300Ω;

Mehr

HARDWARE-PRAKTIKUM. Versuch T-1. Kontaktlogik. Fachbereich Informatik. Universität Kaiserslautern

HARDWARE-PRAKTIKUM. Versuch T-1. Kontaktlogik. Fachbereich Informatik. Universität Kaiserslautern HARDWARE-PRATIUM Versuch T-1 ontaktlogik Fachbereich Informatik Universität aiserslautern eite 2 Versuch T-1 Versuch T-1 Vorbemerkungen chaltnetze lassen sich in drei lassen einteilen: 1. chaltnetze vom

Mehr

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:...

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:... Universität Hamburg, Fachbereich Informatik Arbeitsbereich Technische Aspekte Multimodaler Systeme Praktikum der Technischen Informatik T1 2 Flipflops Name:... Bogen erfolgreich bearbeitet:... Versuch

Mehr

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle

Mehr

Für alle Rechnungen aller Aufgabenteile gilt: T = 300 K und n i = 1 10 10 cm 3 sofern nicht anders angegeben.

Für alle Rechnungen aller Aufgabenteile gilt: T = 300 K und n i = 1 10 10 cm 3 sofern nicht anders angegeben. Für alle Rechnungen aller Aufgabenteile gilt: T = 300 K und n i = 1 10 10 cm 3 sofern nicht anders angegeben. Aufgabe 1: Halbleiterphysik I Punkte 1.1) Skizzieren Sie das Bändermodell eines p-halbleiters.

Mehr

Lehrbuch Digitaltechnik

Lehrbuch Digitaltechnik Lehrbuch Digitaltechnik Eine Einführung mit VHDL von Prof. Dr. Jürgen Reichardt, Oldenbourg Verlag München Inhaltsverzeichnis Vorwort V 1 Einleitung 1 1.1 Die Hardwarebeschreibungssprache VHDL 3 1.2 Digitale

Mehr

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise

Mehr

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen

Mehr

Digitaltechnik. TI-Tutorium. 29. November 2011

Digitaltechnik. TI-Tutorium. 29. November 2011 Digitaltechnik TI-Tutorium 29. November 2011 Themen Schaltsymbole Transistoren CMOS nächstes Übungsblatt 2 Aufgaben Schaltsymbole Widerstand npn-transistor Widerstand pnp-transistor Glühlampe pmos Transistor

Mehr

Praktikum Grundlagen der Elektronik

Praktikum Grundlagen der Elektronik Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung

Mehr

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Speicherung von Signalen - Flipflops, Zähler, Schieberegister Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen

Mehr

Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L

<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold

Mehr

das Ausgabealphabet [Fehler im Skript korrigiert (Schiffmann256)] -Z=z 1

das Ausgabealphabet [Fehler im Skript korrigiert (Schiffmann256)] -Z=z 1 Schaltwerke (13) - Automaten (13.1) α SCHALTWERKE (13) [04.06.02, Folie 481, Übungen 07] Schaltwerke sind wesentliche Funktionseinheiten eines Computers. Beispiele hierfür sind das Rechen- und das Leitwerk

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

Einstellige binäre Addierschaltung (Addierer)

Einstellige binäre Addierschaltung (Addierer) VHDL Addierer 1 Einstellige binäre Addierschaltung (Addierer) Schnittstelle: Ports mit Modus IN bzw. OUT Signale Funktionsnetz: Ports, Funktionsblöcke, Verbindungen Signale für Ports und Verbindungen VHDL

Mehr

Semestralklausur Einführung in Computer Microsystems

Semestralklausur Einführung in Computer Microsystems Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:

Mehr

Technische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 3 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 3: Themen Hardware-Beschreibungssprachen Syntax von VHDL Simulation Synthese Testrahmen

Mehr

Übung 1 RS-FFs mit NOR- oder NAND-Gattern

Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übungsziel: Aufbau eines RS-Flipflops mit NOR- oder NAND-Gattern Wahrheitstabelle: S (Setzen) R (Rücksetzen) Q m (Aktueller Zustand) Q m+1 (Nächster Zustand) 0

Mehr

Statische Timing-Analyse

Statische Timing-Analyse 2.6 Statische Timing Analyse Statische Timing-Analyse Überblick Delay Elmore-Delay Wire-Load-Modell Pfad-Problem Pfade/Cones Kritischer Pfad Setup- und Hold- Zeit Ein- und Ausgänge Falsche Pfade Slack

Mehr

Simulation von in VHDL beschriebenen Systemen

Simulation von in VHDL beschriebenen Systemen Simulation von in VHDL beschriebenen Systemen Prof. Dr. Paul Molitor Institut für Informatik Martin-Luther-Universität Halle Aufbau der Lehrveranstaltung Literaturangaben Allgemeines zum Entwurf digitaler

Mehr

Entwurf und Verifikation digitaler Systeme mit VHDL

Entwurf und Verifikation digitaler Systeme mit VHDL Entwurf und Verifikation digitaler Systeme mit VHDL Wolfgang Günther Infineon AG CL DAT DF LD V guenther@informatik.uni freiburg.de, wolfgang.guenther@infineon.com Dr. Wolfgang Günther Einleitung 2 Inhalt

Mehr

Lerntext zum Kapitel Digitaltechnik

Lerntext zum Kapitel Digitaltechnik Elektronik/Mikroprozessoren Digitaltechnik 1 zum Kapitel Digitaltechnik Hallo Studierende, der folgende dient dazu, sich das Kapitel Flip-Flops im Selbststudium aneignen zu können. Offene Fragen klären

Mehr

Übungsaufgaben mit Lösungen zur 6. Auflage

Übungsaufgaben mit Lösungen zur 6. Auflage Übungsaufgaben mit Lösungen Übungsaufgaben mit Lösungen zur 6. uflage Zu den einzelnen Kapiteln sind Übungsaufgaben angegeben. Einige enthalten die Lösung in Kurzform. Sie finden die ausführlichen Musterlösungen

Mehr

Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT)

Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT) Klausur zur Vorlesung Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT) Prof. Marco Platzner Fachgebiet Technische Informatik Universität Paderborn 03.04.2009 Die Bearbeitungsdauer beträgt

Mehr

Hardwarepraktikum WS 1997/98. Versuch 4. Sequentielle Systeme I

Hardwarepraktikum WS 1997/98. Versuch 4. Sequentielle Systeme I Hardwarepraktikum W 997/98 hemnitz, 8.03.09 Hardwarepraktikum W 997/98 Versuch 4 equentielle ysteme I Jan Horbach, 758 hris Hübsch, 7543 Lars Jordan, 7560 eite Hardwarepraktikum W 997/98 hemnitz, 8.03.09

Mehr

Synthesis for Low Power Design

Synthesis for Low Power Design Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level

Mehr

III. Asynchrone und synchrone Schaltwerke

III. Asynchrone und synchrone Schaltwerke Ein asynchrones Schaltwerk entsteht dadurch, daß an bei eine Schaltnetz SN1 indestens eine Ausgang auf die Eingänge rückkoppelt. Das Verhalten des Schaltwerks ist dait nicht nur von den Eingangsgrößen

Mehr

Protokoll zu Grundelemente der Digitaltechnik

Protokoll zu Grundelemente der Digitaltechnik Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt

Mehr

KLAUSUR DIGITALTECHNIK SS 00

KLAUSUR DIGITALTECHNIK SS 00 Aufgabe 1 (20P) KLAUSUR DIGITALTECHNIK SS 00 Entwerfen Sie ein Flipflop unter ausschließlicher Verwendung eines Dreifach-UND und dreier Zweifach-ODER. Beschreiben Sie das Verhalten ( Zustandsdiagramm,

Mehr

Anleitung Laborpraktikum VLSI-Technik: Versuch 3 / Verhalten des realen IC

Anleitung Laborpraktikum VLSI-Technik: Versuch 3 / Verhalten des realen IC Anleitung Laborpraktikum VLSI-Technik: Versuch 3 / Verhalten des realen IC Inhalt 1. Einleitung... 1 2. Erstellen eines Inverters... 1 3. Erstellen eines Blockes / Modules... 14 4. Bau eines komplexen

Mehr

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1 9 Flipflops (FF) Digitale chaltungen Unterteilung der Flipflops: Es gibt bistabile, monostabile und astabile Kippstufen. Bistabile FF s werden als Flipflops bezeichnet. FF s weisen zwei stabile Zustände

Mehr

Hardwarepraktikum WS05/06

Hardwarepraktikum WS05/06 Hardwarepraktikum WS5/6 Sven Eckelmann 2..26 Inhaltsverzeichnis Versuch Komb. NANDNANDRealisierung.......................2 NORNORRealisierung.........................3 Schaltung................................

Mehr

Invertierender (nichtinvertierender) Schmitt-Trigger und Speicheroszilloskop Prof. Dr. R. Schulz

Invertierender (nichtinvertierender) Schmitt-Trigger und Speicheroszilloskop Prof. Dr. R. Schulz 3. Versuch Durchführung Seite G - 6 Invertierender (nichtinvertierender) Schmitt-Trigger und Speicheroszilloskop Prof. Dr. R. Schulz Vorbemerkung: Betreibt man einen Operationsverstärker ohne Gegenkopplung,

Mehr

Grundlagen der VLSI-Technik

Grundlagen der VLSI-Technik Grundlagen der VLSI-Technik VLSI-Systeme I Prof. Dr. Dirk Timmermann Institut für Angewandte Mikroelektronik und Datentechnik Fakultät für Informatik und Elektrotechnik Universität Rostock Vorteile der

Mehr

Logik mit Gedächtnis : Sequentielle Logik

Logik mit Gedächtnis : Sequentielle Logik Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 12/13 1 asynchrone und synchrone

Mehr

RS-Flipflops. Parameterabhängige Nullstellenprobleme mit Umkehr- und Verzweigungspunkten. Proseminar Numerik, WiSe 02/03

RS-Flipflops. Parameterabhängige Nullstellenprobleme mit Umkehr- und Verzweigungspunkten. Proseminar Numerik, WiSe 02/03 RS-Flipflops Parameterabhängige Nullstellenprobleme mit Umkehr- und Verzweigungspunkten Proseminar Numerik, WiSe /3 1 Grundbegriffe der Digitaltechnik Die digitale Schaltungstechnik beschäftigt sich mit

Mehr

FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe

FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe Praktikum Digitaltechnik FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe Gruppe: Teilnehmer: Vortestat: Testat: Benutzte Geräte: 1 1 Einleitung und Überblick 1 Einleitung und Überblick

Mehr

Humboldt-Universität zu Berlin Institut für Physik. 1. Einführung. Seite 1 von 9. Versuch 8 Digitale Logik

Humboldt-Universität zu Berlin Institut für Physik. 1. Einführung. Seite 1 von 9. Versuch 8 Digitale Logik Humboldt-Universität zu Berlin Institut für Physik 1. Einführung Versuch 8 Digitale Logik Im Unterschied zu analogen oder linearen Schaltungen sind logische Schaltungen zur Übertragung zweier bestimmter

Mehr

DIGITALTECHNIK 10 SCHIEBEREGISTER

DIGITALTECHNIK 10 SCHIEBEREGISTER Seite 1 von 11 DIGITALTECHNIK 10 SCHIEBEREGISTER Inhalt Seite 2 von 11 1 SCHIEBEREGISTER... 3 2 D-FLIPFLOP... 3 2.1 SCHIEBERICHTUNG RECHTS... 3 2.2 SCHIEBERICHTUNG LINKS... 5 3 TIMINGBEDINGUNGEN... 6 4

Mehr

VHDL Verhaltensmodellierung

VHDL Verhaltensmodellierung VHDL Verhaltensmodellierung Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 VHDL Verhaltensmodellierung 1/26 2008-10-20

Mehr

Der Bipolar-Transistor und die Emitterschaltung Gruppe B412

Der Bipolar-Transistor und die Emitterschaltung Gruppe B412 TECHNISCHE UNIVERSITÄT MÜNCHEN Der Bipolar-Transistor und die Emitterschaltung Gruppe B412 Patrick Christ und Daniel Biedermann 16.10.2009 1. INHALTSVERZEICHNIS 1. INHALTSVERZEICHNIS... 2 2. AUFGABE 1...

Mehr

Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug.

Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug. Aufgabe 1 Gegeben sei folgende Schaltfunktion: y = a / b / c / d. Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug. d

Mehr

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer Institut für Kommunikationsnetze und Rechnersysteme Grundlagen der Technischen Informatik Paul J. Kühn, Matthias Meyer Übung 2 Sequenzielle Netzwerke Inhaltsübersicht Aufgabe 2.1 Aufgabe 2.2 Prioritäts-Multiplexer

Mehr

Übersicht. Prof. Dr. B. Lang, HS Osnabrück Konstruktion digitaler Komponenten, 3. Hierarchischer und generischer VHDL-Entwurf - 1 -

Übersicht. Prof. Dr. B. Lang, HS Osnabrück Konstruktion digitaler Komponenten, 3. Hierarchischer und generischer VHDL-Entwurf - 1 - Übersicht 1. Einführung 2. VHDL-Vertiefung 3. Hierarchischer und generischer VHDL-Entwurf 4. Grundstrukturen digitaler Schaltungen 5. Zielarchitekturen 6. Synthese 7. Soft-Prozessoren 8. Ausgewählte Beispiele

Mehr

Kleine Formelsammlung zu Elektronik und Schaltungstechnik

Kleine Formelsammlung zu Elektronik und Schaltungstechnik Kleine Formelsammlung zu Elektronik und Schaltungstechnik Florian Franzmann 21. September 2004 Inhaltsverzeichnis 1 Stromrichtung 4 2 Kondensator 4 2.1 Plattenkondensator...............................

Mehr

Hardware/Software Co-Design

Hardware/Software Co-Design Hardware/Software Co-Design Kapitel : Logiksynthese und VHDL-Einführung Mario Schölzel Geschichte von VHDL VHDL = VHSIC Hardware Description Language VHSIC = Very-High Speed Integrated Circuits Entwickelt

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Diplomprüfung SS 2012 Elektronik/Mikroprozessortechnik

Diplomprüfung SS 2012 Elektronik/Mikroprozessortechnik Diplomprüfung Elektronik Seite 1 von 8 Hochschule München FK 03 Maschinenbau Dauer: 90 Minuten Zugelassene Hilfsmittel: alle eigenen Diplomprüfung SS 2012 Elektronik/Mikroprozessortechnik Matr.-Nr.: Hörsaal:

Mehr

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm Der Design- und Verifizierungsprozess von elektronischen Schaltungen Y Diagramm Verhaltens Beschreibung Struktur Beschreibung z.b. Vout =Vin/2 Analog: Teiler Digital: Schieberegister Widerstand oder Mosfet

Mehr

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2

Mehr

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...

Mehr

Versuch 3: Kennlinienfeld eines Transistors der Transistor als Stromverstärker

Versuch 3: Kennlinienfeld eines Transistors der Transistor als Stromverstärker Bergische Universität Wuppertal Praktikum Fachbereich E Werkstoffe und Grundschaltungen Bachelor Electrical Engineering Univ.-Prof. Dr. T. Riedl WS 20... / 20... Hinweis: Zu Beginn des Praktikums muss

Mehr

Schaltwerke Schaltwerk

Schaltwerke Schaltwerk Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze

Mehr

Wie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich.

Wie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich. Kapitel 2 Pulsweitenmodulation Die sogenannte Pulsweitenmodulation (kurz PWM) ist ein Rechtecksignal mit konstanter Periodendauer, das zwischen zwei verschiedenen Spannungspegeln oszilliert. Prinzipiell

Mehr

Statische Timing-Analyse

Statische Timing-Analyse Navigation Statische Timing-Analyse Delay Elmore-Delay Wire-Load-Modell Pfad-Problem Pfade/Cones Kritischer Pfad... Breitensuche Setup- und Hold-Zeit Ein- und Ausgänge Sensibilisierbarkeit Slack-Histogramm

Mehr

Flipflops. asynchron: Q t Q t+t

Flipflops. asynchron: Q t Q t+t Flipflops Ein Flipflop ist ein elementares Schaltwerk, das jeweils einen von zwei Zuständen ( 0 und 1 ) annimmt. Es hat zwei komplementäre Ausgänge ( Q und Q ), die den internen Zustand anzeigen. (Falls

Mehr

Architecture Body Funktionale Beschreibung einer "Design Entity" - * beschreibt die Funktion auf Verhaltens-, Struktur- oder Datenfluss-Ebene

Architecture Body Funktionale Beschreibung einer Design Entity - * beschreibt die Funktion auf Verhaltens-, Struktur- oder Datenfluss-Ebene 5.3.1 VHDL-Beschreibung Device A Design Entity A Entity Declaration Interface Delclaration Architecture Body Functional Definition Entity Declaration - Abstraktions eines Designs * repräsentiert ein komplettes

Mehr

N. Schmiedel, J. Brass, M. Schubert VHDL Formelsammlung FH Regensburg, 01.12.2008. VHDL Formelsammlung

N. Schmiedel, J. Brass, M. Schubert VHDL Formelsammlung FH Regensburg, 01.12.2008. VHDL Formelsammlung VHDL Formelsammlung INHALTSVERZEICHNIS: 1 DATENOBJEKTE 2 1.1 SIGNAL: 2 1.2 VARIABLE: 2 1.3 CONSTANT 2 2 DATENTYPEN 2 2.1 selbstdefinierte Aufzähltypen (Deklaration) 3 2.2 Physikalische Datentypen 3 2.3

Mehr

3.Transistor. 1 Bipolartransistor. Christoph Mahnke 27.4.2006. 1.1 Dimensionierung

3.Transistor. 1 Bipolartransistor. Christoph Mahnke 27.4.2006. 1.1 Dimensionierung 1 Bipolartransistor. 1.1 Dimensionierung 3.Transistor Christoph Mahnke 7.4.006 Für den Transistor (Nr.4) stand ein Kennlinienfeld zu Verfügung, auf dem ein Arbeitspunkt gewählt werden sollte. Abbildung

Mehr

Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum

Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum Protokoll-Nr.: 11 Digitalschaltungen Protokollant: Jens Bernheiden Gruppe: 2 Aufgabe durchgeführt: 25.06.1997 Protokoll

Mehr

Grundtypen Flip-Flops

Grundtypen Flip-Flops FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (Schaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen

Mehr

Synchrone Zähler. Synchroner Dualzähler

Synchrone Zähler. Synchroner Dualzähler Synchrone Zähler alle Zählstufen haben bezüglich des Zähltaktes etwa die gleiche Verzögerungszeit. Dadurch Vorteile gegenüber asynchronen Zählern. Entwurf von Synchronzählern aufwendiger. auf den Eingang

Mehr

Kapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop

Kapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop Kapitel 2 Elementare Schaltwerke 2.1 RS-Flipflop Unter dem Gesichtspunkt der Stabilität betrachtet, wird der zweistufige analoge Transistorverstärker des Bildes 2.1 dann instabil, wenn die gestrichelt

Mehr

Digitaltechnik. Prof. Dr. Sven-Hendrik Voß Wintersemester 2015 Technische Informatik (Bachelor), Semester 3 Termin 1, 05.10.2015

Digitaltechnik. Prof. Dr. Sven-Hendrik Voß Wintersemester 2015 Technische Informatik (Bachelor), Semester 3 Termin 1, 05.10.2015 Digitaltechnik Prof. Dr. Sven-Hendrik Voß Wintersemester 2015 Technische Informatik (Bachelor), Semester 3 Termin 1, 05.10.2015 Seite 2 Einführung Digitaltechnik Wintersemester 2015 Inhaltsverzeichnis

Mehr

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach Rechenschaltungen 1 Marc Reichenbach Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 06/14 1 / 32 Gliederung Schieberegister Multiplexer Barrel-Shifter Zähler Addierer 2 / 32 Schieberegister

Mehr

Übersicht. Prof. Dr. B. Lang, FH Osnabrück Konstruktion digitaler Komponenten, 6 Synthese - 1 -

Übersicht. Prof. Dr. B. Lang, FH Osnabrück Konstruktion digitaler Komponenten, 6 Synthese - 1 - Übersicht 1. Einführung 2. VHDL-Vertiefung 3. Hierarchischer und generischer Entwurf 4. Grundstrukturen digitaler Schaltungen 5. Zielarchitekturen 6. Synthese 7. Soft-Prozessoren 8. Ausgewählte Beispiele

Mehr

1. Übung aus Digitaltechnik 2. 1. Aufgabe. Die folgende CMOS-Anordnung weist einen Fehler auf:

1. Übung aus Digitaltechnik 2. 1. Aufgabe. Die folgende CMOS-Anordnung weist einen Fehler auf: Fachhochschule Regensburg Fachbereich Elektrotechnik 1. Übung aus Digitaltechnik 2 1. Aufgabe Die folgende CMOS-Anordnung weist einen Fehler auf: A B C p p p Y VDD a) Worin besteht der Fehler? b) Bei welcher

Mehr

1. Praktische Übung zur Vorlesung Technische Informatik I

1. Praktische Übung zur Vorlesung Technische Informatik I Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk

Mehr

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach und Michael Schmidt

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach und Michael Schmidt Rechenschaltungen 1 Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 06/12 1 / 32 Gliederung Schieberegister Multiplexer Barrel-Shifter Zähler Addierer

Mehr