Halbleiterdaten. Eigenschaften von Si und GaAs bei T = 300K, sofern nicht anders angegeben. Eigenschaft Symbol Einheit Silizium GaAs

Größe: px
Ab Seite anzeigen:

Download "Halbleiterdaten. Eigenschaften von Si und GaAs bei T = 300K, sofern nicht anders angegeben. Eigenschaft Symbol Einheit Silizium GaAs"

Transkript

1 Halbleiterdaten Eigenschaft Symbol Einheit Silizium GaAs Atomradius nm 0,117 - Atomdichte N cm 3 5, , spez. Dichte (20 C) γ g/cm 3 2,3 5,35 Gitterkonstante (20 C) a 0 nm 0,543 0,565 Schmelzpunkt C spez. Wärme c J/(gK) 0,7 0,35 Wärmeleitfähigkeit κ W/(cmK) 1,41 0,455 Intrinsische Dichte n i cm 3 1, , Eigenleitfähigkeit σ i S/cm 4, Relative 12(Si) Dielektrizitätskonstante ε r 3,92(SiO 2 ) Bandabstand W g ev 1,12 1,43 eff. Masse Elektronen m n 0,33 m 0 0,067 m 0 Löcher m p 0,56 m 0 0,5 m 0 Diffussionskonstante Elektronen D n cm 2 /s Löcher D p cm 2 /s 12,5 12 Austrittspotential Elektronen φ V 3,78 3,57 Beweglichkeit bei schwacher Dotierung Elektronen µ n cm 2 /Vs Löcher µ p cm 2 /Vs eff. Zustandsdichte Elektronen N L cm 3 2, , Löcher N V cm 3 1, , Eigenschaften von Si und GaAs bei T = 300K, sofern nicht anders angegeben.

2 Physikalische Konstanten Konstante Temperaturspannung Elementarladung Boltzmann-Konstante Symbol, Wert und Einheit U T = k T e = 25,9 mv e = 1, As ( T ) 300K k = 8, ev/k = 1, J/K Ruhemasse des Elektrons m 0 = 9, kg = 0, VAs 3 /cm 2 Dielektrizitätskonstante des Vakuums ε 0 = 8, As/Vcm Planck sches Wirkungsquantum h = 6, Ws 2 bzw. h = h/2π = 1, Js

3 1 Aufgabe 1: Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte) Hinweis: Die Aufgabenpunkte 1.1 bis 1.4 können unabhängig voneinander gelöst werden! Bei Multiple-Choice Aufgaben können mehrere Antworten richtig sein. Falsche Kreuze führen zu Punktabzug! 1.1 Entwurfsverfahren für integrierte Schaltungen Kreuzen Sie die wahren Aussagen an! Beim Entwurf mit Standardzellen führen die regelmäßigen Strukturen zu einer besseren Flächennutzung als bei einem voll kundenspezifischen Entwurf. EEPROMs sind durch ihre Programmierbarkeit besonders für den schnellen Entwurf komplexer Prozessorstrukturen geeignet. Gatearrays bieten eine Ersparnis von Entwicklungszeit gegenüber dem voll kundenspezifischen Entwurf, sind jedoch nicht so flexibel programmierbar wie FPGAs. 1.2 Nennen Sie zwei Parameter, von denen die Schwellspannung eines MOSFET abhängig ist: MOS-Kondensator und MOS-Transistor Die folgenden Aussagen gelten für einen MOS-Kondensator bzw. selbstsperrenden MOS-Transistor auf p-dotiertem Silizium-Substrat. Kreuzen Sie die wahren Aussagen an! Bei einer MOS-Kapazität verringert sich der Kapazitätswert, wenn ausgehend von U GB > 0 das Potential am Gate vergrößert wird. Wenn die Spannung zwischen Gate und Substrat kleiner als Null wird, befindet sich der Transistor in Inversion. Wenn die Bulk-Drain-Spannung U BD zwischen Substrat und der Drain-Gebiet eines n-kanal-mosfet ausreichend positiv wird, führt dies zu so großen Strömen, sodass das Bauelement zerstört werden kann. Seite 1 von 13

4 1 1.4 a) Zeichnen Sie das Schaltbild eines CMOS-Inverters und kennzeichnen Sie alle Anschlüsse (S, G, D, B, U DD, GND, U E, U A )! b) Tragen Sie die Transistortypen, Anschlüsse sowie die Dotierungen in den uerschnitt in Abb. 1.1 ein! Abbildung 1.1: uerschnitt eines CMOS-Inverters c) Der CMOS-Inverter soll ein symmetrisches Schaltverhalten haben. Welcher Zusammenhang muss hierfür gelten? Stellen Sie eine allgemeine Gleichung auf, welche als Variablen unter anderem die Weiten W n, W p sowie die Längen L n, L p der Transistoren beinhaltet! d) Zeichnen Sie in Abb. 1.2 die statische Übertragungskennlinie eines CMOS- Inverters und kennzeichnen Sie die Punkte, in denen mindestens ein Transistor den Arbeitsbereich wechselt! Die Versorgungsspannung betrage 1,5 V und es gelte U th,n = U th,p = 150 mv. Abbildung 1.2: Statische Übertragungskennlinie Seite 2 von 13

5 1 e) Stellen Sie in der Tabelle in Abb. 1.3 die Arbeitsbereiche der Transistoren abhängig von der Eingangsspannung U E zusammen und kennzeichnen Sie diese Bereiche in Abb. 1.2! Nr. U E n Kanal p Kanal Abbildung 1.3: Betriebszustände der Transistoren Seite 3 von 13

6 2 Aufgabe 2: CMOS-Logik (25 Punkte) In dieser Aufgabe werden Grundlagen des Aufbaus von Logikschaltungen und deren Funktionsweise behandelt. Bei der Berechnung von Umladezeiten gelten für die Transistoren folgende Beziehungen: Versorgungsspannung VDD = 1.5 V Schwellspannung V th,n = V th,p = 0,5 V Transistorkenngröße k n = k p = 500 µa V Gegeben ist folgende Funktion: = E 1 + E 2 + E 3 + E 4 E 5 a) Bestimmen Sie! Zeichnen Sie das Logikgatter in statischer CMOS-Logik! Für die folgenden Aufgabenpunkte ist das Gatter in Abbildung 2.1 gegeben. 2.2 Als nächstes wird das Schaltverhalten des Gatters untersucht. Die parasitären Transistorkapazitäten betragen: C GS,p = C GD,p = 45 ff C GS,n = C GD,n = 15 ff C DB,p = C SB,p = C DB,n = C SB,n = 5 ff Die Lastkapazität C L beträgt 50 ff! a) Bestimmen Sie die Kapazität C 1 am Knoten für den Schaltzustand (0,0,1)! b) Auf welchem Potential liegt der Knoten? c) Nun betrachten Sie die Kapazität C 2 am Knoten für den Eingangssignalwechsel von (0,0,1) (0,1,1). Überlegen Sie sich über welchen Kapazitäten ein doppelter Spannungshub auftritt! Berechnen Sie die Kapazität am Knoten! d) Vergleichen Sie das Ergebnis aus a) und c). Wie nennt man dieses Phänomen? Erklären Sie kurz, wie es zu diesem Phänomen kommt! 2.3 Das Gatter erfährt nun einen Eingangssignalwechsel (1,0,1) (0,1,0). Für die an den Knoten A,B und wirksamen Kapazitäten gilt: C A = 100 ff C B = 50 ff C = 220 ff a) Zeichnen Sie das RC-Ersatzschaltbild! b) Berechnen Sie die Zeit t LH unter Verwendung der Elmore-Gleichung! Seite 4 von 13

7 2 VDD = 1,5 V E1 A E2 E3 E1 E2 E3 B C L GND GND Abbildung 2.1: Schaltbild 2.4 Im nächsten Schritt soll die Zeit t LH minimiert werden. a) Welche Logikfamilie bietet sich zur Reduktion der Zeit t LH an? b) Zeichnen Sie das Logikgatter! c) Welchen Nachteil hat diese Logik in Bezug auf das ursprüngliche Gatter? Seite 5 von 13

8 3 Aufgabe 3: Schaltwerke (25 Punkte) 3.1 In Abb. 3.1 ist ein 3-Bit Serial-In-Parallel-Out (SIPO)-Schieberegister dargestellt. Die Ausgänge Out 2 und Out 3 sind über ein Logik-Gatter auf den Eingang zurückgeführt. Als Logik-Gatter stehen ein NOR- sowie ein XNOR-Gatter zur Verfügung. Die Lastkapazitäten C L repräsentieren die Eingangskapazitäten des Logik-Gatters. Es gelten folgende Daten: NOR MS-D-Flipflops (FF) Verzögerungszeit: t d,nor = 0,1 ns Eingangskapazität: C in = 4 ff Ausgangskapazität: C out = 6 ff XNOR Setup-Zeit: t su = 0,6 ns Verzögerungszeit: t d,xnor = 0,12 ns Halte-Zeit: t h = 0,3 ns Out 1 Out 2 Out 3 Logik Gatter D FF D FF D FF C in C out Cin C out C L Cin C out C L φ SIPO Schieberegister Abbildung 3.1: 3-Bit Serial-In-Parallel-Out-Schieberegister mit Beschaltung. a) Erläutern Sie kurz die Bedeutung von Setup- und Halte-Zeit und kennzeichnen Sie diese in Abb. 3.2 im Zeitstrahl A (unterschiedliche Farben oder Schraffierungen verwenden)! Beachten Sie dabei, dass die FFs positiv flankengesteuert sind! b) Markieren Sie in Abb. 3.2 im Zeitstrahl B nun noch das Zeitintervall, in dem sich die Eingangssignale der FFs ändern dürfen! c) Eine weitere Kenngröße der FFs ist die Zeit t φ. Was gibt diese Größe an? φ A B 0 1 ns 2 ns 3 ns Abbildung 3.2: Zeitstrahl zum Kennzeichnen von Setup- und Halte-Zeit. Seite 6 von 13

9 3 d) Stellen Sie nun für das Schieberegister 2 Beziehungen bzw. Ungleichungen zwischen den verschiedenen Zeiten und der Taktperiode T φ auf, die erfüllt werden müssen, damit eine fehlerfreie Funktionsweise des Schieberegisters gewährleistet ist! Berücksichtigen Sie dabei auch das Logik-Gatter! e) Typischerweise hängt die Zeit t φ von der Gesamtkapazität C i am Knoten Out i (i=1,2,3) ab. Hier gilt: t φ = 20 ps/ff C i Berechnen Sie die maximal erlaubte Lastkapazität C L,max, damit das Schieberegister sowohl mit dem NOR- als auch dem XNOR-Gatter bei der Frequenz f φ = 800 MHz betrieben werden kann! Hinweis: Diese Taktfrequenz stimmt nicht mit der Abb. 3.2 überein! f) Ein sog. Zustandsdiagramm kann dazu verwendet werden, um darzustellen, wie sich die Werte von Out i (i=1,2,3) durch das Eintreffen positiver Taktflanken ändern. Vervollständigen Sie in Abb. 3.3 die Zustandsdiagramme, wenn als Logikgatter ein NOR bzw. XNOR eingesetzt wird. Achten Sie dabei auf eine wiederkehrende Zustandsfolge! g) Bei Verwendung des NOR-Gatters wird durch das System ein Frequenzteiler realisiert. Bestimmen Sie den Teilungsfaktor des Frequenzteilers, d.h. das Verhältnis der Taktperiode T φ zur Periode von Out 1! NOR φ Out 1 Out 2 Out 3 XNOR φ Out 1 Out 2 Out 3 Abbildung 3.3: Zustandsdiagramme des Schieberegisters. Seite 7 von 13

10 4 Aufgabe 4: VHDL und Hochintegration (25 Punkte) In dieser Aufgabe werden grundlegende Kenntnisse der Hardwarebeschreibungssprache VHDL und ihre Anwendung auf den Entwurf mikroelektronischer Schaltungen geprüft. 4.1 In diesem Unterpunkt sollen allgemeine Fragen zu VHDL beantwortet werden. Bitte kennzeichnen Sie die von Ihnen gemachten Multiple-Choice-Antworten eindeutig! Pro Aufgabe können auch mehrere Antworten richtig sein! Falsche Kreuze führen zu Punktabzug! a) Geben Sie an, welche der folgenden Aussagen zu VHDL wahr sind: VHDL steht für Very High-level Design Language. VHDL kann auf der Register-Transfer-Ebene des Y-Diagramms von Gajski verwendet werden. In VHDL können alle Sprachkonstrukte synthetisiert werden. Eine VHDL-Beschreibung besitzt immer eine Entity. Die Beschreibung paralleler Anweisungen ist ein Grundprinzip von VHDL. b) Geben Sie an, welche der folgenden Aussagen zur Architecture wahr sind: In der Architecture wird die Funktion der Schaltung beschrieben. In der Architecture werden die Ein- und Ausgänge deklariert. Für die Architecture gibt es drei verschiedene Beschreibungsformen. Eine Architecture besitzt maximal einen Prozess. In der Architecture können Generics verwendet werden. c) Geben Sie an, welche der folgenden Aussagen zur Verhaltensbeschreibung wahr sind: Das Einbinden von Komponenten ist ein wesentliches Merkmal der Verhaltensbeschreibung. Die Verwendung von Prozessen ist ein wesentliches Merkmal der Verhaltensbeschreibung. Die Verhaltensbeschreibung ist die einzige Beschreibungsform, die synthetisierbar ist. Bei einer Verhaltensbeschreibung wird keine Configuration benötigt. Eine Verhaltensbeschreibung wird ausschließlich bei der Erstellung einer Testbench verwendet. Seite 8 von 13

11 4 d) Gegeben ist die folgende VHDL-Beschreibung: entity logik is port( clk,a,b,c : in std_logic; : out std_logic); end entity logik; architecture ARCH of logik is begin PROZ: process(clk) variable TEMP: std_logic; begin if clk event and clk= 1 then TEMP := A and B; <= TEMP and C; end if; end process PROZ; end architecture ARCH; Geben Sie an, welche der folgenden Aussagen zutreffend sind: Der Ausdruck process(clk) bedeutet, dass der Prozess PROZ auf das Taktsignal clk sensitiv ist und bei einer Änderung des Signalwertes von clk aktiviert wird. Die Verwendung von if clk event and clk= 1 then bedeutet, dass es sich um einen zur positiven Flanke des Taktsignals clk synchronen Prozess handelt. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A, B und C, die direkt an den Ausgang gegeben wird. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A, B und C, die über ein D-Flipflop an den Ausgang gegeben wird. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A und B, die über ein D-Flipflop mit dem Eingang C UND-verknüpft ist. Das Ergebnis wird über ein weiteres D-Flipflop an den Ausgang gegeben. Seite 9 von 13

12 4 4.2 Geben Sie die VHDL-Beschreibung eines D-Flipflops mit einem 2:1-Multiplexer am D-Eingang (s. Abb. 4.1) an! Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Verhaltensbeschreibung einfügen! entity muxdff is port ( clk : in std_logic; D0 : in std_logic; D1 : in std_logic; sel : in std_logic; : out std_logic); end entity muxdff; D0 D1 sel clk 0 1 D muxdff architecture verhalten of muxdff is Abbildung 4.1: Komponente muxdff begin -- hier die Verhaltensbeschreibung eintragen: end architecture verhalten; 4.3 Nun soll die Komponente muxdff in dem Modul schaltung verwendet werden. Geben Sie die VHDL-Beschreibung für die Komponente schaltung nach Abb. 4.2 an! Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Strukturbeschreibung einfügen! entity schaltung is port ( clk : in std_logic; S : in std_logic; P : in std_logic_vector(2 downto 0); m : in std_logic; : out std_logic_vector(2 downto 0)); end entity schaltung; Seite 10 von 13

13 4 muxdff2 (2) muxdff1 (1) muxdff0 (0) S D0 D1 q_int(1) D0 D1 q_int(0) D0 D1 sel sel sel clk clk clk m clk P(2) P(1) P(0) Abbildung 4.2: Komponente schaltung architecture struktur of schaltung is -- hier die Strukturbeschreibung eintragen: Seite 11 von 13

14 4 -- Fortsetzung der Strukturbeschreibung: end struktur; 4.4 Nun soll die Funktion des Moduls schaltung überprüft werden. Ergänzen Sie hierzu in Abb. 4.3 die Signalverläufe der Ausgänge (2) bis (0)! Gehen Sie von einer idealen Simulation aus (keine Laufzeiten). clk S m P (2) (1) (0) Abbildung 4.3: Signalverläufe der Komponente schaltung Seite 12 von 13

15 4 4.5 Beschreiben Sie in eigenen Worten die Funktion des Moduls schaltung! 4.6 Nun soll die Funktion der Komponente schaltung direkt, d.h. ohne das Einbinden von weiteren Komponenten in VHDL beschrieben werden. Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Verhaltensbeschreibung einfügen! entity schaltung is port ( clk : in std_logic; S : in std_logic; P : in std_logic_vector(2 downto 0); m : in std_logic; : out std_logic_vector(2 downto 0)); end entity schaltung; architecture verhalten of schaltung is end architecture verhalten; Seite 13 von 13

16 1 Aufgabe 1: Mikroelektronische Grundlagen & CMOS-Inverter (25 Punkte) 1.1 Entwurfsverfahren für Integrierte Schaltungen Kreuzen Sie die wahren Aussagen an! Beim Entwurf mit Standardzellen führen die regelmäßigen Strukturen zu einer besseren Flächennutzung als bei einem voll kundenspezifischen Entwurf. EEPROMs sind durch ihre Programmierbarkeit besonders für den schnellen Entwurf komplexer Prozessorstrukturen geeignet. Gatearrays bieten eine Ersparnis von Entwicklungszeit gegenüber dem voll kundenspezifischen Entwurf, sind jedoch nicht so flexibel programmierbar wie FPGAs. 1.2 Nennen Sie zwei Parameter, von denen die Schwellspannung eines MOSFET abhängig ist: 1.Substratdotierung, Flachbandspannung, U SB etc MOS-Kondensator und MOS-Transistor Die folgenden Aussagen gelten für einen MOS-Kondensator bzw. selbstsperrenden MOS-Transistor auf p-dotiertem Silizium-Substrat. Kreuzen Sie die wahren Aussagen an! Bei einer MOS-Kapazität verringert sich der Kapazitätswert, wenn ausgehend von U GB > 0 das Potential am Gate vergrößert wird. Wenn die Spannung zwischen Gate und Substrat kleiner als Null wird, befindet sich der Transistor in Inversion. Wenn die Bulk-Drain-Spannung UBD zwischen Substrat und der Drain-Gebiet eines n-kanal-mosfet ausreichend positiv wird, führt dies zu so großen Strömen, dass das Bauelement zerstört werden kann. Integrierte Digitalschaltungen F07 - Seite 1 von 13

17 1 1.4 a) Siehe Abb U DD G S B D U E U A D B G S GND Abb. 1.1: Schaltbild b) Siehe Abb c) µ nw n L n = µpwp L p d) Siehe Abb e) Siehe Tabelle 1.4 und Abb. 1.3! Nr. U E n Kanal p Kanal mv gesperrt ohmsch mv abgeschnürt ohmsch mv abgeschnürt abgeschnürt mv ohmsch abgeschnürt mv ohmsch gesperrt Abb. 1.4: Betriebszustände der Transistoren Integrierte Digitalschaltungen F07 - Seite 2 von 13

18 1 p -kanal n -kanal S(U p DD) G(U) S n(gnd) p E D(U) p A D(U) n A G(U) n E p+ p+ n+ n+ n Abb. 1.2: uerschnitt eines CMOS-Inverters p-substrat U [mv] E U A [mv] Abb. 1.3: Statische Übertragungskennlinie 4 Integrierte Digitalschaltungen F07 - Seite 3 von 13

19 2 Aufgabe 2: CMOS-Logik (25 Punkte) 2.1 Aufgabe a) = E 1 E 2 E 3 (E 4 + E 5 ) VDD E1 E2 E3 E4 E5 E1 E2 E3 E4 E5 GND Abb. 2.1: Schaltbild der Logik 2.2 Schaltverhalten des Gatters: a) C 1 = C GD,E1,n +C GD,E2,n +C GD,E2,p +C GD,E3,p +C DB,E1,n +C DB,E2,n +C DB,E2,p +C DB,E3,p + C L = 190 ff b) Der Knoten liegt auf VDD! c) Die Gate-Drain-Kapazität der Transistoren, die mit E2 angesteuert werden, werden doppelt gezählt: C 1 = C GD,E1,n + 2 C GD,E2,n + 2 C GD,E2,p + C GD,E3,p + C DB,E1,n + C DB,E2,n + C DB,E2,p + C DB,E3,p + C L = 250 ff d) C 2 > C 1 aufgrund des Millereffekts. Erläuterung siehe Skript Kapitel ! Integrierte Digitalschaltungen F07 - Seite 4 von 13

20 2 2.3 Eingangssignalwechsel (1,0,1) (0,1,0). a) siehe Abb. 2.2 VDD R on,p Ron,p C A R on,n C C B GND Abb. 2.2: RC-ESB: a) (101) b) Wechsel zu (010) b) t LH = 2.2(R on,p C A + 2 R on,p (C B + C )) 1 mit R on,p = = 2000Ω k p (VDD V th,p ) t LH = 2,82 ns 2.4 Im nächsten Schritt soll die Zeit t LH minimiert werden. a) Pseudo NMOS-Logik b) siehe Abbildung 2.3 VDD E1 GND E2 E3 GND Abb. 2.3: Schaltung in Pseudo-NMOS Logik c) Wenn das PDN aktiv ist, fliesst ein statischer Strom! Integrierte Digitalschaltungen F07 - Seite 5 von 13

21 3 Aufgabe 3: Schaltwerke (25 Punkte) 3.1 a) Setup-Zeit: Zeit, die das Signal an D bereits vor der Taktflanke anliegen muss Halte-Zeit: Zeit, die das Signal an D auch noch nach der Taktflanke anliegen muss s. Abb. 3.1 b) s. Abb. 3.1 φ A Setup Zeit Halte Zeit B 0 1 ns 2 ns 3 ns Abb. 3.1: Zeitstrahl zum Kennzeichnen von Setup- und Halte-Zeit. c) Verzögerungszeit. Zeit nach der Taktflanke, bis den Wert von D übernimmt. d) Bedingung 1: t h < t φ Bedingung 2: t φ + t su + max(t d,nor,t d,xnor ) < T φ e) f) s. Abb. 3.2 g) Teilungsfaktor: 5 T φ t su max(t d,nor,t d,xnor ) > t φ 1 t su max(t d,nor,t d,xnor ) f φ = 20 ps ff (C L,max + C in + C out ) 1 0,6 ns 0,12 ns 800 MHz = ps 20 ff (C L,max + 4 ff + 6 ff) C L,max = 16,5 ff Integrierte Digitalschaltungen F07 - Seite 6 von 13

22 3 NOR φ Out 1 Out 2 Out XNOR φ Out 1 Out 2 Out Abb. 3.2: Zustandsdiagramme des Schieberegisters. Integrierte Digitalschaltungen F07 - Seite 7 von 13

23 4 Aufgabe 4: VHDL und Hochintegration (25 Punkte) In dieser Aufgabe werden grundlegende Kenntnisse der Hardwarebeschreibungssprache VHDL und ihre Anwendung auf den Entwurf mikroelektronischer Schaltungen geprüft. 4.1 In diesem Unterpunkt sollen allgemeine Fragen zu VHDL beantwortet werden. Bitte kennzeichnen Sie die von Ihnen gemachten Multiple-Choice-Antworten eindeutig! Pro Aufgabe können auch mehrere Antworten richtig sein! Falsche Kreuze führen zu Punktabzug! a) Geben Sie an, welche der folgenden Aussagen zu VHDL wahr sind: VHDL steht für Very High-level Design Language. VHDL kann auf der Register-Transfer-Ebene des Y-Diagramms von Gajski verwendet werden. In VHDL können alle Sprachkonstrukte synthetisiert werden. Eine VHDL-Beschreibung besitzt immer eine Entity. Die Beschreibung paralleler Anweisungen ist ein Grundprinzip von VHDL. b) Geben Sie an, welche der folgenden Aussagen zur Architecture wahr sind: In der Architecture wird die Funktion der Schaltung beschrieben. In der Architecture werden die Ein- und Ausgänge deklariert. Für die Architecture gibt es drei verschiedene Beschreibungsformen. Eine Architecture besitzt maximal einen Prozess. In der Architecture können Generics verwendet werden. c) Geben Sie an, welche der folgenden Aussagen zur Verhaltensbeschreibung wahr sind: Das Einbinden von Komponenten ist ein wesentliches Merkmal der Verhaltensbeschreibung. Die Verwendung von Prozessen ist ein wesentliches Merkmal der Verhaltensbeschreibung. Die Verhaltensbeschreibung ist die einzige Beschreibungsform, die synthetisierbar ist. Bei einer Verhaltensbeschreibung wird keine Configuration benötigt. Eine Verhaltensbeschreibung wird ausschließlich bei der Erstellung einer Testbench verwendet. Integrierte Digitalschaltungen F07 - Seite 8 von 13

24 4 d) Gegeben ist die folgende VHDL-Beschreibung: entity logik is port( clk,a,b,c : in std_logic; : out std_logic); end entity logik; architecture ARCH of logik is begin PROZ: process(clk) variable TEMP: std_logic; begin if clk event and clk= 1 then TEMP := A and B; <= TEMP and C; end if; end process PROZ; end architecture ARCH; Geben Sie an, welche der folgenden Aussagen zutreffend sind: Der Ausdruck process(clk) bedeutet, dass der Prozess PROZ auf das Taktsignal clk sensitiv ist und bei einer Änderung des Signalwertes von clk aktiviert wird. Die Verwendung von if clk event and clk= 1 then bedeutet, dass es sich um einen zur positiven Flanke des Taktsignals clk synchronen Prozess handelt. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A, B und C, die direkt an den Ausgang gegeben wird. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A, B und C, die über ein D-Flipflop an den Ausgang gegeben wird. Der uellcode beschreibt die UND-Verknüpfung der Eingänge A und B, die über ein D-Flipflop mit dem Eingang C UND-verknüpft ist. Das Ergebnis wird über ein weiteres D-Flipflop an den Ausgang gegeben. Integrierte Digitalschaltungen F07 - Seite 9 von 13

25 4 4.2 Geben Sie die VHDL-Beschreibung eines D-Flipflops mit einem 2:1-Multiplexer am D-Eingang (s. Abb. 4.1) an! Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Verhaltensbeschreibung einfügen! entity muxdff is port ( clk : in std_logic; D0 : in std_logic; D1 : in std_logic; sel : in std_logic; : out std_logic); end entity muxdff; D0 D1 sel clk 0 1 D muxdff architecture verhalten of muxdff is begin -- hier die Verhaltensbeschreibung eintragen: action: process(clk) begin if rising_edge(clk) then if sel= 0 then <= D0; else <= D1; end if; end if; end process action; end architecture verhalten; Abb. 4.1: Komponente muxdff 4.3 Nun soll die Komponente muxdff in dem Modul schaltung verwendet werden. Geben Sie die VHDL-Beschreibung für die Komponente schaltung nach Abb. 4.2 an! Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Strukturbeschreibung einfügen! entity schaltung is port ( clk : in std_logic; S : in std_logic; P : in std_logic_vector(2 downto 0); m : in std_logic; : out std_logic_vector(2 downto 0)); end entity schaltung; Integrierte Digitalschaltungen F07 - Seite 10 von 13

26 4 muxdff2 (2) muxdff1 (1) muxdff0 (0) S D0 D1 q_int(1) D0 D1 q_int(0) D0 D1 sel sel sel clk clk clk m clk P(2) P(1) P(0) Abb. 4.2: Komponente schaltung architecture struktur of schaltung is -- hier die Strukturbeschreibung eintragen: component muxdff is port ( clk : in std_logic; D0 : in std_logic; D1 : in std_logic; sel : in std_logic; : out std_logic); end component muxdff; signal q_int : std_logic_vector(1 downto 0); begin muxdff2: muxdff port map ( clk => clk, D0 => S, D1 => P(2), sel => m, => q_int(1)); muxdff1: muxdff port map ( clk => clk, D0 => q_int(1), D1 => P(1), sel => m, => q_int(0)); Integrierte Digitalschaltungen F07 - Seite 11 von 13

27 4 -- Fortsetzung der Strukturbeschreibung: muxdff0: muxdff port map ( clk => clk, D0 => q_int(0), D1 => P(0), sel => m, => (0)); (2) <= q_int(1); (1) <= q_int(0); end architecture struktur; 4.4 Nun soll die Funktion des Moduls schaltung überprüft werden. Ergänzen Sie hierzu in Abb. 4.3 die Signalverläufe der Ausgänge (2) bis (0)! Gehen Sie von einer idealen Simulation aus (keine Laufzeiten). clk S m P (2) (1) (0) Abb. 4.3: Signalverläufe der Komponente schaltung Integrierte Digitalschaltungen F07 - Seite 12 von 13

28 4 4.5 Beschreiben Sie in eigenen Worten die Funktion des Moduls schaltung! Es handelt sich um ein Schieberegister, das mit m= 1 mit dem Wert P vorgeladen werden kann. Ein weiterer möglicher Anwendungsfall ist die Verwendung der Schaltung für eine 4- bit-parallel-seriell-, bzw. 4-bit-Seriell-Parallel-Umsetzung. Mit m= 0 kann ein Datenwort über P eingelesen und in den nächsten vier Takten über (0) ausgegeben werden. Mit m= 1 kann ein serielles Datenwort über S in vier Takten in das Register eingelesen und dann parallel ausgegeben werden. 4.6 Nun soll die Funktion der Komponente schaltung direkt, d.h. ohne das Einbinden von weiteren Komponenten in VHDL beschrieben werden. Ergänzen Sie hierzu den folgenden uelltext, indem Sie die Funktion als Verhaltensbeschreibung einfügen! entity schaltung is port ( clk : in std_logic; S : in std_logic; P : in std_logic_vector(2 downto 0); m : in std_logic; : out std_logic_vector(2 downto 0)); end entity schaltung; architecture verhalten of schaltung is signal q_int : std_logic_vector(2 downto 0); begin action: process (clk) begin if rising_edge(clk) then if m= 1 then q_int <= P; else q_int(2) <= S; q_int(1) <= q_int(2); q_int(0) <= q_int(1); end if; end if; end process action; <= q_int; end architecture verhalten; Integrierte Digitalschaltungen F07 - Seite 13 von 13

Aufgabe 1: Mikroelektronische Grundlagen & Bipolartransistor (20 Punkte)

Aufgabe 1: Mikroelektronische Grundlagen & Bipolartransistor (20 Punkte) ufgabe : Mikroelektronische Grundlagen & ipolartransistor (2 Punkte) Hinweis: Die ufgabenpunkte. bis.5 können unabhängig voneinander gelöst werden! ei Multiple-Choice ufgaben können mehrere ntworten richtig

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Einführung in VHDL (2)

Einführung in VHDL (2) Einführung in VHDL Digitale Systeme haben immer größere Bedeutung erlangt. Komplexität wurde dabei immer größer, sodass die Entwicklung digitaler Systeme zu weiten Teilen nur noch mit Computerunterstützung

Mehr

4 DIGITALE SCHALTUNGSTECHNIK

4 DIGITALE SCHALTUNGSTECHNIK Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert

Mehr

Technische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 3 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 3: Themen Hardware-Beschreibungssprachen Syntax von VHDL Simulation Synthese Testrahmen

Mehr

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle

Mehr

Digitaltechnik. TI-Tutorium. 29. November 2011

Digitaltechnik. TI-Tutorium. 29. November 2011 Digitaltechnik TI-Tutorium 29. November 2011 Themen Schaltsymbole Transistoren CMOS nächstes Übungsblatt 2 Aufgaben Schaltsymbole Widerstand npn-transistor Widerstand pnp-transistor Glühlampe pmos Transistor

Mehr

Simulation von in VHDL beschriebenen Systemen

Simulation von in VHDL beschriebenen Systemen Simulation von in VHDL beschriebenen Systemen Prof. Dr. Paul Molitor Institut für Informatik Martin-Luther-Universität Halle Aufbau der Lehrveranstaltung Literaturangaben Allgemeines zum Entwurf digitaler

Mehr

Einstellige binäre Addierschaltung (Addierer)

Einstellige binäre Addierschaltung (Addierer) VHDL Addierer 1 Einstellige binäre Addierschaltung (Addierer) Schnittstelle: Ports mit Modus IN bzw. OUT Signale Funktionsnetz: Ports, Funktionsblöcke, Verbindungen Signale für Ports und Verbindungen VHDL

Mehr

Übersicht. Prof. Dr. B. Lang, HS Osnabrück Konstruktion digitaler Komponenten, 3. Hierarchischer und generischer VHDL-Entwurf - 1 -

Übersicht. Prof. Dr. B. Lang, HS Osnabrück Konstruktion digitaler Komponenten, 3. Hierarchischer und generischer VHDL-Entwurf - 1 - Übersicht 1. Einführung 2. VHDL-Vertiefung 3. Hierarchischer und generischer VHDL-Entwurf 4. Grundstrukturen digitaler Schaltungen 5. Zielarchitekturen 6. Synthese 7. Soft-Prozessoren 8. Ausgewählte Beispiele

Mehr

Übersicht. Prof. Dr. B. Lang, FH Osnabrück Konstruktion digitaler Komponenten, 6 Synthese - 1 -

Übersicht. Prof. Dr. B. Lang, FH Osnabrück Konstruktion digitaler Komponenten, 6 Synthese - 1 - Übersicht 1. Einführung 2. VHDL-Vertiefung 3. Hierarchischer und generischer Entwurf 4. Grundstrukturen digitaler Schaltungen 5. Zielarchitekturen 6. Synthese 7. Soft-Prozessoren 8. Ausgewählte Beispiele

Mehr

Synthesis for Low Power Design

Synthesis for Low Power Design Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level

Mehr

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer Institut für Kommunikationsnetze und Rechnersysteme Grundlagen der Technischen Informatik Paul J. Kühn, Matthias Meyer Übung 2 Sequenzielle Netzwerke Inhaltsübersicht Aufgabe 2.1 Aufgabe 2.2 Prioritäts-Multiplexer

Mehr

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...

Mehr

N. Schmiedel, J. Brass, M. Schubert VHDL Formelsammlung FH Regensburg, 01.12.2008. VHDL Formelsammlung

N. Schmiedel, J. Brass, M. Schubert VHDL Formelsammlung FH Regensburg, 01.12.2008. VHDL Formelsammlung VHDL Formelsammlung INHALTSVERZEICHNIS: 1 DATENOBJEKTE 2 1.1 SIGNAL: 2 1.2 VARIABLE: 2 1.3 CONSTANT 2 2 DATENTYPEN 2 2.1 selbstdefinierte Aufzähltypen (Deklaration) 3 2.2 Physikalische Datentypen 3 2.3

Mehr

Einheit 4: Logische Schaltungen und Automaten

Einheit 4: Logische Schaltungen und Automaten Einheit 4: Logische Schaltungen und Automaten Inhalt 1. Einleitung... 2 2. Logisch Wahr und Logisch Falsch"... 3 3. Integrierte Schaltungen (ICs)... 4 4. Logische Verknüpfungen... 7 4.1 Taster-Logik...

Mehr

VHDL Verhaltensmodellierung

VHDL Verhaltensmodellierung VHDL Verhaltensmodellierung Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 VHDL Verhaltensmodellierung 1/26 2008-10-20

Mehr

Der MOS-Transistor stellt das Grundbauelement der CMOS-Schaltungstechnik dar. Er ist

Der MOS-Transistor stellt das Grundbauelement der CMOS-Schaltungstechnik dar. Er ist Anhang A MOS-Feldeekt-Transistor Der MOS-Transistor stellt das Grundbauelement der CMOS-Schaltungstechnik dar. Er ist in den verschiedenen Lehrbüchern ausführlich beschrieben worden - angefangen von seinen

Mehr

3.Transistor. 1 Bipolartransistor. Christoph Mahnke 27.4.2006. 1.1 Dimensionierung

3.Transistor. 1 Bipolartransistor. Christoph Mahnke 27.4.2006. 1.1 Dimensionierung 1 Bipolartransistor. 1.1 Dimensionierung 3.Transistor Christoph Mahnke 7.4.006 Für den Transistor (Nr.4) stand ein Kennlinienfeld zu Verfügung, auf dem ein Arbeitspunkt gewählt werden sollte. Abbildung

Mehr

Versuch 3: Kennlinienfeld eines Transistors der Transistor als Stromverstärker

Versuch 3: Kennlinienfeld eines Transistors der Transistor als Stromverstärker Bergische Universität Wuppertal Praktikum Fachbereich E Werkstoffe und Grundschaltungen Bachelor Electrical Engineering Univ.-Prof. Dr. T. Riedl WS 20... / 20... Hinweis: Zu Beginn des Praktikums muss

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Johannes Schemmel Forschungsgruppe Electronic Vision(s) Lehrstuhl Prof. K. Meier Ruprecht-Karls-Universität Heidelberg Mitarbeiter:

Mehr

Der Bipolar-Transistor und die Emitterschaltung Gruppe B412

Der Bipolar-Transistor und die Emitterschaltung Gruppe B412 TECHNISCHE UNIVERSITÄT MÜNCHEN Der Bipolar-Transistor und die Emitterschaltung Gruppe B412 Patrick Christ und Daniel Biedermann 16.10.2009 1. INHALTSVERZEICHNIS 1. INHALTSVERZEICHNIS... 2 2. AUFGABE 1...

Mehr

MB-Diplom (4. Sem.) / MB-Bachelor (Schwerpunkt Mechatronik, 5. Sem.) Seite 1 von 8. Wintersemester 2014/15 Elektronik

MB-Diplom (4. Sem.) / MB-Bachelor (Schwerpunkt Mechatronik, 5. Sem.) Seite 1 von 8. Wintersemester 2014/15 Elektronik MB-Diplom (4. Sem.) / MB-Bachelor (Schwerpunkt Mechatronik, 5. Sem.) Seite 1 von 8 Hochschule München Fakultät 03 Zugelassene Hilfsmittel: alle eigenen, Taschenrechner Matr.-Nr.: Hörsaal: Wintersemester

Mehr

Halbleitergrundlagen

Halbleitergrundlagen Halbleitergrundlagen Energie W Leiter Halbleiter Isolator Leitungsband Verbotenes Band bzw. Bandlücke VB und LB überlappen sich oder LB nur teilweise mit Elektronen gefüllt Anzahl der Elektronen im LB

Mehr

Versuch V10: Flip-Flops

Versuch V10: Flip-Flops Versuch V: Flip-Flops Henri Menke und an rautwein Gruppe Platz k (Betreuer: Boris Bonev) (Datum: 3. anuar 24) In diesem Versuch werden die Funktionen verschiedenenr digitaler Schaltungen auf Basis von

Mehr

7 Entwurf komplexer synchroner Digitalschaltungen

7 Entwurf komplexer synchroner Digitalschaltungen 7 Entwurf komplexer synchroner Digitalschaltungen Synchrone Digitalschaltungen werden auf "Register Transfer Level" (RTL) beschrieben. Dies bedeutet, dass logische Signale in Registern gespeichert werden.

Mehr

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen.

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen. 1. Vorbereitung: 1.1 Zählerbaustein 74163 Bei den in der Schaltung verwendeten Zählerbausteinen handelt es sich um synchron programmierbare 4-bit-Binärzähler mit synchronem Clear. Die Zähler sind programmierbar,

Mehr

Paul Molitor und Jörg Ritter VHDL. Eine Einführung. ein Imprint von Pearson Education

Paul Molitor und Jörg Ritter VHDL. Eine Einführung. ein Imprint von Pearson Education Paul Molitor und Jörg Ritter VHDL Eine Einführung ein Imprint von Pearson Education München Boston San Francisco Harlow, England Don Mills, Ontario Sydney Mexico City Madrid Amsterdam Kapitel 3 Aufbau

Mehr

Hardwarepraktikum der Fakultät für Informatik der Technischen Universität Dortmund Skriptum Dr. Karl-Heinz Temme Wintersemester 2015/16

Hardwarepraktikum der Fakultät für Informatik der Technischen Universität Dortmund Skriptum Dr. Karl-Heinz Temme Wintersemester 2015/16 Hardwarepraktikum der Fakultät für Informatik der Technischen Universität Dortmund Skriptum Dr. Karl-Heinz Temme Wintersemester 2015/16 1-1 Kapitel 1 Vorwort In diesem Praktikum sollen Sie ihre in der

Mehr

5. Übung: MOS-Transistoren als Schalter

5. Übung: MOS-Transistoren als Schalter 5. Übung: MOS-Transistoren als Schalter Prof. G. Kemnitz, Dr. C. Giesemann, TU Clausthal, Institut für Informatik 29. Oktober 2013 In der Übung werden die beiden MOS-Transistortypen Pinbelegung interne

Mehr

Fachbereich Elektrotechnik u. Informatik Praktikum ElektronikI

Fachbereich Elektrotechnik u. Informatik Praktikum ElektronikI Fachbereich Elektrotechnik u. Informatik Praktikum ElektronikI Fachhochschule Münster University of Applied Sciences Versuch: 3 Gruppe: Datum: Antestat: Teilnehmer: Abtestat: (Name) (Vorname) Versuch 3:

Mehr

Praktikum Elektronik WS12/13 Versuch 9 Schaltnetze: Aufbau aus Grundgattern und Zeitverhalten Betreuer: Friedrich Hagedorn (Hagedorn@imtek.

Praktikum Elektronik WS12/13 Versuch 9 Schaltnetze: Aufbau aus Grundgattern und Zeitverhalten Betreuer: Friedrich Hagedorn (Hagedorn@imtek. FRITZ-HÜTTINGER-PROFESSUR FÜR MIKROELEKTRONIK PROF. DR.-ING. YIANNOS MANOLI Praktikum Elektronik WS12/13 Versuch 9 Schaltnetze: Aufbau aus Grundgattern und Zeitverhalten Betreuer: Friedrich Hagedorn (Hagedorn@imtek.de)

Mehr

Advances in Radio Science

Advances in Radio Science Advances in Radio Science (2003) 1: 279 284 c Copernicus GmbH 2003 Advances in Radio Science CMOS-Empfängerschaltungen für Hochgeschwindigkeits- Datenübertragung nach LVDS-Standard S. Hirsch and H.-J.

Mehr

Praktium Systementwurf mit VHDL HDL Design Lab. Lehrstuhl für Entwurfsautomatisierung Technische Universität München

Praktium Systementwurf mit VHDL HDL Design Lab. Lehrstuhl für Entwurfsautomatisierung Technische Universität München Praktium Systementwurf mit VHDL HDL Design Lab Lehrstuhl für Entwurfsautomatisierung Technische Universität München 1 Das Projekt: Verschlüsselung Entschlüsselung 2 Hardware-Emulation Oszillograph Signalgenerator

Mehr

Versuch 17.2 Der Transistor

Versuch 17.2 Der Transistor Physikalisches A-Praktikum Versuch 17.2 Der Transistor Praktikanten: Gruppe: Julius Strake Niklas Bölter B006 Betreuer: Johannes Schmidt Durchgeführt: 11.09.2012 Unterschrift: E-Mail: niklas.boelter@stud.uni-goettingen.de

Mehr

1 Übung mit Universalmessgeräten

1 Übung mit Universalmessgeräten Elektronikkurs Übungen Übung mit Universalmessgeräten 1 Übung mit Universalmessgeräten Bauen Sie folgende Schaltung auf: 1 R1 2 R1: 100 kω D1: 1 N4004 D1 Messen Sie den Widerstand gemäss den untenstehenden

Mehr

1 Hardwareentwurf. 1.1 Grundlagen

1 Hardwareentwurf. 1.1 Grundlagen 1 Hardwareentwurf 1.1 Grundlagen POSITIVE natürliche Zahlen N NATURAL N 0 INTEGER ganze Zahlen Z REAL reelle Zahlen R BOOLEAN (true, false), (low, high) BIT ( 0, 1 ) CHARACTER (..., A, B,..., a, b,...,

Mehr

Crashkurs VHDL FH München, FB 06

Crashkurs VHDL FH München, FB 06 Crashkurs VHDL FH München, FB 06 1 Einleitung... 2 2 Signale, Typen und Vektoren... 3 2.1 Konventionen in VHDL... 4 2.1.1 Namensregeln... 4 2.1.2 Kommentare... 4 2.1.3 Zuweisungen... 4 2.2 Typologie...

Mehr

Einführung in VHDL und Anleitung zur CPLD Simulation und Synthese

Einführung in VHDL und Anleitung zur CPLD Simulation und Synthese Einführung in VHDL und Anleitung zur CPLD Simulation und Synthese ZÜRCHER HOCHSCHULE FÜR ANGEWANDTE WISSENSCHAFTEN INSTITUTE OF EMBEDDED SYSTEMS Autoren: Hans-Joachim Gelke Letzte Änderung: 24. Februar

Mehr

Markus Kühne www.itu9-1.de Seite 1 30.06.2003. Digitaltechnik

Markus Kühne www.itu9-1.de Seite 1 30.06.2003. Digitaltechnik Markus Kühne www.itu9-1.de Seite 1 30.06.2003 Digitaltechnik Markus Kühne www.itu9-1.de Seite 2 30.06.2003 Inhaltsverzeichnis Zustände...3 UND austein ; UND Gatter...4 ODER austein ; ODER Gatter...5 NICHT

Mehr

1 Grundlagen von VHDL

1 Grundlagen von VHDL TI 2 - Zusammenfassung 1 1 Grundlagen von VHDL entity Die entity deklariert die externe Schnittstelle. Es werden die elektrischen Signale (PORTS) und die zahlenmäßigen (GENERICS) Signale beschrieben. Jeder

Mehr

VHDL Verhaltensmodellierung

VHDL Verhaltensmodellierung VHDL Verhaltensmodellierung Dr.-Ing. Volkmar Sieh Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 VHDL Verhaltensmodellierung 1/18 2013-01-11 Inhalt

Mehr

Rechnenund. Systemtechnik

Rechnenund. Systemtechnik Rechnen- und Systemtechnik 1 / 29 Rechnenund Systemtechnik Skript und Unterrichtsmitschrift April 22 Rechnen- und Systemtechnik 2 / 29 nhaltsverzeichnis 1. Grundbausteine der Digitaltechnik... 4 1.1. UND-Verknüpfungen

Mehr

EDT. Referat: TTL CMOS. TTL, CMOS Page 1 of 23

EDT. Referat: TTL CMOS. TTL, CMOS Page 1 of 23 Referat: TTL CMOS TTL, CMOS Page 1 of 23 3 EDT INHALTSVERZEICHNIS: TTL: Seite 1. TTL allgemein... 1.1 Logikpegel.. 3 1.2 TTL Schaltungsvarianten... 4 1.2.1 Standard- TTL..4 1.2.2 Low-Power-TTL.....5 1.2.3

Mehr

VHDL. D. Neuhäuser, G. Grune (W. Koch) Einleitung. Entity. Architecture. Sequenziell Strukturell. Packages

VHDL. D. Neuhäuser, G. Grune (W. Koch) Einleitung. Entity. Architecture. Sequenziell Strukturell. Packages Beschreibung von Rechensystemen auf 6 Ebenen Algorithmische Ebene spezifiziert den Algorithmus zur Lösung eines Entwurfsproblems Dezember 2012 PMS-Ebene (Processor, Memory, Switch) beschreibt Rechner grob

Mehr

1. Grundlagen der Digitaltechnik K. Taubert WS 01/ 02

1. Grundlagen der Digitaltechnik K. Taubert WS 01/ 02 1. Grundlagen der Digitaltechnik K. Taubert WS 1/ 2 Digitaltechnik ist allgegenwärtig und viele Abläufe in unserem heutigen Leben sind kaum noch denkbar ohne diese Technik. Hier beschäftigen wir uns mit

Mehr

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik.

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik. Kursleiter : W. Zimmer 1/24 Digitale Darstellung von Größen Eine Meßgröße ist digital, wenn sie in ihrem Wertebereich nur eine endliche Anzahl von Werten annehmen kann, also "abzählbar" ist. Digital kommt

Mehr

Spannungen und Ströme

Spannungen und Ströme niversität Koblenz Landau Name:..... Institut für Physik orname:..... Hardwarepraktikum für Informatiker Matr. Nr.:..... Spannungen und Ströme ersuch Nr. 1 orkenntnisse: Stromkreis, Knotenregel, Maschenregel,

Mehr

FET Switch & Power. Roland Küng, 2010

FET Switch & Power. Roland Küng, 2010 FET Switch & Power Roland Küng, 2010 1 without quad. term ohmic resistor 2 Review Bias Verstärker Datenblatt: K 2.5 ma/v 2, V t 2 V, Wahl I D 10 ma, V DS 4 V, V DD 12 V R S 300 Ω, R 1 500 kω, V GS > V

Mehr

SPI-Bus-Kommunikation mit Sensortechnics digitalen Drucksensoren der HCE-Serie

SPI-Bus-Kommunikation mit Sensortechnics digitalen Drucksensoren der HCE-Serie 1 EINFÜHRUNG 1.1 Digitale Drucksensoren Sensortechnics digitale Drucksensoren nutzen einen internen ASIC zur digitalen Kalibrierung, Temperaturkompensation und Ausgabe eines digitalen Ausgangssignals mit

Mehr

2 Halbleitertechnologie, MOS-Transistoren

2 Halbleitertechnologie, MOS-Transistoren 2 Halbleitertechnologie, MOS-Transistoren Fertigung Ein aus der Schmelze erzeugter zylindrischer Einkristall wird in Scheiben zersägt. Wie bezeichnet man die Scheibe? Welcher Durchmesser ist heute üblich?

Mehr

Einführung in ModelSim

Einführung in ModelSim Einführung in Version 0.5 Verteiler: Name (alphab.) Abteilung Ort Laszlo Arato EMS NTB, Buchs Dr. Urs Graf INF NTB, Buchs Dokumentenverwaltung Dokument-Historie Version Status Datum Verantwortlicher Änderungsgrund

Mehr

Wozu Verifikation? Der Entwurf eines 1 million gate ASIC benötigt ca. 2000 Mann Tage Quality Assurance benötigt 50% der Zeit/des Geldes

Wozu Verifikation? Der Entwurf eines 1 million gate ASIC benötigt ca. 2000 Mann Tage Quality Assurance benötigt 50% der Zeit/des Geldes Verifikation Dr. Wolfgang Günther Verifikation 2 Wozu Verifikation? Produktivität im ASIC Entwurf Der Entwurf eines 1 million gate ASIC benötigt ca. 2000 Mann Tage Quality Assurance benötigt 50% der Zeit/des

Mehr

Praktikum Elektronik WS12/13. Versuch 8 Eigenschaften digitaler Schaltkreise Betreuer: Boyu Shui (Boyu.Shui@imtek.uni-freiburg.de)

Praktikum Elektronik WS12/13. Versuch 8 Eigenschaften digitaler Schaltkreise Betreuer: Boyu Shui (Boyu.Shui@imtek.uni-freiburg.de) FRITZ-HÜTTINGER-PROFESSUR FÜR MIKROELEKTRONIK PROF. DR.-ING. YIANNOS MANOLI Praktikum Elektronik WS12/13 Versuch 8 Eigenschaften digitaler Schaltkreise Betreuer: Boyu Shui (Boyu.Shui@imtek.uni-freiburg.de)

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Nr. 11 Transistor als Verstärker Teil A

Nr. 11 Transistor als Verstärker Teil A Nr. 11 Transistor als Verstärker Teil Der Transistor ( Transmitting Resistor ), was so etwas wie steuerbarer Widerstand bedeutet, hat vor Jahrzehnten durch blösung der Elektronenröhre eine technische Revolution

Mehr

Aufgabenbeschreibung Oszilloskop und Schaltkreise

Aufgabenbeschreibung Oszilloskop und Schaltkreise Aufgabenbeschreibung Oszilloskop und Schaltkreise Vorbereitung: Lesen Sie den ersten Teil der Versuchsbeschreibung Oszillograph des Anfängerpraktikums, in dem die Funktionsweise und die wichtigsten Bedienungselemente

Mehr

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8 <gregori@hs-furtwangen.de> 1/50 Sven Gregori, CN8 UnFUG SS 2008 Hochschule Furtwangen 29. Mai 2008 2/50 Überblick 1 FPGA 2 VHDL 3 IP Cores 4 praktische Umsetzung 5 Entwicklungs-Software 6 Fazit 7 Links

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

Schalten mittels Transistor

Schalten mittels Transistor Manfred Kämmerer Technische Informatik Seite 1 Schalten mittels Transistor Der Transistor, der in Abbildung 1 gezeigten Schaltung (BC 237), arbeitet als elektronischer Schalter in Emitterschaltung. Die

Mehr

Synthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese

Synthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese 12 Synthese Eingebetteter Systeme Sommersemester 2011 1 Einführung: Entwurf und Synthese 2011/04/06 Michael Engel Informatik 12 TU Dortmund Überblick Komplexität aktueller eingebetteter Systeme Electronic

Mehr

VHDL-Syntax F. Schubert 09/08. Prof. Dr. F. Schubert. Hochschule für Angewandte Wissenschaften Hamburg VHDL-SYNTAX. 09/2008 Sbr

VHDL-Syntax F. Schubert 09/08. Prof. Dr. F. Schubert. Hochschule für Angewandte Wissenschaften Hamburg VHDL-SYNTAX. 09/2008 Sbr Prof. Dr. F. Schubert Hochschule für Angewandte Wissenschaften Hamburg VHDL-SYNTAX 09/2008 Sbr Erläuterungen: Groß geschrieben: Selbstdefinierte Namen z.b. VADD, CARRY_IN, TD Klein geschrieben und fett

Mehr

Elektronik und Digitaltechnik - Digital (EDT)

Elektronik und Digitaltechnik - Digital (EDT) Elektronik und Digitaltechnik - Digital (EDT) Schule: HTBLuVA St. Pölten Abteilung / Zweig: Elektronik / Technische Informatik Lehrperson: Dipl.-Ing. Gerald Gruber Jahrgang: 2006 / 07 Klasse: 5AHELI 1

Mehr

Grundlagenpraktikum 2.Teil. Versuch : Transistorschaltungen. A: Vorbereitung Siehe hierzu auch die Laborordnung. (s. Anhang)

Grundlagenpraktikum 2.Teil. Versuch : Transistorschaltungen. A: Vorbereitung Siehe hierzu auch die Laborordnung. (s. Anhang) Grundlagenpraktikum 2.Teil Versuch : Transistorschaltungen Fassung vom 14.07.2005 A: Vorbereitung Siehe hierzu auch die Laborordnung. (s. Anhang) Informieren Sie sich ausführlich über o Wirkungsweise des

Mehr

Entwurf digitaler Schaltungen mit Hochsprachen (VHDL)

Entwurf digitaler Schaltungen mit Hochsprachen (VHDL) Entwurf digitaler Schaltungen mit Hochsprachen (VHDL) Einführung in die Hardwarebeschreibungssprache VHDL (Text/Graphik) sowie Schaltungssynthese bw. -optimierung F. Stockmayer Inhaltsverzeichnis Inhaltsverzeichnis

Mehr

Reduzierung des Leckstromverbrauchs mit gemischten Gattern in Deep Submicron Technologien

Reduzierung des Leckstromverbrauchs mit gemischten Gattern in Deep Submicron Technologien Reduzierung des Leckstromverbrauchs mit gemischten Gattern in Deep Submicron Technologien Frank Sill Claas Cornelius Dirk Timmermann Institut MD, IEF Institut MD, IEF Institut MD, IEF Universität Rostock

Mehr

7 Grundlagen der Digitaltechnik

7 Grundlagen der Digitaltechnik 7 Grundlagen der Digitaltechnik 7.1 Die logischen Grundfunktionen Logik-Zustände, 0 oder 1, beschreiben mathematisches Verhalten einer digitalen Schaltung. Logik-Pegel, H oder L, beschreiben physikalisches

Mehr

Modernes Schaltungsdesign. FPGA Praktikum

Modernes Schaltungsdesign. FPGA Praktikum Modernes Schaltungsdesign FPGA Praktikum am II. Physikalischen Institut Justus-Liebig-Universität Gießen Stand 17-11-2004 5 Einleitung Das Praktikum beginnt mit einer Einführungsvorlesung. Die Themen dieser

Mehr

Transistoren Funktionsweise und Kennlinien BJT, MOS-FET und J-FET

Transistoren Funktionsweise und Kennlinien BJT, MOS-FET und J-FET Transistoren Funktionsweise und n BJT, MOS-FET und J-FET Dieses Skript erklärt wie die heute am häufigsten verwendeten Transistoren funktionieren und welches ihre charakteristischen n sind. Vorbereitete

Mehr

VHDL Syntax V1.0. F. Wolf

VHDL Syntax V1.0. F. Wolf VHDL Syntax V1.0 Graz, Februar 2002 Inhaltsverzeichnis 1 Einführung 3 2 Kurze Beschreibung der Design-Einheiten 4 2.1 Schnittstellenbeschreibung (Entity) 4 2.2 Architektur (Architecture) 5 2.3 Konfiguration

Mehr

SILIZIUMKARBID - HALBLEITERSCHALTER

SILIZIUMKARBID - HALBLEITERSCHALTER Siliziumkarbid - Halbleiterschalter 1 SILIZIUMKARBID - HALBLEITERSCHALTER I. Koch, F. Hinrichsen 1 EINLEITUNG Die wachsende Nachfrage nach leistungselektronischen Systemen bringt neue Anforderungen an

Mehr

Spannungsstabilisierung

Spannungsstabilisierung Spannungsstabilisierung 28. Januar 2007 Oliver Sieber siebero@phys.ethz.ch 1 Inhaltsverzeichnis 1 Zusammenfassung 4 2 Einführung 4 3 Bau der DC-Spannungsquelle 5 3.1 Halbwellengleichrichter........................

Mehr

Codierung. H.-G. Hopf

Codierung. H.-G. Hopf Codierung H.-G. Hopf Inhalt Informationsübermittlung Codierung von Zeichen GDI: Codierung / 2 Inhalt Informationsübermittlung Codierung von Zeichen GDI: Codierung / 3 Ideale Kommunikation Übertragungskanal

Mehr

Vervollständigen Sie das Schema mit Stromversorgung und Widerstandsmessgerät!

Vervollständigen Sie das Schema mit Stromversorgung und Widerstandsmessgerät! Übungen Elektronik Versuch 1 Elektronische Bauelemente In diesem Versuch werden die Eigenschaften und das Verhalten nichtlinearer Bauelemente analysiert. Dazu werden die Kennlinien aufgenommen. Für die

Mehr

Welches ist die Zustandscodierung mit der schnellsten und/oder kostengünstigsten Lösung?

Welches ist die Zustandscodierung mit der schnellsten und/oder kostengünstigsten Lösung? 6 Zustandscodierung Bisher sind Zustandscodierungen ohne weitere Diskussion van alternativen und deren Auswirkung auf den Entwurf genutzt worden. In einem Automaten mit den vier Zuständen S0, S1, S2, S3,

Mehr

Elektronik II 2. Groÿe Übung

Elektronik II 2. Groÿe Übung G. Kemnitz Institut für Informatik, Technische Universität Clausthal 4. Mai 2015 1/31 Elektronik II 2. Groÿe Übung G. Kemnitz Institut für Informatik, Technische Universität Clausthal 4. Mai 2015 1. Brückengleichrichter

Mehr

Configurable Logic Board CLB

Configurable Logic Board CLB Fachgebiet Digitaltechnik Prof. Dr.-Ing. Peter Zipf Configurable Logic oard CL edienungsanleitung Einführung Zur Realisierung von Digitalschaltungen stehen heutzutage viele verschiedene Technologien zur

Mehr

Analyse und Erweiterung der Hardwarebeschreibungssprache HDCaml

Analyse und Erweiterung der Hardwarebeschreibungssprache HDCaml Masterarbeit Analyse und Erweiterung der Hardwarebeschreibungssprache HDCaml Karl Flicker Institut für Technische Informatik Technische Universität Graz Vorstand: O. Univ.-Prof. Dipl.-Ing. Dr. techn. Reinhold

Mehr

Hardware Leitungscodierung und Protokoll

Hardware Leitungscodierung und Protokoll Hardware Leitungscodierung und Protokoll Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010 Hardware Leitungscodierung

Mehr

Übungsaufgaben zum 2. Versuch. Elektronik 1 - UT-Labor

Übungsaufgaben zum 2. Versuch. Elektronik 1 - UT-Labor Übungsaufgaben zum 2. Versuch Elektronik 1 - UT-Labor Bild 2: Bild 1: Bild 4: Bild 3: 1 Elektronik 1 - UT-Labor Übungsaufgaben zum 2. Versuch Bild 6: Bild 5: Bild 8: Bild 7: 2 Übungsaufgaben zum 2. Versuch

Mehr

Kirstin Hübner Armin Burgmeier Gruppe 15 10. Dezember 2007

Kirstin Hübner Armin Burgmeier Gruppe 15 10. Dezember 2007 Protokoll zum Versuch Transistorschaltungen Kirstin Hübner Armin Burgmeier Gruppe 15 10. Dezember 2007 1 Transistor-Kennlinien 1.1 Eingangskennlinie Nachdem wir die Schaltung wie in Bild 13 aufgebaut hatten,

Mehr

ADQ-10-Serie. Digital-I/O-Karte mit 16 isolierten Digital-Eingängen, 16 isolierten Digital-Ausgängen und 16 TTL-Digital-I/Os. alldaq.

ADQ-10-Serie. Digital-I/O-Karte mit 16 isolierten Digital-Eingängen, 16 isolierten Digital-Ausgängen und 16 TTL-Digital-I/Os. alldaq. 16 isolierte Digital-Eingänge CompactPCI-Interface PCI-Express-Modell 16 isolierte Digital-Ausgänge 37-pol. Sub-D-Buchse Isolierte Eingänge mit Interrupt-Funktion 16 TTL-Digital-I/Os ADQ-10-Serie Adapterkabel

Mehr

AC-Verhalten von Halbleiterbauelementen

AC-Verhalten von Halbleiterbauelementen Interdisziplinäres Laborpraktikum Master ET Versuch 76 AC-Verhalten von Halbleiterbauelementen Institut für Nanoelektronik Technische Universität Hamburg-Harburg Inhalt. Einleitung. Literatur. Der Transistor.

Mehr

Oszilloskop HP 54600A

Oszilloskop HP 54600A Oszilloskop HP 54600A Grundeinstellungen Einstellen eines Eingangsignals: Schliessen Sie den Osziloskopkabel an die BNC Buchse des Osziloskops an, beachten Sie dabei, dass die Masse des Osziloskopkabels

Mehr

Verifikation. ECS Group, TU Wien

Verifikation. ECS Group, TU Wien Verifikation ECS Group, TU Wien Überblick Abstraktionsebenen Testbench Modelsim Überblick Hardware Modeling Hardware Specification Functional Specification High Level Requirements Detailed Design Description

Mehr

Elektromagnetische Verträglichkeit Versuch 1

Elektromagnetische Verträglichkeit Versuch 1 Fachhochschule Osnabrück Labor für Elektromagnetische Verträglichkeit Elektromagnetische Verträglichkeit Versuch 1 Kopplungsmechanismen auf elektrisch kurzen Leitungen Versuchstag: Teilnehmer: Testat:

Mehr

Projekt Nr. 15: Einen elektronischen Würfel erstellen

Projekt Nr. 15: Einen elektronischen Würfel erstellen Nun wissen Sie, wie Sie Zufallszahlen erzeugen können. Als Nächstes wollen wir diese neuen Kenntnisse gleich in die Tat umsetzen, indem wir einen elektronischen Würfel konstruieren. Projekt Nr. 15: Einen

Mehr

Digitaltechnik. 3 Sequenzielle. Schaltungen. Revision 1.1

Digitaltechnik. 3 Sequenzielle. Schaltungen. Revision 1.1 igitltechnik 3 Sequenzielle Schltungen A Revision 1.1 Trnsitionssysteme Synchroner sequenzieller Entwurf Timing-Anlyse Pipelining Mely und Moore Mschinen Zustndsmschinen in Verilog Sequentielle Schltungen

Mehr

Simulation von Gatternetzlisten VHDL und Mixed-mode

Simulation von Gatternetzlisten VHDL und Mixed-mode VHDL und Mixed-mode Werkzeuge : Cadence NCSim Design-Kits : AMS Hit-Kit edasetup : ldv ams Andreas Mäder Diese Anleitung beschreibt die grundlegenden Schritte, um mit einer VHDL-Testumgebung Gatternetzlisten,

Mehr

Versuch 21 Transistor

Versuch 21 Transistor Physikalisches Praktikum Versuch 21 Transistor Praktikanten: Johannes Dörr Gruppe: 14 mail@johannesdoerr.de physik.johannesdoerr.de Datum: 27.09.2006 Katharina Rabe Assistent: Sebastian Geburt kathinka1984@yahoo.de

Mehr

Unipolarer Transistor

Unipolarer Transistor SZ für Elektrotechnik resden Fachschule für Technik nipolarer Transistor r.-ing. we Heiner Leichsenring www.leichsenring-homepage.de Gliederung Grundtypen und Funktionsweise Grundschaltungen 3 Kennlinien

Mehr

TM-72427. Bahnübergangssteuerung Benutzerhandbuch

TM-72427. Bahnübergangssteuerung Benutzerhandbuch TM-72427 Bahnübergangssteuerung Benutzerhandbuch 2011 BioDigit Ltd. Alle Rechte vorbehalten. Die Vervielfältigung und/oder Veröffentlichung der Inhalte des vorliegenden Dokuments in jeglicher Form, einschließlich

Mehr

Absolute Drehgeber Winkelkodierer GEL 15xF Serielle (SSI) ode Parallele Schnittstelle Programmierbar über PC

Absolute Drehgeber Winkelkodierer GEL 15xF Serielle (SSI) ode Parallele Schnittstelle Programmierbar über PC Absolute Drehgeber Winkelkodierer 5xF Serielle (SSI) ode Parallele Schnittstelle Programmierbar über PC Technische Information Stand 09.0 Konverter-Modul KM 50.0 4 VDC ± 0% 5XF Verbindungskabel VK 50.

Mehr

Modelling with SystemC

Modelling with SystemC Modelling with SystemC Andrej Eisfeld May 22, 2011 1 Andrej Eisfeld Modelling with SystemC Inhaltsverzeichnis Grundlagen Die eigene CPU Synthese 2 Andrej Eisfeld Modelling with SystemC Fakten Open Source

Mehr

Versuch 5.1a: Transistorverstärker und digitale Bauelemente

Versuch 5.1a: Transistorverstärker und digitale Bauelemente Versuch 5.1a: Transistorverstärker und digitale Bauelemente Praktikanten: Carl Böhmer, Maxim Singer Betreuer: Michael Reese Durchführung: 20.12.2010 1 Inhaltsverzeichnis 1 Ziel 2 2 Grundlagen 3 2.1 Halbleiter..............................

Mehr

Versuch 14: Transistor

Versuch 14: Transistor Versuch 14: Transistor Transistoren werden sowohl als Schalter (in der Digitaltechnik) als auch als Verstärker betrieben. Hier sollen die Grundlagen des Transistors als Verstärkerelement erlernt werden,

Mehr

JMPCN Sprungbefehl nur ausführen, wenn VKE 0 ist. JMPC Sprungbefehl nur ausführen, wenn VKE 1 ist. JMP Ohne Bedingung zur Sprungmarke wechseln.

JMPCN Sprungbefehl nur ausführen, wenn VKE 0 ist. JMPC Sprungbefehl nur ausführen, wenn VKE 1 ist. JMP Ohne Bedingung zur Sprungmarke wechseln. Grafische Elemente Netzwerke erstellen Netzwerke erstellen Programme werden in KOP durch grafische Elemente dargestellt. Abfrage einer Variable auf den Zustand 1 Abfrage einer Variable auf den Zustand

Mehr

Der Avalanche-Generator. Funktionsprinzip und Versuche

Der Avalanche-Generator. Funktionsprinzip und Versuche Der Avalanche-Generator Funktionsprinzip und Versuche ACHTUNG: In der hier beschrieben Schaltung treten Spannungen über 50V auf!!! 1(7) Das Avalanche-Prinzip Der Avalanche-Effekt ( avalanche = Lawine )

Mehr

Von der Aussagenlogik zum Computer

Von der Aussagenlogik zum Computer Von der Aussagenlogik zum Computer Markus Koch Gymnasium in der Glemsaue Ditzingen Januar 2012 Inhaltsverzeichnis Einleitung...3 Der Computer...3 Grundlagen...4 Wahrheitstabellen...4 Aussagenlogik...4

Mehr