Architektur und Organisation von Rechnersystemen

Größe: px
Ab Seite anzeigen:

Download "Architektur und Organisation von Rechnersystemen"

Transkript

1 Architektur und Organisation von Thema heute: Andere Prozessorarchitekturen: VLIW very long instruction word (TI DSP), DSP-Architekturen, AMD-QuantiSpeed-Architektur, x Technology, AMD Hammer (K8), Benchmark-Tests, Ulrich Schaarschmidt (ArcOrg15_V08) FH Düsseldorf, SS Literaturhinweise (1) Herrmann, Paul: Rechnerarchitektur (Aufbau, Organisation uind Implementierung, inklusive 64-Bit-Technologie und Parallelrechner) 4. Auflage, aktual. U. erweiterte Aufl. 2011, Vieweg+Teubner Verlag (2) Siemers, Christian: Prozessortechnologie (Rechnerarchitekturen, Performance-Oprimierung, Alternative CPU-Designs) tecchannel compact, PC Welt Sonderausgabe (3) Märtin, Christian: Einführung in die Rechnerarchitektur (Prozessoren und Systeme) 2003, Fachbuchverlag Leipzig im Carl Hanser Verlag (4) Tanenbaum, A. S.: Computerarchitektur (Strukturen Konzepte Grundlagen) 5. Auflage, 2006, Prentice Hall / Pearson Studium U.G. Schaarschmidt, FH - D 2 (c) U. G. Schaarschmidt -- FH D 1

2 Literaturhinweise (5) nn, White Paper: QuantiSpeed Architektur ADVANCED MICRO DEVICES,INC., 2001 (6) nn. White Paper: X86-64 Technology ADVANCED MICRO DEVICES,INC., 2001 (7) nn. White Paper: AMD Eighth-Generation Processor Architecture ADVANCED MICRO DEVICES, INC., 2001 (8) Patterson, David A.; Hennessy, John L.: Rechnerorganisation und Rechnerentwurf (die Hardware/Software- Schnittstelle) 4. vollständig überarbeitete Auflage, 2011 Oldenbourg Verlag U.G. Schaarschmidt, FH - D 3 VLIW Very Long Instruction Word Computing Breites Befehlswort, das in Felder eingeteilt ist, Diese Felder steuern mehrere Funktionseinheiten im Prozessor unabhängig voneinander, Ein zentrales Leitwerk holt in jedem Takt einen breiten Befehl (wie bei RISC) aus dem Befehlsspeicher und stösst die darin kodierten Operationen in parallelen Funktionseinheiten zur Ausführung an U.G. Schaarschmidt, FH - D 4 (c) U. G. Schaarschmidt -- FH D 2

3 VLIW-Architektur mit 16 Funktionseinheiten [Herrmann] U.G. Schaarschmidt, FH - D 5 Compiler zu VLIW Macht die Vorarbeit, muss die Befehle sortieren und bestmöglich zusammenfassen, Analyse des Programmcodes, Ersatz von bestimmten Befehlen, Parallelisierung des Codes und Zusammensetzen der langen Befehlswörter (512 Bits oder länger), U.G. Schaarschmidt, FH - D 6 (c) U. G. Schaarschmidt -- FH D 3

4 Digitaler Signalprozessor TMS 320 C62x/C67x U.G. Schaarschmidt, FH - D 7 Was zeichnet einen DSP gegenüber einem MC aus? Unter digitaler Signalverarbeitung (Digital Signal Processing) versteht man die numerische Verarbeitung abgetasteter Signale. Die Fähigkeit verschiedenartige Operationen in einem Befehlszyklus durchzuführen. Typisch sind wenigstens eine MAC/ALU/SHIFT-Operation und zwei Speicherzugriffe, die parallel zum Programmspeicherzugriff durchgeführt werden. Die meisten Prozessoren unterstützen zudem die gleichzeitige Modifikation der Adresszeiger (Indexregister), die auf Speicherzellen zeigen, auf die zugegriffen werden soll U.G. Schaarschmidt, FH - D 8 (c) U. G. Schaarschmidt -- FH D 4

5 Modell eines DSP-Systems [DARC,2002] U.G. Schaarschmidt, FH - D 9 Zeitkontinuierliches A(t) und abgetastetes Signal mit Amplitudenquantisierung [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 10 (c) U. G. Schaarschmidt -- FH D 5

6 Rekonstruiertes Signal am Ausgang eines D/A-Wandlers [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 11 Nyquist-Kriterium Das Nyquist-Kriterium fordert, dass alle Frequenzkomponenten im abgetasteten Signal unterhalb der halben Abtastrate liegen. [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 12 (c) U. G. Schaarschmidt -- FH D 6

7 Abgetastetes Sinussignal mit f = fs/2 [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 13 Vereinfachte Darstellung eines MAC (eines ADSP-218x) [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 14 (c) U. G. Schaarschmidt -- FH D 7

8 Rekursive Filter (Infinite Impulse Response, IIR) Rekursive Filter stellen eine sehr effektive Methode der Frequenzgangbeeinflussung in abgetasteten Systemen dar. Mit Hilfe der folgend beschriebenen Struktur lassen sich beinahe alle aus der Analogtechnik bekannten Filtercharakteristiken nachbilden. Anders als bei ihren analogen Pendants hängt jedoch die erzielte Übertragungsfunktion von IIR-Filtern nicht von Bauteiletoleranzen oder der Temperatur ab, sondern lässt sich exakt vorherbestimmen. [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 15 Struktur eines IIR-Filters 2. Ordnung [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 16 (c) U. G. Schaarschmidt -- FH D 8

9 Transversal-Filter (Finite Impulse Response, FIT) Transversal-Filter (FIR) haben in der analogen Welt kein Gegenstück. FIR-Filter unterscheiden sich von IIR-Filtern dadurch, dass die Koeffizienten im Rückkopplungszweig gleich Null sind. FIR- Filter haben die Wirkung einer gewichteten gleitenden Mittelwertbildung. [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 17 Struktur eine FIR-Filters mit N Taps [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 18 (c) U. G. Schaarschmidt -- FH D 9

10 Fourier-Transformation und FFT Mit Hilfe der wert- und zeitkontinuierlichen Fourier-Transformation lässt sich ein beliebiges Zeitsignal in den Frequenzbereich abbilden. Umgekehrt ermöglicht die inverse Fourier-Transformation die Abbildung eines im Frequenzbereich dargestellten Signals in den Zeitbereich. Beide Darstellungen haben denselben Informationsgehalt und beschreiben ein Signal vollständig und eindeutig. [TB Mikroprozessortechnik] U.G. Schaarschmidt, FH - D 19 Quantensprung? Die QuantiSpeed Architektur ermöglicht es AMD Athlon XP Prozessoren, verglichen mit Wettbewerbsmodellen, mehr Arbeit pro Taktzyklus (IPC) zu verrichten. Gleichzeitig werden relativ hohe Taktfrequenzen realisiert. Aus diesen beiden Gründen, ist die QuantiSpeed Architektur das Schlüsselelement, das AMD Athlon XP Prozessoren einen Quantensprung in der praxisgerechten Anwendungs-Performance ermöglicht U.G. Schaarschmidt, FH - D 20 (c) U. G. Schaarschmidt -- FH D 10

11 Real World Application Performance Der Mikroprozessor ist das Schlüsselelement, das die Effizienz eines Computersystems bei der Ausführung bestimmter Aufgaben in geringst möglicher Zeit maßgeblich bestimmt. Dies wird auch als Real-World Application Performance (Praxisgerechte Anwendungs- Performance) bezeichnet. [AMD] U.G. Schaarschmidt, FH - D 21 QuantiSpeed Die Anwendungs-Performance wird durch zwei Faktoren bestimmt. 1. Die Taktfrequenz des Prozessors, gemessen in Megahertz bzw. Gigahertz 2. Die Arbeitsmenge, die ein Prozessor in einem definierten Taktzyklus verrichten kann, gemessen in Befehlen pro Taktzyklus (IPC = Instructions per Clock Cycle). Anwendungs-Performance=[Taktfrequenz]x[verrichtete Arbeit] Anwendungs-Performance = GHz x IPC U.G. Schaarschmidt, FH - D 22 (c) U. G. Schaarschmidt -- FH D 11

12 Was ist QuantiSpeed- Architektur? 1. Neunfache, komplett pipelinegestützte superskalare Mikroarchitektur, 2. Superskalare, komplett pipelinegestützte Fließkommaeinheit (FPU), 3. Hardwareseitiger Vorab-Datenzugriff 4. Exklusive und spekulative Translation Look-aside Buffers (TLB) U.G. Schaarschmidt, FH - D 23 X86-64 Technologie AMD's strategy of extending the x86 architecture for 64-bit computing is a straightforward alternative to total conversion using incompatible instruction sets. AMD processors including the x86-64tm technology will permit platform suppliers, developers, corporate MIS departments and consumers to transition to 64- bit environments gradually, while continuing to run 32-bit applications without incurring performance penalties. By providing a smoother migration to 64- bit computing, AMD's strategy is designed to save its customers billions of dollars in software redevelopment and deployment costs U.G. Schaarschmidt, FH - D 24 (c) U. G. Schaarschmidt -- FH D 12

13 Betriebsmodi des x86-64 [3] U.G. Schaarschmidt, FH - D 25 Vergleich U.G. Schaarschmidt, FH - D 26 (c) U. G. Schaarschmidt -- FH D 13

14 U.G. Schaarschmidt, FH - D 27 Registererweiterung For 16-bit operations, the two bytes of Register A are addresses as AX For 32-bitoperations, the four bytes of Register A are addressed as EAX For 64-bitoperations, the eight bytes of Register A are addressed as RAX [3] U.G. Schaarschmidt, FH - D 28 (c) U. G. Schaarschmidt -- FH D 14

15 U.G. Schaarschmidt, FH [4] - D 29 Integrierter DDR DRAM Memory Controller [4] U.G. Schaarschmidt, FH - D 30 (c) U. G. Schaarschmidt -- FH D 15

16 4-Prozessor-System-Architektur [4] U.G. Schaarschmidt, FH - D 31 Four-processor Hammer Processor System with Northbridge Blocks [4] U.G. Schaarschmidt, FH - D 32 (c) U. G. Schaarschmidt -- FH D 16

17 Hammer Processor Northbridge Functional Block Connectivity U.G. Schaarschmidt, FH - D Bit x86 Instruction Set Architecture Support The AMD Hammer processor microarchitecture features support for all 32-bit industry-standard architectural extensions supported by previous AMD processor generations, including Intel s MMX and AMD s 3DNow! Professional technology (combining Enhanced 3DNow! technology and SSE). In addition, it introduces support for all instructions necessary to be fully compatible with SSE2 technology U.G. Schaarschmidt, FH - D 34 (c) U. G. Schaarschmidt -- FH D 17

18 3 Ziele des Hammer (8. Gen.) Establish the x86-64 instruction set architecture. Set the precedent for eighth-generation 32-bit x86 performance. Build a scalable system architecture that meets the needs of multiple processor generations by integrating the memory controller into the processor microarchitecture and enabling a highly scalable system bus via HyperTransport technology U.G. Schaarschmidt, FH - D 35 Der Hammer?! The result is a single, highly scalable architecture that provides next-generation performance across industry segments by having a flexible upgrade path from 32- to 64-bit x86 architecture. It is designed to deliver superior performance on today s and tomorrow s applications U.G. Schaarschmidt, FH - D 36 (c) U. G. Schaarschmidt -- FH D 18

19 Superskalare Architektur Wenn 1 (fünfstufige) Pipeline gut ist, dann sind 2 Pipelines vermutlich noch besser. Ab dem ersten Pentium verfügen die Prozessoren über 2 Pipelines (u und v). Der 486 hatte nur 1 Pipeline, davor gab es bei Intel keine Pipelines. Bei gleicher Taktrate ist ein Pentium, der für ihn optimierten Code ausführt, bei Int- Prog. fast doppelt so schnell wie der U.G. Schaarschmidt, FH - D stufige Pipeline beim Intel Prescott Gegenüber dem bisherigen Spitzenreiter Intel- Northwood wurde die Pipeline um 20 Stufen erweitert, um bei den hohen Taktfrequenzen die einzelnen Stufen möglichst einfach ausfallen zu lassen. Dafür sind die Auswirkungen auf die Performance umso dramatischer, wenn die Pipeline ins Stocken gerät. Deshalb wurden einige Prozessordetails (z.b. Sprungvorhersage, nur noch alle Befehle eine falsche Sprungvorhersage, verbesserter HW- Prefetch bringt 10% mehr Performanz, bei Spielen und wiss. Berechnungen sogar über 100%) verbessert und die Caches deutlich vergrößert U.G. Schaarschmidt, FH - D 38 (c) U. G. Schaarschmidt -- FH D 19

20 Parallelisierung ohne Ende Intel s P4 hat 3 Ganzzahl- und 2 Gleitkomma-Ausführungseinheiten, AMD s Athlon XP/MP hat jeweils 3 von jeder Sorte. Multithreading keine (geringe) Datenabhängigkeiten zwischen den Threads U.G. Schaarschmidt, FH - D 39 Klassifizierungssysteme Benchmark - Programme Gewünscht ist ein Leistungsvergleich (Performanz) von verschiedenen Prozessoren, Controllern oder ganzen Systemen. Diese Maßzahlen sind jeweils nur für bestimmte Anwendungen bzw. eine bestimmte HW-Umgebung gültig U.G. Schaarschmidt, FH - D 40 (c) U. G. Schaarschmidt -- FH D 20

21 Performance als Masszahl zur Bewertung Die Performance eines Prozessors ist als der Kehrwert der Zeitspanne definiert, welche dieser für eine anwendungsspezifische Aufgabe benötigt. Performance(x)= Ausführungszeit(x) Dhrystone, Whetstone, SPECInt, SPECfp, BAPCo ergeben einheitenlose Masszahlen U.G. Schaarschmidt, FH - D 41 Anwendungsspezifischer Leistungsverbrauch Instuction Count: Der I.C. zählt die Anzahl der Instruktionen, um eine anwendungsspezifische Aufgabe zu kodieren. Der I.C. stellt damit ein Mass für die Güte des Befehlssatzes dar U.G. Schaarschmidt, FH - D 42 (c) U. G. Schaarschmidt -- FH D 21

22 Clock Cycles per Instruction (CPI) Bei P ähnlichen Aufbaus (RISC, Superscalare P) liefert die Angabe der CPI einen guten Anhaltspunkt zur Leistungsfähigkeit der jeweiligen Architektur: CPU Taktrate * Ausführungszeit(x) CPI(x) = Instruction-Count MIPS und MFLOPS sind in ihrer Aussagekraft eher gering dabei wird keinerlei Bezug auf die Komplexität des Programms genommen U.G. Schaarschmidt, FH - D 43 Weitere Vergleichsmöglichkeiten Clockrate, Codedichte (ARM dumb), Kontextwechselzeit, Interrupt-Antwortzeit, Interrupt-Overhead-Zeit U.G. Schaarschmidt, FH - D 44 (c) U. G. Schaarschmidt -- FH D 22

23 8. Übungsaufgabe a) wodurch unterscheiden sich DSP von Universalprozessoren? b) Wie setzt sich die Leistungsbewertung der Firma AMD zum Vergleich der Prozessorleistungsfähigkeit zusammen? c) Was kann man sich unter VLIW vorstellen? U.G. Schaarschmidt, FH - D 45 (c) U. G. Schaarschmidt -- FH D 23

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler

Mehr

Benchmarking Intel Pentium III-S vs. Intel Pentium 4

Benchmarking Intel Pentium III-S vs. Intel Pentium 4 Benchmarking Intel Pentium III-S vs. Intel Pentium 4 André Ceselski Raphael Rosendahl 30.01.2007 Gliederung Motivation Vorstellung der Architekturen Intel P6 Architektur Intel NetBurst TM Architektur Architektur-Unterschiede

Mehr

Umsetzung in aktuellen Prozessoren

Umsetzung in aktuellen Prozessoren Kapitel 8: Umsetzung in aktuellen Prozessoren 4 Realisierung elementarer Funktionen Reihenentwicklung Konvergenzverfahren 5 Unkonventionelle Zahlensysteme redundante Zahlensysteme Restklassen-Zahlensysteme

Mehr

Einführung in die Programmierung mit C++

Einführung in die Programmierung mit C++ Seite 1 Einführung in die Programmierung mit C Teil IV - Weiterführende Themen 16. SIMD Programmierung Was bedeutet SIMD Seite SIMD Single-Instruction, Multiple-Data, also eine Instruktion, mehrere Daten

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

Prozessor- und Rechnerarchitekturen (Master)

Prozessor- und Rechnerarchitekturen (Master) Prozessor- und Rechnerarchitekturen (Master) Themen am 27.05.15: Vortrag; Demo: TI-Chronos Dev Kit; Motorola / Freescale: Coldfire; Befehlsstruktur bei ARM Prozessoren; Ulrich Schaarschmidt FH Düsseldorf,

Mehr

Codesigned Virtual Machines

Codesigned Virtual Machines Codesigned Virtual Machines Seminar Virtualisierung Philipp Kirchhofer philipp.kirchhofer@student.kit.edu Institut für Technische Informatik Lehrstuhl für Rechnerarchitektur Universität Karlsruhe (TH)

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Memory Management Units in High-Performance Processors

Memory Management Units in High-Performance Processors Memory Management Units in High-Performance Processors Ausgewählte Themen in Hardwareentwurf und Optik Seminar Universität Mannheim LS Rechnerarchitektur - Prof. Dr. U. Brüning WS 2003/2004 Frank Lemke

Mehr

JONATHAN JONA WISLER WHD.global

JONATHAN JONA WISLER WHD.global JONATHAN WISLER JONATHAN WISLER WHD.global CLOUD IS THE FUTURE By 2014, the personal cloud will replace the personal computer at the center of users' digital lives Gartner CLOUD TYPES SaaS IaaS PaaS

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Titelmasterformat durch Klicken bearbeiten

Titelmasterformat durch Klicken bearbeiten Titelmasterformat durch Klicken Titelmasterformat durch Klicken Die neue HDS Panama Serie Enterprise Plattform für den gehobenen Mittelstand Andreas Kustura, Silvio Weber Kramer & Crew GmbH & Co. KG Titelmasterformat

Mehr

Studienvertiefungsrichtung Informationstechnik

Studienvertiefungsrichtung Informationstechnik Studienvertiefungsrichtung Informationstechnik Prof.Dr.-Ing. Ulrich Sauvagerd Lehrgebiet Informationstechnik Nov. 2006, Seite 1 www.etech.haw-hamburg.de/~sauvagerd Lehrgebiet Informationstechnik Nov. 2006,

Mehr

Memory Models. 17. September 2012

Memory Models. 17. September 2012 Memory Models 17. September 2012 Here Be Dragons In addition, programming idioms used by some programmers and used within Sun s Java Development Kit is not guaranteed to be valid according the existing

Mehr

L3. Datenmanipulation

L3. Datenmanipulation L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus

Mehr

Lösungsvorschlag zur 4. Übung

Lösungsvorschlag zur 4. Übung Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 4. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche Aussagen zu Bewertungskriterien

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

AS Path-Prepending in the Internet And Its Impact on Routing Decisions

AS Path-Prepending in the Internet And Its Impact on Routing Decisions (SEP) Its Impact on Routing Decisions Zhi Qi ytqz@mytum.de Advisor: Wolfgang Mühlbauer Lehrstuhl für Netzwerkarchitekturen Background Motivation BGP -> core routing protocol BGP relies on policy routing

Mehr

Kapitel 4 Grundlagen zur Parallelverarbeitung

Kapitel 4 Grundlagen zur Parallelverarbeitung Universität Karlsruhe (TH) Forschungsuniversität gegründet 1825 Kapitel 4 Grundlagen zur Parallelverarbeitung SWT I Sommersemester 2009 Prof. Dr. Walter F. Tichy Dipl.-Inform. David J. Meder Warum Parallelverarbeitung?

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 1 Einleitung Lothar Thiele Computer Engineering and Networks Laboratory Technische Informatik 1 2 Was ist Technische Informatik? A. Ralston, E.D. Reilly: Encyclopedia of Computer

Mehr

Convey, Hybrid-Core Computing

Convey, Hybrid-Core Computing Convey, Hybrid-Core Computing Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 09 Universität Mannheim Markus Müller 1 Inhalt Hybrid-Core Computing? Convey HC-1 Überblick

Mehr

Jan Hendrik Bartels Seminar: Leistungsanalyse unter Linux

Jan Hendrik Bartels Seminar: Leistungsanalyse unter Linux Jan Hendrik Bartels Seminar: Leistungsanalyse unter Linux Jan H. Bartels XXX XXX XXX XXX XXX Einführung Leistungskennzahlen & Komponenten Methoden der Leistungsanalyse Zusammenfassung XXX XXX 23.06.2011

Mehr

Prozesse als strategischer Treiber einer SOA - Ein Bericht aus der Praxis

Prozesse als strategischer Treiber einer SOA - Ein Bericht aus der Praxis E-Gov Fokus Geschäftsprozesse und SOA 31. August 2007 Prozesse als strategischer Treiber einer SOA - Ein Bericht aus der Praxis Der Vortrag zeigt anhand von Fallbeispielen auf, wie sich SOA durch die Kombination

Mehr

AMD vs. Intel. - Ausarbeitung zur Präsentation - Hochschule Bremen Fachbereich Elektrotechnik und Informatik. Studiengang Technische Informatik

AMD vs. Intel. - Ausarbeitung zur Präsentation - Hochschule Bremen Fachbereich Elektrotechnik und Informatik. Studiengang Technische Informatik AMD vs. Intel - Ausarbeitung zur Präsentation - Hochschule Bremen Fachbereich Elektrotechnik und Informatik Studiengang Technische Informatik Rechnerstrukturen, Labor (RST-L) Prof. Dr. Thomas Risse Wintersemester

Mehr

PC-Technik. Grundlagen. Michael Kuhrts, Christoph Volkmann. 5. Ausgabe, September 2011 PCT

PC-Technik. Grundlagen. Michael Kuhrts, Christoph Volkmann. 5. Ausgabe, September 2011 PCT PC-Technik Michael Kuhrts, Christoph Volkmann 5. Ausgabe, September 2011 Grundlagen PCT 3 PC-Technik - Grundlagen 3 Prozessor In diesem Kapitel erfahren Sie wie ein Prozessor funktioniert aus welchen Komponenten

Mehr

Mehr erreichen mit der bestehenden Infrastuktur. Mathias Widler Regional Sales Manager DACH mwidler@a10networks.com

Mehr erreichen mit der bestehenden Infrastuktur. Mathias Widler Regional Sales Manager DACH mwidler@a10networks.com Mehr erreichen mit der bestehenden Infrastuktur Mathias Widler Regional Sales Manager DACH mwidler@a10networks.com 1 Das Unternehmen A10 Networks Gegründet 2004, 240 Mitarbeiter Mission: Marktführer im

Mehr

Hyperthreads in Itanium - Prozessoren

Hyperthreads in Itanium - Prozessoren Hyperthreads in Itanium - Prozessoren und wie OpenVMS damit umgeht Thilo Lauer Technical Consultant Account Support Center 2006 Hewlett-Packard Development Company, L.P. The information contained herein

Mehr

Model-based Development of Hybrid-specific ECU Software for a Hybrid Vehicle with Compressed- Natural-Gas Engine

Model-based Development of Hybrid-specific ECU Software for a Hybrid Vehicle with Compressed- Natural-Gas Engine Model-based Development of Hybrid-specific ECU Software for a Hybrid Vehicle with Compressed- Natural-Gas Engine 5. Braunschweiger Symposium 20./21. Februar 2008 Dipl.-Ing. T. Mauk Dr. phil. nat. D. Kraft

Mehr

UltraSPARC T1 (Niagara)

UltraSPARC T1 (Niagara) UltraSPARC T1 (Niagara) Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 06 Universität Mannheim Jochen Kinzel 1 Inhalt Überblick Core Crossbar Level 2-Cache DRAM-Controller

Mehr

Evolution des x86 Befehlssatzes und seiner Erweiterungen

Evolution des x86 Befehlssatzes und seiner Erweiterungen Technische Universität Dresden Evolution des x86 Befehlssatzes und seiner Erweiterungen Peter Ebert Dresden, 15.07.2009 Einführung Überblick & Historie Konkurrierende Befehlssatzarchitekture n Befehlsarten

Mehr

Klausur Verteilte Systeme

Klausur Verteilte Systeme Klausur Verteilte Systeme SS 2005 by Prof. Walter Kriha Klausur Verteilte Systeme: SS 2005 by Prof. Walter Kriha Note Bitte ausfüllen (Fill in please): Vorname: Nachname: Matrikelnummer: Studiengang: Table

Mehr

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer ITIS-D'' IT-Infrastruktur WS 2014/15 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz D'': Rechnerstrukturen, Teil 3 v1.0, 2014/11/27 Folie D''-1 Dieser Foliensatz Vorlesungsübersicht Seminar Wiss.

Mehr

Ein kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1

Ein kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1 Ein kleiner Einblick in die Welt der Supercomputer Christian Krohn 07.12.2010 1 Vorschub: FLOPS Entwicklung der Supercomputer Funktionsweisen von Supercomputern Zukunftsvisionen 2 Ein Top10 Supercomputer

Mehr

SARA 1. Project Meeting

SARA 1. Project Meeting SARA 1. Project Meeting Energy Concepts, BMS and Monitoring Integration of Simulation Assisted Control Systems for Innovative Energy Devices Prof. Dr. Ursula Eicker Dr. Jürgen Schumacher Dirk Pietruschka,

Mehr

Customer-specific software for autonomous driving and driver assistance (ADAS)

Customer-specific software for autonomous driving and driver assistance (ADAS) This press release is approved for publication. Press Release Chemnitz, February 6 th, 2014 Customer-specific software for autonomous driving and driver assistance (ADAS) With the new product line Baselabs

Mehr

Ein kleines Computer-Lexikon

Ein kleines Computer-Lexikon Stefan Edelmann 10b NIS-Klasse Ein kleines Computer-Lexikon Mainboard Die Hauptplatine! Sie wird auch Motherboard genannt. An ihr wird das gesamte Computerzubehör angeschlossen: z.b. Grafikkarte Soundkarte

Mehr

Exercise (Part II) Anastasia Mochalova, Lehrstuhl für ABWL und Wirtschaftsinformatik, Kath. Universität Eichstätt-Ingolstadt 1

Exercise (Part II) Anastasia Mochalova, Lehrstuhl für ABWL und Wirtschaftsinformatik, Kath. Universität Eichstätt-Ingolstadt 1 Exercise (Part II) Notes: The exercise is based on Microsoft Dynamics CRM Online. For all screenshots: Copyright Microsoft Corporation. The sign ## is you personal number to be used in all exercises. All

Mehr

Main Memory. Hauptspeicher. Memories. Speichermodule. SIMM: single inline memory module 72 Pins. DIMM: dual inline memory module 168 Pins

Main Memory. Hauptspeicher. Memories. Speichermodule. SIMM: single inline memory module 72 Pins. DIMM: dual inline memory module 168 Pins 5 Main Memory Hauptspeicher Memories 2 Speichermodule SIMM: single inline memory module 72 Pins DIMM: dual inline memory module 68 Pins 3 Speichermodule 4 Speichermodule 5 Speichermodule 6 2 Hauptspeicher

Mehr

Das Prinzip an einem alltäglichen Beispiel

Das Prinzip an einem alltäglichen Beispiel 3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und

Mehr

Developing Interactive Integrated. Receiver Decoders: DAB/GSM Integration

Developing Interactive Integrated. Receiver Decoders: DAB/GSM Integration Developing Interactive Integrated Wolfgang Klingenberg Robert-Bosch GmbH Hildesheim Wolfgang.Klingenberg@de.bosch.co Receiver Decoders: DAB/GSM Integration DAB-GSM-Integration.ppt 1 Overview DAB receiver

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

IT-Infrastruktur ITIS-F WS 2015/16. Hans-Georg Eßer. Foliensatz F: Zusammenfassung der Vorlesung. v1.2, 2015/06/15

IT-Infrastruktur ITIS-F WS 2015/16. Hans-Georg Eßer. Foliensatz F: Zusammenfassung der Vorlesung. v1.2, 2015/06/15 ITIS-F IT-Infrastruktur WS 2015/16 Hans-Georg Eßer Foliensatz F: Zusammenfassung der Vorlesung v1.2, 2015/06/15 20.08.2015 IT-Infrastruktur, WS 2015/16, Hans-Georg Eßer Folie F-1 Dieser Foliensatz Folien

Mehr

Orientierungsveranstaltungen 2009 Informatikstudien der Universität Wien

Orientierungsveranstaltungen 2009 Informatikstudien der Universität Wien Orientierungsveranstaltungen 2009 Informatikstudien der Universität Wien Scientific Computing 07. Oktober 2009 Siegfried Benkner Wilfried Gansterer Fakultät für Informatik Universität Wien www.cs.univie.ac.at

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

CHARON-AXP Alpha Hardwarevirtualisierung

CHARON-AXP Alpha Hardwarevirtualisierung Alpha virtualisierung Nutzung von Softwareinvestitionen auf neuer plattform Jörg Streit, Reinhard Galler Inhalt: Alpha überblick Wozu Alpha? Prinzip der Produkte Performance Cluster Support Zusammenfassung

Mehr

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM GinLink-News Feldbus-Controller GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM Technische Daten GIN-SAM3 610736800 Schnittstellen 2

Mehr

Leistung und Pipelining. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Leistung und Pipelining. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Leistung und Pipelining Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Leistung Leistungsmessung Leistungssteigerung Pipelining Einführung in die

Mehr

Karlsruher Institut für Technologie

Karlsruher Institut für Technologie Karlsruher Institut für Technologie Lehrstuhl für Programmierparadigmen Sprachtechnologie und Compiler WS 2010/2011 Dozent: Prof. Dr.-Ing. G. Snelting Übungsleiter: Matthias Braun Lösung zu Übungsblatt

Mehr

ARM-Rechnerarchitekturen für System-on-Chip-Design

ARM-Rechnerarchitekturen für System-on-Chip-Design 2008 AGI-Information Management Consultants May be used for personal purporses only or by libraries associated to dandelon.com network. Steve Furber ARM-Rechnerarchitekturen für System-on-Chip-Design Übersetzung

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Processors for mobile devices

Processors for mobile devices Processors for mobile devices Christopher Pockrandt Department of Computer Science Freie Universität Berlin, Germany 23. Juni 2011 Zusammenfassung Diese Arbeit gibt eine Einführung in aktuelle Prozessor-Architekturen

Mehr

Arrow University München 03.03.2015. Thin Client Lösungen performant (auch im 3D-Umfelfd), zukunftssicher und zentral verwaltet!

Arrow University München 03.03.2015. Thin Client Lösungen performant (auch im 3D-Umfelfd), zukunftssicher und zentral verwaltet! Arrow University München 03.03.2015 Thin Client Lösungen performant (auch im 3D-Umfelfd), zukunftssicher und zentral verwaltet! Produkte & Services IGEL Produkt-Überblick Thin Client Management Thin Client

Mehr

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011 Technische Universität Graz Institut tfür Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2003. 1 Ausblick. Erste

Mehr

Current and Emerging Architectures Multi-core Architectures and Programming

Current and Emerging Architectures Multi-core Architectures and Programming Current and Emerging Architectures Multi-core Architectures and Programming Adel El-Rayyes Hardware-Software-Co-Design, Friedrich-Alexander-Universität Erlangen-Nürnberg 9. Mai 2012 Inhalt Überblick über

Mehr

1. Links. 2. Bemerkung zu Unix und anderen Unices

1. Links. 2. Bemerkung zu Unix und anderen Unices time Dipl. Math. F. Braun Universität Regensburg Rechenzentrum http://www.uni-regensburg.de/edv/kurs_info/brf09510/hpc/time.html http://www.uni-regensburg.de/edv/kurs_info/brf09510/hpc/time.pdf http://www.uni-regensburg.de/edv/kurs_info/brf09510/hpc/time.dvi

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Konzeptüberlegungen zum Bau eines ZFS-basierten NAS- Systems

Konzeptüberlegungen zum Bau eines ZFS-basierten NAS- Systems Konzeptüberlegungen zum Bau eines ZFS-basierten NAS- Systems Table of Contents Software...2 NexentaCore 1.0.1 GNU-Solaris... 2 Link... 2 About...2 Spezifications... 2 Impressions... 3 Konzept der Storrage-Software...

Mehr

HP ConvergedSystem Technischer Teil

HP ConvergedSystem Technischer Teil HP ConvergedSystem Technischer Teil Rechter Aussenverteidiger: Patrick Buser p.buser@smartit.ch Consultant, SmartIT Services AG Linker Aussenverteidiger: Massimo Sallustio massimo.sallustio@hp.com Senior

Mehr

HARTNAGEL Etikettiermaschinen für Verpackungsbecher und Automation. Etikettierautomat - EMR 8-200 / EMR 8-400

HARTNAGEL Etikettiermaschinen für Verpackungsbecher und Automation. Etikettierautomat - EMR 8-200 / EMR 8-400 Etikettierautomat - EMR 8-200 / EMR 8-400 Die Firma Hartnagel, begann vor über 15 Jahren den ersten Etikettierautomaten zu entwickeln und zu bauen. Geleitet von der Idee, das hinsichtlich der Produktführung

Mehr

Echtzeitbetriebssysteme (am Beispiel QNX) Dr. Stefan Enderle HS Esslingen

Echtzeitbetriebssysteme (am Beispiel QNX) Dr. Stefan Enderle HS Esslingen Echtzeitbetriebssysteme (am Beispiel QNX) Dr. Stefan Enderle HS Esslingen 1. Einführung 1.1 Embedded Systeme Embedded Systeme besitzen / benutzen einen Mikrocontroller Embedded Systeme erfüllen meist eine

Mehr

Aufbau und Funktionsweise eines Computers

Aufbau und Funktionsweise eines Computers Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Hardware Prozessor (CPU)

Mehr

S = Schüler-Version; L = Lehrer-Version Schritt ID SbX-Typ Inhalt S L. Sichern 6608 Bildschirmpräsentation 15 Folien zum Thema Zentraleinheit

S = Schüler-Version; L = Lehrer-Version Schritt ID SbX-Typ Inhalt S L. Sichern 6608 Bildschirmpräsentation 15 Folien zum Thema Zentraleinheit Zentraleinheit Lerneinheit 2: Zentraleinheit Diese Lerneinheit behandelt Bauformen und Bestandteile von Computersystemen, wie Mainboard, Chipset, Front Side Bus, Speicher und Cache, sowie Bussysteme, wie

Mehr

1 Proseminar: Konzepte von Betriebssystem-Komponenten. Thema: Server OS AS/400 Referend: Sand Rainer. Server OS - AS/400

1 Proseminar: Konzepte von Betriebssystem-Komponenten. Thema: Server OS AS/400 Referend: Sand Rainer. Server OS - AS/400 1 Proseminar: Konzepte von Betriebssystem-Komponenten Server OS - AS/400 Gliederung Was ist eine AS/400? Wie ist OS/400 aufgebaut? Was kann eine AS/400? Bsp.: Logische Partitionierung 2 Proseminar: Konzepte

Mehr

Fehlertolerante und Selbstheilende Systeme.

Fehlertolerante und Selbstheilende Systeme. Fehlertolerante und Selbstheilende Systeme. Inhalt 1. 2. Fehlermodelle 3. Fehlertoleranztechniken 4. DCE (Dual Core Execution) 5. Fehlertoleranz 6. Zusammenfassung 2/29 Motivation Computer Aufgaben immer

Mehr

Grundlagen der Parallelisierung

Grundlagen der Parallelisierung Grundlagen der Parallelisierung Philipp Kegel, Sergei Gorlatch AG Parallele und Verteilte Systeme Institut für Informatik Westfälische Wilhelms-Universität Münster 3. Juli 2009 Inhaltsverzeichnis 1 Einführung

Mehr

Die Geschichte des Computers 1940-2010

Die Geschichte des Computers 1940-2010 Die Geschichte des Computers 1940-2010 Überblick Über Geschichte und Prognosen Evolution der Rechnerarchitektur Technology Roadmaps Prognose für die nächsten zehn Jahre I think there is a world market

Mehr

Microcontroller Architectures and Examples

Microcontroller Architectures and Examples Microcontroller Architectures and Examples Thomas Basmer telefon: 0335 5625 334 fax: 0335 5625 671 e-mail: basmer [ at ] ihp-microelectronics.com web: Outline Microcontroller in general Introduction Main

Mehr

ZK2000SF ACCESS CONTROL ZUTRITTSKONTROLLE

ZK2000SF ACCESS CONTROL ZUTRITTSKONTROLLE ZUTRITTSKONTROLLE ACCESS CONTROL SMPX.xx SMPX.xG ZK2000SF Kommunikation über ISDN oder TCP/IP Intelligenter ler Individuelle Rechteverwaltung Verwaltung von 150.000 Personen Communication via ISDN or TCP/IP

Mehr

Aufbau von modernen Computersystemen

Aufbau von modernen Computersystemen Kapitel 2: Aufbau von modernen Computersystemen Einführung in die Informatik Wintersemester 2007/08 Prof. Bernhard Jung Übersicht Software Anwendersoftware Betriebssystem Hardware von Neumann Architektur

Mehr

EXASOL @ Symposium on Scalable Analytics. www.exasol.com. Skalierbare Analysen mit EXASolution

EXASOL @ Symposium on Scalable Analytics. www.exasol.com. Skalierbare Analysen mit EXASolution EXASOL @ Symposium on Scalable Analytics Skalierbare Analysen mit EXASolution EXASOL AG Wer sind wir R&D: + seit 2000 + laufend Forschungsprojekte Produkt: Analytische Datenbank EXASolution Focus auf Komplexität

Mehr

A Practical Approach for Reliable Pre-Project Effort Estimation

A Practical Approach for Reliable Pre-Project Effort Estimation A Practical Approach for Reliable Pre-Project Effort Estimation Carl Friedrich Kreß 1, Oliver Hummel 2, Mahmudul Huq 1 1 Cost Xpert AG, Augsburg, Germany {Carl.Friedrich.Kress,Mahmudul.Huq}@CostXpert.de

Mehr

Extrablatt. Gültig vom 30.03.2015 bis 06.04.2015

Extrablatt. Gültig vom 30.03.2015 bis 06.04.2015 TERRA PC-HOME 4000LE Einstiegs-Multimedia-PC inkl. Cardreader + TERRA EasyDock HDD System Intel Pentium G3250 / 3.2 GHz, 3M Cache Prozessor Windows 8 64-Bit Kostenloses Uprade auf Windows 8.1 über Microsoft

Mehr

PCIe, DDR4, VNAND Effizienz beginnt im Server

PCIe, DDR4, VNAND Effizienz beginnt im Server PCIe, DDR4, VNAND Effizienz beginnt im Server Future Thinking 2015 /, Director Marcom + SBD EMEA Legal Disclaimer This presentation is intended to provide information concerning computer and memory industries.

Mehr

Embedded Linux. Embedded Linux. Daniel Buchheim daniel.buchheim@informatik.tu-cottbus.de. Seminar "Eingebettete drahtlose Systeme"

Embedded Linux. Embedded Linux. Daniel Buchheim daniel.buchheim@informatik.tu-cottbus.de. Seminar Eingebettete drahtlose Systeme Daniel Buchheim daniel.buchheim@informatik.tu-cottbus.de Embedded Linux 30.01.2009 Daniel Buchheim Inhalt: Was ist Embedded Linux? Hardwareunterstützung in Eingebetteten Systemen Open Source Aspekte Aufbau

Mehr

Fragestellung: Wie viele CPU Kerne sollte eine VM unter Virtualbox zugewiesen bekommen?

Fragestellung: Wie viele CPU Kerne sollte eine VM unter Virtualbox zugewiesen bekommen? Fragestellung: Wie viele CPU Kerne sollte eine VM unter Virtualbox zugewiesen bekommen? Umgebung Getestet wurde auf einem Linux-System mit voller invis-server Installation, auf dem eine virtuelle Maschine

Mehr

Satellite 6. Next Generation System Provisioning, Configuration and Patch Management

Satellite 6. Next Generation System Provisioning, Configuration and Patch Management Peter Mumenthaler Head of System Engineering Senior Systems Architekt Andreas Zuber Senior System Engineer Philipp Gassman System Technician Satellite 6 Next Generation System Provisioning, Configuration

Mehr

Oracle VM Support und Lizensierung. best Open Systems Day April 2010. Unterföhring. Marco Kühn best Systeme GmbH marco.kuehn@best.

Oracle VM Support und Lizensierung. best Open Systems Day April 2010. Unterföhring. Marco Kühn best Systeme GmbH marco.kuehn@best. Oracle VM Support und Lizensierung best Open Systems Day April 2010 Unterföhring Marco Kühn best Systeme GmbH marco.kuehn@best.de Agenda Oracle VM 2.2 Oracle VM 3.0 Oracle DB in virtualisierten Umgebungen

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright

Mehr

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Horst A. Mattfeldt Produkt Manager Matrix Vision GmbH V1.0 10/2010 MATRIX VISION GmbH 1 Inhalt/Content: Vom Vision Sensor über Atom Boxen

Mehr

Aktuelle Themen der Informatik: Virtualisierung

Aktuelle Themen der Informatik: Virtualisierung Aktuelle Themen der Informatik: Virtualisierung Sebastian Siewior 15 Mai 2006 1 / 22 1 Überblick 2 Techniken 3 Paravirtualisierung 4 Ende 2 / 22 Wieso Virtualisieren Wieso mehrere Betriebsysteme auf einer

Mehr

Company Profile Computacenter

Company Profile Computacenter Company Profile Computacenter COMPUTACENTER AG & CO. OHG 2014 Computacenter an Overview Computacenter is Europe s leading independent provider of IT infrastructure services, enabling users and their business.

Mehr

Embedded PCs / Embedded Systems. Stromversorgung / Power-Management. Embedded PC

Embedded PCs / Embedded Systems. Stromversorgung / Power-Management. Embedded PC Embedded PCs / Embedded Systems Stromversorgung / Power-Management Sensoren elektrisch optisch thermisch mechanisch magnetisch chemisch biologisch Aktoren Analog-/Digitalhardware Powerfail Speicher Watchdog

Mehr

Dynamische Plug-ins mit Eclipse 3. Martin Lippert (martin.lippert@it-agile.de, www.it-agile.de) Tammo Freese (freese@acm.org)

Dynamische Plug-ins mit Eclipse 3. Martin Lippert (martin.lippert@it-agile.de, www.it-agile.de) Tammo Freese (freese@acm.org) Dynamische Plug-ins mit Eclipse 3 Martin Lippert (martin.lippert@it-agile.de, www.it-agile.de) Tammo Freese (freese@acm.org) Überblick Die Ausgangslage Dynamische Plug-ins Warum? Eclipse 3 Die OSGi-basierte

Mehr

Die nächste Storage Generation Vorteile und Änderungen mit 12Gb/s SAS von Avago Storage Dominik Mutterer, Field Application Engineer

Die nächste Storage Generation Vorteile und Änderungen mit 12Gb/s SAS von Avago Storage Dominik Mutterer, Field Application Engineer Die nächste Storage Generation Vorteile und Änderungen mit 12Gb/s SAS von Avago Storage Dominik Mutterer, Field Application Engineer Agenda Avago Who? 12Gb/s SAS Produktüberblick Vorteile durch 12Gb/s

Mehr

Virtualisierung: Neues aus 2010 und Trends 2011

Virtualisierung: Neues aus 2010 und Trends 2011 Virtualisierung: Neues aus 2010 und Trends 2011 Werner Fischer, Technology Specialist Thomas-Krenn.AG Thomas Krenn Herbstworkshop 2010 Freyung, 24. September 2010 Agenda 1) Virtualisierungs-Software VMware

Mehr

DC-FW400 SE. 3+1 Port IEEE 1394 FireWire TM PCI-Controller

DC-FW400 SE. 3+1 Port IEEE 1394 FireWire TM PCI-Controller DC-FW400 SE 3+1 Port IEEE 1394 FireWire TM PCI-Controller Wichtige Information zur Datensicherheit Vor der Installation und bei Änderungen der Konfiguration des DC-FW400 SE sollte unbedingt eine Datensicherung

Mehr

Cloud-Computing. 1. Definition 2. Was bietet Cloud-Computing. 3. Technische Lösungen. 4. Kritik an der Cloud. 2.1 Industrie 2.

Cloud-Computing. 1. Definition 2. Was bietet Cloud-Computing. 3. Technische Lösungen. 4. Kritik an der Cloud. 2.1 Industrie 2. Cloud Computing Frank Hallas und Alexander Butiu Universität Erlangen Nürnberg, Lehrstuhl für Hardware/Software CoDesign Multicorearchitectures and Programming Seminar, Sommersemester 2013 1. Definition

Mehr

PO=_áíJ^êÅÜáíÉâíìêÉå. 32 Bit MicroController. 16 Bit MicroController. 8 Bit MicroController

PO=_áíJ^êÅÜáíÉâíìêÉå. 32 Bit MicroController. 16 Bit MicroController. 8 Bit MicroController 32 Bit MicroController 16 Bit MicroController 8 Bit MicroController Dipl. Ing. Dieter Volland MicroConsult GmbH Rosenheimerstr. 143 b D-81671 München 49-89-45061766 d.volland@microconsult.de 2002 MICROCONSULT

Mehr

MC VO Fragenausarbeitung Seite 1/16

MC VO Fragenausarbeitung Seite 1/16 1. Wann muss eine Pipeline geflusht werden (2 Beispiele)? bei einem JMP Befehl, deren Ziel nicht bekannt ist Interrupt, ist naturgemäß unvorhersehbar Verzweigunsbefehle deren Verzweigungsargument nicht

Mehr

Neue IT. Neues Geschäft. André Kiehne, Vice President Cloud, Fujitsu Technology Solutions GmbH, München

Neue IT. Neues Geschäft. André Kiehne, Vice President Cloud, Fujitsu Technology Solutions GmbH, München Neue IT Neues Geschäft André Kiehne, Vice President Cloud, Fujitsu Technology Solutions GmbH, München ... im Triebwerkstrahl der Sputnik-Rakete... 1997 1989 1982 1962 1 Copyright 2012 FUJITSU ... im Triebwerkstrahl

Mehr

Einleitung. Einführung in die Technische Informatik Falko Dressler und Stefan Podlipnig Universität Innsbruck

Einleitung. Einführung in die Technische Informatik Falko Dressler und Stefan Podlipnig Universität Innsbruck Einleitung Einführung in die Technische Informatik Falko Dressler und Stefan Podlipnig Universität Innsbruck Früher Prozessor: ~ 1 MHz Speicher: 8-64 kb Datenträger: Magnetband, Floppy Disk (~1 MB) Einleitung

Mehr

Virtualisierung. Seminarvortrag SS 2005. Niels Burkhardt

Virtualisierung. Seminarvortrag SS 2005. Niels Burkhardt Seminarvortrag SS 2005 Niels Burkhardt Inhalt Einleitung Wofür? Voraussetzungen Klassifizierung Emulation, ABI, Virtuelle Maschinen Virtuelle Maschinen Aufbau Eigenschaften Aufteilung der Befehle VMM Module

Mehr

Java. Thread Skalierung. Basisanalyse

Java. Thread Skalierung. Basisanalyse FHZ FACHHOCHSCHULE ZENTRALSCHWEIZ HTA HOCHSCHULE FÜR TECHNIK+ARCHITEKTUR LUZERN Abteilung Informatik Java Thread Skalierung Basisanalyse Grundlagen der Skalierung HTA Horw HTA LUZERN T: 041-349-33-11 Technikumstrasse

Mehr

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable

Mehr

SCHNITTSTELLEN: 2X GBIT ETHERNET, 1X DVI-D, 1X VGA, 2X USB FRONTSEITIG, 4X USB

SCHNITTSTELLEN: 2X GBIT ETHERNET, 1X DVI-D, 1X VGA, 2X USB FRONTSEITIG, 4X USB 1 2 3 4 5 6 7 COD SIEMENS DESCRIERE PRODUS TELEFON E-MAIL OFERTA SIMATIC IPC347D (RACK PC, 19, 4HE); PENTIUM DUAL CORE G2010 (2C/2T, 2,8 GHZ, 3 MB CACHE); SCHNITTSTELLEN: 2X GBIT ETHERNET, 1X DVI-D, 1X

Mehr

Java-Prozessoren. Die Java Virtual Machine spezifiziert... Java Instruktions-Satz. Datentypen. Operanden-Stack. Konstanten-Pool.

Java-Prozessoren. Die Java Virtual Machine spezifiziert... Java Instruktions-Satz. Datentypen. Operanden-Stack. Konstanten-Pool. Die Java Virtual Machine spezifiziert... Java Instruktions-Satz Datentypen Operanden-Stack Konstanten-Pool Methoden-Area Heap für Laufzeit-Daten Class File Format 26 Die Java Virtual Machine Java Instruktions-Satz

Mehr