Packages. Glossar Packages

Transkript

1 Glossar Packages 1

2 Index Packages BCC, bump chip carrier BGA, ball grid array CDIP, ceramic dual inline package CLCC, ceramic leaded chip carrier CoB, chip on board CSP, chip scale package DFN, dual flat no-lead DIL, dual inline DIP, dual inline package DO, diode outline FBGA, fine ball grid array FC, flip chip FC-PGA, flip chip pin grid array FCBGA, flip chip ball grid array FLGA, fine land grid array LCC, leadless chip carrier LCCC, leadless ceramic chip carrier LFCSP, leadframe chip scale package LGA, land grid array LLP, leadless leadframe package LPCC, leadless plastic chip carrier LQFP, low profile quad flat package LTCC, low temperature cofired ceramics MCP, multi chip package MLF, micro lead frame MLP, micro leadframe package MSOP, micro small-outline package Package PDIP, plastic dual inline package PGA, pin grid array PLCC, plastic leaded chip carrier PoP, package on package PPGA, plastic pin grid array QFJ, quad flat J-lead QFN, quad flat no-lead QFP, quad flat package QUIL, quad in-line RCP, redistributed chip packaging SDIP, shrink dual inline package SECC, single edge contact cartridge SHP, surface horizontal package SIP, single inline package SO, small outline SOI, silicon on insulator SOIC, small outline integrated circuit SOJ, J-leaded small-outline package 2

3 Index Packages SOP, small outline package SOT, small outline transistor SPGA, staggered pin grid array SSOP, shrink small outline package TCP, tape carrier package TFBGA, thin fine-pitch ball grid array TQFP, thin quad flat package Transistorgehäuse TSLP, thin small leadless package TSOP, thin small outline package TSOT, thin small outline transistor TSSLP, thin super small leadless package TSSOP, thin shrink small outline package TVSOP, thin very small outline package VFBGA, very-thin fine-pitch ball grid array WCSP, wafer chip scale package WLCSP, wafer-level chip-scale package ZIP, zigzag inline package Impressum 3

4 BCC, bump chip carrier Das BCC-Package (Bump Chip Carrier) ist ein Miniatur-Package für den Einsatz in Mobilgeräten, in PDAs, Handys, Funkmodems usw. Das BCC-Package selbst ist nur unwesentlich größer als der Chip. Die Anschlussdellen für den Kontakt mit der Leiterplatte sind nur 0,4 mm x 0,3 mm groß. Dieses sehr kompakte und leichte Package gibt es mit 8, 24, 32, 48 und 64 Anschlüssen. Die Package-Größen liegen zwischen 2,8 mm x 3,8 mm, über 4 mm x 4 m, 5 mm x 5 mm bis hin zu 9 mm x 9mm für das Package mit 64 Anschlüssen. Die Packagehöhe beträgt nur 0,8 mm. Das BCC-Package gibt es in den Versionen BCC+ und BCC++, die sich durch einen Epoxid-Hohlraum für eine bessere Wärmeableitung und zusätzliche Massekontakte, die die Masse-Induktivität verringern, unterscheiden. BCC-Packages können bis hin zu Frequenzen von 12 GHz benutzt werden, das hängt damit zusammen, dass die RLC-Werte für die vergoldeten Anschlussdrähte sehr klein sind. Da das BCC-Package vorwiegend in Unterseitenansicht des BCC-Package Japan verfügbar war, wurde mit dem CSP-Package ein Chip-Scale-Package in gleicher Kleinheit entwickelt, dessen Bauform von vielen Chip-Herstellern übernommen wurde. 4

5 BGA, ball grid array Aufbau eines BGA-Chips BGA-Baustein mit kugelförmigen Anschlusskontakten Die Bauweise des BGA-Package (Ball Grid Array) ist vergleichbar einer kleinen gedruckten Schaltung mit einem Plastikgehäuse in dem sich die Elektronik befindet. Die Anschlüsse auf der Unterseite der gedruckten Schaltung bestehen aus kugelförmig geformten Lötpunkten; die in einem quadratischen Array angeordnet sind, wobei in der Mitte des Arrays Anschlusspunkte ausgespart sind. BGA-Sockel sind CPU-Sockel für 32- und 64-Bit-Prozessoren mit mehr als 200 Anschlussstiften. BGA-Packages gibt es mit 256, 352, 420 und 560 Anschlusspunkten, die in einem Abstand von 1 mm oder 1,27 mm (1/20 Inch) positioniert sind. Die 5

6 Anschlüsse sind in einer Achse mit Ziffern, in der anderen Achse mit Buchstaben gekennzeichnet. Der Anschluss A1 ist an der Stelle der Markierung, das ist die Ecke des BGA, die keine Kerbung aufweist. Bei der Montage wird das BGA-Package auf einen BGA-Adapter montiert. Dabei werden die Lötpunkte solange erhitzt bis sie schmelzen und sich mit den Leitungen auf dem Adapter verbinden. Da die Abstände der einzelnen Anschlusslötpunkte nur 1 mm oder 1,27 mm auseinander liegen, ist eine präzise Positionierung des Chips unerlässlich. BGA-Sockel, die die BGA-Adapter aufnehmen, gibt es für SMT-Technik und für die Montage mit Lochraster. Sie können temperaturresistent oder auch flammwidrig sein und widerstehen der Infrarot-Erhitzung bei der Montage. Das BGA-Package gibt es auch in keramischer Ausführung als CBGA. Es ist kleiner und dünner als das aus Plastik bestehende BGA-Package. CDIP, ceramic dual inline package Keramische Dual-Inline-Packages (CDIP) bestehen aus zwei keramischen Teilen, die zusammen gepresst sind und in die Form eines Dual-Inline-Packages gepackt werden. Die keramischen Teile sind in einem hermetisch versiegelten Glasbehälter untergebracht. CDIP- oder CerDIP-Packages werden für A/D-Wandler, EEPROMs, MEMS, Mikrocontroller und für analoge ICs benutzt und zwar in der militärischen und kommerziellen Elektronik als auch Keramischer DIP, CDIP in der Automotive-Technik und der 6

7 Telekommunikation. CDIPs gibt es in den verschiedensten Ausführungen und Größen mit bis zu 40 Pins; sie zeichnen sich durch eine hohe Zuverlässigkeit aus, sind hermetisch verschlossen, können mit einem Hohlraum ausgestattet sein und eigenen sich für die SMT- Technik. CLCC, ceramic leaded chip carrier Ceramic Leaded Chip Carrier (CLCC) sind äußerst kompakte keramische Chip-Packages. Bemerkenswert sind die extrem kleine Bauform und das geringe Gewicht, die sich auch für den Einsatz in mobilen und drahtlosen Geräten eignen. Das keramische Grundmaterial ist sehr zuverlässig. Die Abmessungen der CLCC-Packages sind von der JEDEC spezifiziert, die Packages sind für SMT-Technik. CLCC-Package eines Bildsensors, Foto: digikey.com CLCC-Packages können Quarzoszillatoren, temperaturstabilisierte Oszillatoren oder Oberflächenwellenfilter beherbergen, Leuchtdioden oder Bauteile der Mikrosystemtechnik (MEMS), CMOS-Sensoren oder Filter. CoB, chip on board Chip on Board (CoB) ist eine gehäuselose Bauweise, bei der das Chip auf eine CoB- Leiterplatte montiert wird. CoB-Platinen sind sehr robust gegen mechanische und thermische Einflüsse. Die Wärmeableitung für den Chip erfolgt über die gesamte CoB-Platine. Zu diesem 7

8 Zweck kann der Chip mit einem isolierenden, leitfähigen Kleber auf der Platine befestigt werden, die dank ihrer thermischen Eigenschaften die Verlustwärme des Chips ableitet. Da der Chip relativ kurze Anschlüsse zur CoB-Platine hat, kann er mit einer hohen Taktfrequenz betrieben werden. Durch Layer-Techniken, bei denen mehrere Chips in Lagen übereinander angeordnet werden, können mit der CoB-Technik relativ kompakte Packages entwickelt werden. Neben den unflexiblen CoB-Platinen gibt es mit der Variante Chip on Flex (CoF) noch eine Variante, die mit flexiblem Basismaterial arbeitet. CSP, chip scale package Bei vielen Anwendungen spielt nach wie vor die Packagegröße der Chips eine wesentliche Rolle, so beispielsweise in der Hörakustik und der Telemedizin wo sich komplette Video- Aufnahme- und -Übertragungseinrichtungen in einer Kapsel, die unwesentlich größer ist als Medikamentenkapseln, verbergen. Aus diesem Grund werden die Packages von Chips dank moderner Chip- Montagetechniken immer kleiner. Das BGA-Package verdeutlicht diesen Trend, der sich im Chip Scale Package (CSP) fortsetzt. Das CSP-Package hat seinen Namen von der Chipgröße und ist so definiert, dass der Chip 80 % oder mehr der Packagefläche belegen muss. Das Package hat somit eine Größe, die nur unwesentlich größer ist als der Dice. Es kann 8 bis 64 Anschlüsse haben. Die Größen der sehr CSP-Package auf einer Handykompakten Packages liegen zwischen 2 mm x 2 mm über Tastatur, Foto: Philips 4 mm x 4 mm bis hin zu 9 mm x 9 mm für ein CSP- 8

9 Package mit 64 Anschlüssen. Beim CSP-Package befinden sich wie beim BCC-Package, dem es sehr ähnlich ist, keine Anschlüsse außerhalb des Plastikkörpers. Aus dem Basis-Package sind weitere Chip-Scale-Package hervorgegangen; so das LFCSP (Leadframe), WCSP (Wafer) und UCSP, das MLP-Package (Micro Leadframe Package) und das LPCC (Leadless Plastic Chip Package). Das CSP-Package wird wegen seiner geringen Abmessungen und dem geringen Gewicht für Speicher und Mikroprozessoren, Controller, HF-Schaltungen, Flashspeicher, SRAMs, DRAMs, ASICs, digitale Signalverarbeitung (DSP) und Programmable Logic Devices (PLD) eingesetzt. DFN, dual flat no-lead Bedingt durch die weiter fortschreitende Miniaturisierung und wegen der besseren Montage gibt es IC-Miniatur-Packages, die keine Anschlussdrähte haben, sondern direkt über Pads auf der Package-Unterseite direkt auf Leiterplatten montiert werden können. Dual Flat No-Lead (DFN) ist so ein IC-Miniatur-Package für die SMT-Technik, Quad Flat No-Lead ist ein weiteres. Innerhalb des Packages ist der Chip über Bondierungsdrähte mit den Pads auf der IC- Unterseite verbunden. Im Gegensatz zu QFN-Packages, bei denen die Anschluss- Pads auf allen vier Seiten angebracht sind, liegen diese bei DFN-Packages auf zwei gegenüberliegenden Seiten. Dual Flat No-Lead-Packages sind für elektronische Schaltungen wie Spannungsreferenzen, Spannungswandlern DFN-Package mit acht Kontakten, Foto: thomasnet.com oder Abschlusswiderstände, um nur einige 9

10 zu nennen. Es gibt sie in Größen von 2 x 3 mm bis 4 x 5 mm mit 2 bis 20 Anschlusspads. Die Dicke der DFN-Packages liegt zwischen 0,4 mm und 0,9 mm. Im Vergleich zu einem SSOP- Package benötigt ein DFN-Gehäuse nur den halben Platzbedarf. DIL, dual inline Die Sockelbezeichnungen und Chip-Packages Dual Inline (DIL) und Dual Inline Package (DIP) werden weitgehend identisch verwendet. Das DIL oder DIP ist das am häufigsten eingesetzte Package für Speicherbausteine, Verstärker, integrierte aktive und passive Schaltungen und andere Komponenten wie Schalter. Die Merkmale eines DIL-Packages liegen in der Anordnung der Anschlusskontakte, die sich an den beiden Längsseiten des Packages befinden. Die Anzahl und der Abstand der Kontakte ist auf beiden Seiten identisch. Die DIP-Technik DIP, dual inline package DIP-Chip mit 18 Anschlussstiften, Foto: OKI Das Dual Inline Package (DIP) beschreibt ein Gehäuse für Komponenten. Bei dieser Bauform sind die Pins zweireihig angeordnet; auf beiden Seiten des Komponenten-Gehäuses. Die DIP-Bauweise wird für Speicherbausteine und andere aktive und passive Komponenten eingesetzt: Für Zentraleinheiten (CPU), Verstärker, DIP-Schalter, Komparatoren, Widerstandsnetzwerke, LAN-Controller, LED- Einheiten usw. Die DIP-Bauform sagt nichts über die Anzahl der beidseitig an der Längsseite angeordneten Pins aus. 10

11 Es gibt DIP-Bausteine mit 8, 14, 16,18, 20, 22, 24, 28, 32, 36, 40, 42, 48 und 64 Anschlussstiften. Standardmäßig gibt es das DIP-Package in Gehäusebreiten von 7,62 mm (0,30"), 15,24 mm (0,60") und 22,86 mm (0,90"). Die Anschlussstifte haben einen Abstand von 2,54 mm (1/10 Inch), verjüngen sich nach unten und sind abgewinkelt. Darüber hinaus hat das Gehäuse eine Nut, die einen fehlerhaften Einbau verhindern soll. Die Pin-Zählweise erfolgt mit Pin 1, der sich links neben der Nut befindet. Der letzte Anschlussstift befindet sich rechts von der Nut. Nachteilig ist bei der DIP-Bauform, dass die Herstellungskosten bedingt durch die Größe des Packages relativ hoch sind. Hinzu kommt, dass die inneren Bondierungsdrähte, die die äußeren Kontaktstifte mit den Bond-Pads auf dem Dice verbinden, lang sind und induktive und kapazitive Einflüsse haben, was eine Begrenzung der Eigenschaften zur Folge hat. Außerdem ist der Hotspot eines DIP-Packages relativ groß und belegt einen großen Platz auf der Leiterplatte. Sockel für DIP-Packages gibt es in diversen Bauformen für Durchstecktechnik (THT) und in SMT-Technik für die direkte Montage auf der Platinenoberfläche, und auch mit Verriegelung. DO, diode outline Das DO-Package, DO steht für Diode Outline, ist ein standardisiertes Gehäuseformat für Dioden. Es ist zylindrisch aufgebaut, besteht aus Glas, Plastik oder Metall und wird für Kleinsignal- und für Leistungsdioden benutzt. Es gibt diverse Ausführungsformen und Typen wie DO-5, DO-8, DO-9, DO-35, DO-41 und DO- 201, um nur einige zu nennen. Die Gehäuse für Leistungsdioden, wie DO-9, haben ein Gehäuse mit guter Wärmeableitung und sind mit axialen Anschlussdrähten versehen. Diese Gehäuseform wird u.a. für Gleichrichter, Regulatoren und anderen Leistungsschaltungen benutzt. 11

12 FBGA, fine ball grid array Das FBGA-Package (Fine Ball Grid Array) entspricht im Wesentlichen dem BGA- Package (Ball Grid Array). FBGA-Packages gibt es mit 48, 84, 104,144, 176 und 224 Anschlusspunkten. Die Anschlusspunkte sind als kleine Zinn- Blei-Kügelchen (Balls) ausgeführt. Die Aufbau des FBGA-Package Abstände zwischen den Anschlusskontakten sind nur 0,80 mm, gegenüber 1,0 mm bzw. 1,27 mm bei Ball Grid Array (BGA). Der Chip innerhalb des FBGA-Packages ist mit Epoxydharz abgedeckt, seine Die- Kontakte sind mit dünnen Golddrähten mit den Balls bondiert. FC, flip chip Flip-Chip (FC) ist eine Package-Technologie bei der nicht bondiert wird, sondern die Dice werden unmittelbar auf das Substrat geklappt. Die Kontaktierung zwischen dem Die-Chip und dem Substrat erfolgt direkt über ein Array aus kleinen Bondpads (Bumps), die sich als Kontakte auf der Oberfläche befinden. Die Flip-Chip-Technologie hat gegenüber der Bondierung den Vorteil, dass sie mehr Anschlüsse haben kann, und dass die elektrischen Leistungsmerkmale besser sind, da sie ohne Anschlussdrähte auskommt. Das macht sich auch in der geringen Induktivität der Anschlüsse bemerkbar, was sich in höheren Frequenzen und einem besseren Pulsverhalten auswirkt. Die Flip-Chip-Technik gibt es für viele Packages, so für Quad Flat No-Lead (QFN) als FC-QFN, Land Grid Array (LGA) als FC-LGA, Chip Scale Package (CSP) als FC/CSP und Ball Grid Array (BGA) als FCBGA. 12

13 FC-PGA, flip chip pin grid array Das FC-BGA-Package (Flip Chip Pin Grid Array) ist ein Flip-Chip bei dem der Dice kongruent mit den Bonding-Punkten direkt auf die Leiterplatte aufgeklebt ist, ohne dass zusätzliche Verbindungen zum Chip hergestellt werden müssen. Die FC-PGA-Bauform wurde von Intel eingeführt nachdem die Pentium III-Prozessoren auf der Siliziumschicht mit einem integrierten Level-2-Cache ausgestattet wurden. Die Technik wird auch im Celeron und im Pentium 4 eingesetzt. Mikroprozessoren in FC-BGA-Technik können die CPU-Sockel 370 und 478 benutzen. FCBGA, flip chip ball grid array Flip Chip Ball Grid Array (FCBGA) ist eine Verbindungstechnik mit der der Die-Chip mit den Kontaktpunkten verbunden wird. Die Flip-Chip-Technik hat gegenüber der Bondierung den Vorteil, dass keine Bondierungsdrähte vorhanden sind und dadurch höhere Taktfrequenzen erzielt werden können. Der Die-Chip liegt mit der Oberfläche auf dem Substrat. Die Mikro-FCBGA-Technik wurde mit dem Celeron für Mobilgeräte entwickelt, der auf Coppermine basiert. Mit der BGA-Technik können die Packages unmittelbar auf dem Motherboard verlötet werden. FCBGA-Package (von unten), Foto: Intel 13

14 FLGA, fine land grid array Das FLGA-Package entspricht im Wesentlichen dem BGA-Package. FLGA-Packages gibt es mit 48, 56 und 84 Anschlusspunkten. Die Anschlusspunkte sind nicht kugelförmig ausgebildet wie beim BGA- und FBGA-Package, sondern als flache Anschlusskontakte. Die Abstände zwischen den Anschlusskontakten betragen wie beim FBGA-Package nur 0,80 mm, gegenüber 1,0 mm bzw. 1,27 mm bei Ball Grid Array (BGA). Das FLGA-Package ist aus Epoxidharz. LCC, leadless chip carrier Unter der Bezeichnung Chip Carrier gibt es diverse IC-Packages. Es handelt sich um rechteckige oder quadratische Packages, die an allen vier Seiten Anschlusskontakte haben. Das Basismaterial kann Plastik oder Keramik sein und die Anschlusskontakte können unmittelbar an den Package-Seiten ausgeführt sein oder auch als Pins. Leadless Chip Carrier (LCC) ist ein Chip-Carrier- Package ohne Anschlusspins. Die Anschlüsse befinden sich als Kontakte an den vier Außenseiten des Packages. Die LCC-Sockel sind von der JEDEC spezifiziert. Es gibt sie für die Durchstecktechnik und die SMT-Technik. LCC-Sockel sind zuverlässig und eignen sich für Stoß- und Vibrationsbelastungen. Unter der Bezeichnung Chip Carrier gibt es diverse IC-Packages. Es CLCC48-Package handelt sich um rechteckige oder quadratische 14

15 Packages, die an allen vier Seiten Anschlusskontakte haben. Das Basismaterial kann Plastik oder Keramik sein und die Anschlusskontakte können unmittelbar an den Package-Seiten ausgeführt sein oder auch als Pins. Leadless Chip Carrier (LCC) ist ein Chip-Carrier-Package ohne Anschlusspins. Die Anschlüsse befinden sich als Kontakte an den vier Außenseiten des Packages. Die LCC-Sockel sind von der JEDEC spezifiziert. Es gibt sie für die Durchstecktechnik und die SMT-Technik. LCC-Sockel sind zuverlässig und eignen sich für Stoß- und Vibrationsbelastungen. LCCC, leadless ceramic chip carrier Das LCCC-Package (Leadless Ceramic Chip Carrier) gehört zu den keramischen Chip-Carrier- Packages, die keine Anschlussdrähte haben. Das sind rechteckige oder quadratische Packages bei denen die Anschlusskontakte als Kontaktflächen an allen vier Seiten nach außen geführt sind. Das Basismaterial ist Keramik. LCCC-Packages gibt es in Größen zwischen 5 qmm und 25 qmm und darüber. Die Kontaktabstände betragen 1,27 mm, resp. 0,05 Inch; die Anzahl an Kontakten kann zwischen 20 und 100 betragen. Der Aufbau der LCCC-Packages ist dadurch gekennzeichnet, dass der Dice auf einer Keramikplatte bondiert wird und die Bondierungen zu den nach außen geführten metallischen Anschlussflächen (Pads) führen. LFCSP, leadframe chip scale package Das LFCSP-Package ist aus dem CSP-Package entstanden und zeichnet sich dadurch aus, dass sich keine Anschlüsse außerhalb der Chipgröße befinden. Der Abstand der Anschlusskontakte kann 0,5 mm oder 0,8 mm betragen, die Anzahl der Anschlüsse liegt zwischen 8 und 64, die Staffelung ist: 8, 10, 12, 16, 24, 28, 32, 40, 48, 56 und 64. Da die LFCSP-Packages zwei unterschiedliche Kontaktabstände haben können, gibt es verschiedene LFCSP-Packages in 15

16 mehreren Größen. Die Größen der sehr kompakten Packages liegen zwischen 2 mm x 2 mm (8 Anschlüsse) über 3 mm x 3mm (10, 12, 16), 4 mm x 4 mm (16, 20, 24) bis hin zu 9 mm x 9 mm für ein LFCSP-Package mit 64 Anschlüssen. LGA, land grid array Unteransicht eines LFCSP-Packages mit 16 Anschlüssen, Grafik: Analog Devices Land Grid Array (LGA) ist eine CPU-Bauform. Bei dieser Technik hat der Baustein nur ganz flache Kontaktflächen, über die mit den federnden Pins in den CPU-Sockeln der Kontakt hergestellt wird. Dadurch werden LGA-Bausteine beim Ein- und Ausbau mechanisch wenig beansprucht. Außerdem sind LGA-Packages sehr kompakt und extrem flach und erlauben eine hohe Bestückungsdichte. Die Höhe beträgt im Aufbau eines LGA-Chips eingebauten Zustand bei einem CSP-Package lediglich 0,68 mm. Ein LGA-Baustein kann SMD-Komponenten und bondierte Chips enthalten. Der gesamte Baustein ist in Epoxid eingebettet. 16

17 LLP, leadless leadframe package Um moderne Kommunikationsgeräte wie Handys und PDAs, MP3-Player und Flachbildschirme noch flacher bauen zu können, gibt es mit den von National Semiconductor entwickelten superflachen LLP- Packages Chip-Gehäuse mit einer Dicke von gerade mal 0,4 mm. Die LLP-Chips haben auf der Unterseite kleine Lötkugeln, so genannte Bumps, über die der Chip mit der Platine kontaktiert wird. Es gibt diverse LLP-Package, Foto: National Semiconductor Ausführungen mit 6 bis 80 Kontaktpunkten, wobei die Anzahl bei neueren Entwicklungen auf 100 Bumps und mehr erhöht wird, bei weiter verringerter Bauhöhe von 0,3 mm und 0,2 mm. LPCC, leadless plastic chip carrier Rechteckig aufgebautes LPCC-Package mit 20 Anschlusskontakten, Foto: Honeywell LPCC-Packages (Leadless Plastic Chip Carrier) sind Plastik-Packages die keine Anschlussdrähte besitzen, sondern Anschlusskontakte, die sich unterhalb des Package befinden. Sie wurden Ende der 90er Jahre entwickelt, können für Anwendungen mit hohen Datenraten eingesetzt werden, und zeichnen sich durch gute thermische Eigenschaften und den Schutz gegen Feuchtigkeit aus. Sie sind quadratisch aufgebaut und in Größen zwischen 2 mm und 12 mm mit bis zu 124 Anschlusskontakten lieferbar. Im Aufbau entsprechen sie dem von der JEDEC 17

18 genormten DFP- und QFP-Package. Sie können zudem in zweireihiger und In-Line- Ausführungen aufgebaut werden. LPCC-Packages werden für ASICs, in der digitalen Signalverarbeitung (DSP) und in Application Specific Standard Product (ASSP) eingesetzt. Sie haben einen Moisture Sensitivity Level (MSL) von 1 und sind optional auch bleifrei erhältlich. Bedingt durch die geringe Anschlussinduktivitäten können sie in High-Speed-Anwendungen eingesetzt werden. LQFP, low profile quad flat package LQFP-Gehäuse mit 32 Pins Das Low Profile Quad Flat Package (LQFP) ist mit einer Dicke von 1,4 mm flacher als das Quad Flat Package (QFP). Darüber hinaus sind die Abstände der Anschlüsse nur 0,5 mm. LQFP-Bausteine gibt es mit 32, 44, 48, 52, 64, 80, 100, 128, 144, 176 und 208 Anschlüssen. Das LQFP-Gehäuse ist von der JEDEC unter diversen Standards spezifiziert. Es ist für die SMT-Technik konstruiert, quadratisch aufgebaut und hat Kantenlängen von 7,0 mm, 10 mm, 14 mm, 20 mm und 24 mm. Der Abstand der Pins liegt zwischen 0,65 mm und 0,5 mm. LTCC, low temperature cofired ceramics Low Temperature Cofired Ceramics (LTCC) sind glaskeramische Folien, die als Trägermaterial in der Dickschichttechnik und für Dickschichtbauelemente der Mikrosystemtechnik benutzt werden. Auf die bis zu Temperaturen von 900 C temperaturfesten LTCC-Folien können leitende Materialien mit niedrigerem Schmelzpunkt wie Kupfer oder Silber als Leiterbahnen 18

19 aufgebracht und mit Komponenten bestückt werden. Die LTCC-Technologie ist eine Schlüsseltechnologie in der Herstellung von diskreten Bauelementen und Schaltungen, die in unterschiedlichen Materialien realisiert werden müssen. Dazu gehören opto-elektronische Komponenten, MEMS und HF-Schaltungen wie HF- Verstärker, Filter, Oszillatoren und Koppler die sich in Dickschichtechnik äußerst kompakt realisieren lassen. Außerdem wird diese Technologie bei der Herstellung optischer Komponenten, Displays und Brennstoffzellen eingesetzt. Die LTCC-Technologie basiert auf Keramiken, die bei niedriger Temperatur gesintert wurden und nutzt unterschiedliche Materialien für die aktiven und passiven Bauelemente. Sie ist äußerst interessant für die Herstellung von Bauelementen, die unter extremen Temperaturbedingungen eingesetzt werden. So beispielsweise in der Automobilindustrie, wo diese Bauelemente bei Temperaturen über 150 C eingesetzt werden können. MCP, multi chip package Durch die zunehmende Miniaturisierung werden häufig mehrere Chips in einem Gehäuse kombiniert. Eine solche kombinierte Anordnung nennt man Multi-Chip-Package (MCP). In einem MCP-Bausteine können Logiken, Controller und Speicher oder andere Digitaleinheiten vereint werden. Das Ziel ist ausschließlich die Verkleinerung der Bauelemente. So können auf MCP-Bausteinen verschiedene Speicher auf kleinstem Raum integriert werden. MLF, micro lead frame Das von Amkor entwickelte Micro Lead Frame Package (MLF) ist ein flaches, kleines und sehr leichtes Plastikpackage mit kupferbasiertem Substrat. Das MLF-Package hat keine Anschlussdrähte sondern nur kleine Lötkugeln, die sich an der Unterseite des Package befinden und direkt für eine Lötverbindung mit der Leiterplatte genutzt werden können. Das Package kann bis zu 164 Anschlüsse haben und ist so konstruiert, dass es eine optimale 19

20 Wärmeabfuhr unterstützt. Die Gehäuse haben Seitenlängen zwischen 2 mm und 12 mm und eine Dicke zwischen 0,6 mm und 0,9 mm. Das MLF-Package eignet sich ideal für kleine mobile Geräte wie Handhelds, Handys oder PDAs. MLP, micro leadframe package Bei den von der Firma Carsem entwickelten Micro Leadframe Package (MLP) handelt es sich um QFN-Packages. Dieses Package, das es in drei Versionen gibt, gleicht dem CSP-Package. Beim MLPQ, das Q steht für quad, befinden sich die Anschlusskontakte an allen vier Packageseiten. Das MLP-Package gibt es mit 8 bis 64 Anschlüssen in Größen von 3 mm x 3 mm (8) bis zu 9 mm x 9 mm (64). Die Dicke beträgt 0,9 mm. Das MLPM, das M steht für micro, ist noch kleiner als das Standard-MLP-Package. Die Kontakte befinden sich an zwei Seiten des Package, das eine Größe von nur 2 mm x 1mm (3 Anschlüsse) bzw. 3 mm x 3 mm (10) hat. Die dritte Version, das MLPD, das D steht für dual, hat einen Footprint der denen der Packages Small Outline Integrated Circuit (SOIC), Shrink Small Outline Package (SSOP), Thin Small Outline Package (TSOP) und Micro Small Outline Package (MSOP) entspricht, wodurch diese Packages durch MLPD-Packages ersetzt werden können. MLPQ-Package mit 16 Anschlüssen 20

21 MSOP, micro smalloutline package Micro Small-Outline Package (MSOP) ist ein oberflächenmontierbares Kleinst-Package mit 8 oder 10 Pins, MSOP8, MSOP10. MSOP, das in den Abmessungen dem Package TSSOP entspricht, hat eine quadratische Gehäuseform mit einer Größe von 3 mm x 3 mm (MSOP10) und einer Dicke MSOP10-Package, entspricht TSSOP von 1,1 mm. Der Pinabstand beträgt 0,5 mm. Bei den Outline-Packages sind die Anschlusskontakte nach außen gebogen. Mit den Anschlusskontakten liegt die komplette Packagebreite unter 5 mm. Package Unter einem Package versteht man in der Elektronik die konstruktive Gehäusebauweise einer integrierten Schaltung, bei Transistoren spricht man vom Transistorgehäuse. Die Package-Entwicklung ist unmittelbar mit der Chip-Entwicklung verbunden. Um den steigenden Anforderungen an die Funktionalität, dem Platzbedarf, den rapide gestiegenen Anschlusszahlen und der Verarbeitungstechnik gerecht zu werden, wurden und werden ständig neue Gehäuseformen für analoge und digitale Chips entwickelt, die sich durch ihre Kompaktheit, ihre Größe, Flachheit und die Lage und Art der Anschlusstechnik und das Rastermaß für die Anschlusskontakte unterscheiden. Eine allgemeine Einordnung der Packages kann über die Verarbeitungstechnik erfolgen. Danach gibt es Packages für die Durchstecktechnik (THT) und die SMT-Technik mit Oberflächenmontage. Packages für die Durchstecktechnik. 21

22 Historisch betrachtet waren die ersten Chip-Gehäuse für die Durchstecktechnik. Die Anschlüsse an das Package waren in einer Reihe hintereinander angeordnet, ein- oder beidseitig des Packages. Die Stifte selbst waren gerade und wurden durch die Lochbohrungen in den Leiterplatten geführt. Als Bauformen gab es das Single-Inline-Package (SIP) mit einer Kontaktreihe und das Dual-Inline-Package (DIP) mit zwei Anschlussreihen an den Längsseiten des Gehäuses. Beide Bauformen werden noch eingesetzt. Diese SIL- und DIL-Packages gibt es in Plastik und in Keramik, dann wird vor die Bezeichnung der Buchstabe C, für Ceramic, vorgesetzt, wie beispielsweise bei CDIP. Mit steigender Anschlusszahl wurde das Gehäuse vergrößert und der Abstand zwischen den Anschlüssen, das Rastermaß, verringert. Packages für die SMT-Technik. Parallel mit dieser Entwicklung kamen Packages für die SMT-Technik auf. Bei diesen Packages sind die Anschlussstifte nicht gerade ausgeführt, sondern nach außen oder unter das Package gewinkelt. Auch hier wieder die Gliederung in Plastik- und Keramik-Bauweise. Was die Plastik-Bauweise betrifft, so gibt es Packages mit beidseitigen Kontaktreihen, das sind die diversen, in der Größe vollkommen unterschiedlichen Small Outline Packages (SOP) wie TSOP, TSSOP und TVSOP, bei denen die Anschlüsse nach außen gewinkelt sind. Anders ist es bei den J- Anschlüssen, die unter das Chip-Gehäuse gewinkelt sind wie beim SOJ-Package. Die Anschlussdichte wurde verringert und wegen der zunehmenden Anschlusszahl wurden die Anschlüsse auf allen vier Packageseiten was zu den Quad-Bauformen wie dem Quad Flat Package (QFP) führte. Auch bei dieser Technik wurden die Abstände zwischen den Anschlüssen verringert und zum Zwecke der Platzersparnis unter das Package gebogen. Die nächste Entwicklungsstufe waren die Ball-Grid-Packages bei denen sich die Anschlüsse als 22

23 Kontakte an der Package-Unterseite befinden. In dieser Technik sind Zentraleinheiten (CPU) mit mehreren hundert Anschlüssen ausgeführt. Außerdem wird die Technik der Ball Grid Arrays (BGA) in den Kleinst-Packages angewendet. Neben der Anschlusszahl ist die Entwicklung der Chip-Gehäuse durch die ständige Verringerung der Abstände zwischen den Anschlüssen und die Flachbauweise Bauweise geprägt. So haben beispielsweise Shrink Small Outline Package (SSOP) einen Pin-Abstand von nur 0,4 mm und die superflachen Leadless Leadframe Packages (LLP) eine Dicke von nur 0,4 mm. Bei den in Mobilgeräten eingesetzten miniaturisierten BCC-Packages (Bump Chip Carrier) und CSP-Packages (Chip Scale Package) und deren Varianten ist das Package nur unwesentlich größer als der eigentliche Chip. PDIP, plastic dual inline package Das Plastic Dual Inline Package (PDIP) ist ein rechteckiger Plastik-DIP, bei dem die Anschlusskontakte an den Längsseiten angebracht sind. PDIPs gibt es mit 8 bis 48 Anschlüssen für die THR-Technik, bei der die Anschlussstifte durch die Leiterplatte gesteckt werden. Das PDIP-Package ist ein relativ robustes Package, das resistent ist gegen Verschmutzung. Es ist allerdings wesentlich größer als die miniaturisierten CSP-Packages. Das PDIP gibt es in zwei Standardbreiten von 6,6 mm und Plastic Dual-in-Line Package (PDIP), Foto: ASE global 13,5 mm. Die Packagelänge ist 23

24 abhängig von der Anzahl der Anschlüsse und liegt zwischen 9,3 mm (8), 22,8 mm (10), 29,9 mm (16) und 37,4 mm (22, 24, 28). PGA, pin grid array Beim PGA-Package (Pin Grid Array) wird, wie beim Ball Grid Array (BGA), ein bestimmtes Raster für die Anschlussstifte zugrunde gelegt. Das PGA-Package und seine Varianten CPGA, SPGA, FC-PGA und PPGA ist quadratisch aufgebaut, wird in die PGA-Sockel gesteckt und mechanisch arretiert. Der PGA-Adapter wird primär als CPU-Sockel verwendet und variiert in der Anschlusszahl als auch in der Anordnung des Arrays. Dabei können die Stiftreihen parallel oder versetzt angeordnet sein. Wie beim BGA werden auch beim PGA mehrere äußere Stiftreihen für die Anschlusskontakte verwendet. Die Stiftreihen werden mit Ziffern und Buchstaben gekennzeichnet, beginnend bei der Einkerbung. Die Stift-Arrays können aus zwei, drei vier oder fünf Reihen bestehen und in einer Reihe bis zu 37 Anschlussstifte haben. Durch die Vielzahl der PGA-Varianten, sind die verschiedenen Sockel durch Nummern gekennzeichnet, von Sockel 1 bis Sockel 8 sowie weitere durch Buchstaben und mehrstelligen Ziffern gekennzeichneten Sockel-Typen. CPU-Sockel für PGA-Packages werden für Verschiedene PGA-Sockel 32- und 64-Bit-Mikroprozessoren mit 24

25 Frequenzen von über 200 MHz verwendet. Wenn sie aus Keramik bestehen, werden sie als CPGA bezeichnet, aus Plastik als PPGA. Die Plastik-Packages ist preiswerter und in ihren thermischen Eigenschaften den Keramik-Packages überlegen. PGA-Packages gibt es für mehrere hundert Anschlussstifte, bis hin zu über 940. PGA-Sockel gibt es in den verschiedensten Varianten, solche, in die die CPUs mit starken, weniger starken oder geringem Druck eingesetzt werden. Andere, die sich für hohe Temperaturen, Infrarotlicht und Schwellbäder eignen oder flammwidrig sind. PLCC, plastic leaded chip carrier Der PLCC-Baustein (Plastic Leaded Chip Carrier) ist ein Kunststoff-Chipträger und entspricht dem Quad Flat J-Lead (QFJ). Er ist quadratisch wie das Quad Flat Package (QFP) und hat nach unten gebogene Anschlüsse. Die Anschlüsse sind an allen vier Seiten des Chips angebracht und haben einen Abstand von 1,27 mm (1/20 Inch). PLCC-Packages gibt es mit 18, 20, 22, 28, 32, 44, 68, 84 und 100 Anschlüssen. Die Größe der PLCCs ist quadratisch und hat Kantenlängen von 8,8 mm, 11,4 mm, 16,5 mm, 19 mm, 24 mm und 29,2 mm. Die Nummerierung PLCC-Packages mit 68 Anschlüssen und Sockel der Anschlüsse 25

26 erfolgt gegen den Uhrzeigersinn (von oben gesehen) und beginnt mit dem Stift 1 an der Markierung in der Mitte einer Seite. PLCC-Sockel gibt es für oberflächenmontierte SMT-Technik und auch für die Montage in Lochrastern. Sie sind mit Federkontakten ausgestattet und resistent gegen Stoß- und Vibrationsbelastungen. Darüber hinaus gibt es das PLCC-Package auch mit so genannten J- leaded-anschlüssen. Bei dieser Ausführung haben die Pins die Form des Buchstabens J, und sind nach außen gebogen. PoP, package on package Bei Package-on-Package (PoP) handelt es sich um Chips in einem flachen Gehäuse, die sich einfach aufeinander montieren lassen. Die einzelnen PoP-Chips können von verschiedenen Herstellern gefertigt sein und unterschiedliche Funktionen erfüllen. PoP-Packages gehören ebenso wie die Package-in-Packages (PiP) zu den dreidimensionalen Chips, den 3D-ICs. Sie bieten allerdings nicht die Leistungswerte, Integrationsdichten und den Formfaktoren von echten 3D-ICs. PPGA, plastic pin grid array Das PPGA-Packages (Plastic Pin Grid Array) ist eine Plastikvariante des PGA-Packages. Es wird wie dieses für 32- und 64-Bit-Mikroprozessoren mit Frequenzen von über 200 MHz verwendet. Das quadratische PPGA-Package wurde für Mikroprozessoren mit einer hohen Anschlusszahl entwickelt. Anders als Ceramic Pin Grid Arrays (CPGA) oder Tape Carrier Packages (TCP) haben PPGAs einen größeren thermischen Widerstand, eine bessere Leistungsverteilung und verbesserte elektrische Eigenschaften. An der Oberfläche der PPGA-Packages befindet sich eine quadratische metallische Fläche über die die Wärme abgeleitet wird. Vor allem die thermischen Eigenschaften verbessern die Leistungsfähigkeit der Mikroprozessoren. 26

27 QFJ, quad flat J-lead QFN, quad flat no-lead QFJ-Package mit 28 Anschlüssen, Foto: OKI Der QFJ-Baustein (Quad Flat J-Lead) ist quadratisch wie der QFP und hat wie der SOJ nach unten gebogene Anschlüsse. Die Anschlüsse sind an allen vier Seiten des Chips angebracht und haben einen Abstand von 1,27 mm (1/20 Inch). QFJ-Packages gibt es mit 18, 20, 22, 28, 32, 44, 68 und 84 Anschlüssen. Der Baustein wird auch unter der Bezeichnung Plastic Leaded Chip Carrier (PLCC) geführt. Das QFN-Package (Quad Flat No-Lead) gehört zu den diversen No-Lead-Packages für die SMT-Technik. QFN-Packages sind SMD-Bauteile, die keine Anschlussdrähte haben, sondern Anschlusskontakte auf der Package-Unterseite mit denen sie 16-Bit-A/D-Wandler ADS1115 im QFN-Package von Texas Instruments unmittelbar auf der Leiterplatte montiert werden. Die Anschluss-Pads sind auf allen vier Seiten des Packages. Das QFN-Package ist ein Plastik-Miniatur- Package, das es in Größen von 1,2 mm x 1,5 mm, 1,6 mm x 1,6 mm, 2 mm x 2 mm, 3 mm x 3 mm und 5 mm x 5 mm gibt. Die Dicken liegen zwischen 0,4 mm und 0,9 mm. Der Footprint ist mit einigen SOT- und TSSOP-Packages kompatibel, allerdings um ca. 60 % kleiner als der von TSSOP. Die thermischen Eigenschaften sowie die induktiven und kapazitiven Anschlusswerte 27

28 wurden gegenüber TSSOP wesentlich verbessert. QFN-Packages gibt es mit 14, 16, 20, 24 und 32 Anschlüssen. Wegen ihrer Kompaktheit eignen sie QFN-Gehäuse ideal für mobile Endgeräte, für Handys, PDAs und anderen mobilen Konsumergeräten. Außerdem gibt QFN in Flip-Chip-Technik als FC-QFN und mit VQFN (Very- Thin) eine extrem flache Version. Das QFN-Package wurde von Texas Instruments, Integrated Device Technology und Hitachie entwickelt. QFP, quad flat package Beim Quad Flat Package (QFP), einem quadratischen Package, befinden sich die Anschlüsse an allen vier Seiten. QFP-Bausteine gibt es mit 44, 56, 64, 80, 100, 128, 160, 208, 240, 272 und 304 Anschlüssen. Die verschiedenen Ausführungen können Pin-Abstände von 0,4 mm, 0,5 mm, 0,65 mm, 0,8 mm und 1,0 mm haben. Wobei die Kontakte nach unten, seitlich nach außen oder unter den Mikroprozessor gebogen sein können. QFPs sind quadratisch und haben Kantenlängen von 10 mm (44, 52, 64 Anschlüsse) und 14 mm (64, 80). QFP-Packages kommen bei 16-Bit- und 32-Bit- Prozessoren, wie dem und zum Einsatz. QUIL, quad in-line QFP-Baustein, Foto: OKI Quad-Inline (QUIL) ist ein quadratisches Package für Logiken. Da man in den 90er Jahren mit dem Dual Inline Package (DIL) häufig nicht die Anzahl an Anschlusskontakten realisieren konnte, wurde das 28

29 QUIL-Package entwickelt. Es ist ähnlich aufgebaut wie das DIL-Package, die Anschlüsse sind allerdings in Doppelreihen ausgeführt. Die Entwicklung ging bereits in den 90er Jahren hin zum Chip-Carrier-Package, das es in den verschiedensten Ausführungen gibt. RCP, redistributed chip packaging Redistributed Chip Packaging (RCP) ist eine Package-Technologie, die die klassische Halbleiterverdrahtungstechnik für Chips über Metallisierungsebenen benutzt. Sie hat eine höhere Integrationsdichte als BGA-Packages und ist zudem flexibler zu handhaben. RCP sorgt für die Integration des Halbleitergehäuses als funktionellen Bestandteil des Chips und vereinfacht den Montageprozess. Sie ist zudem kompatibel zu modernen Montagetechniken wie System in Package (SiP), Package on Package (PoP) und Cavity- Gehäusen. Da Chips in RCP-Technik kompakter ausgeführt werden können als in anderen Technologien, bietet sie bis zu 30 % Platzersparnis. SDIP, shrink dual inline package SDIP-Baustein, Foto: OKI Das Shrink Dual Inline Package (SDIP) hat gegenüber Dual Inline Package (DIP) ein geringeres Rastermaß zwischen den Anschlüssen. Dieser beträgt 1,778 mm (0,07") und in einer anderen Ausführung 2,545 mm. Die SDIP-Packages sind aus Plastik für Durchstecktechnik, und wie beim Dual-Inline-Package sind die Anschlüsse auf beiden Längsseiten des Bausteins angebracht. SDIP-Packages gibt es mit 20, 22, 30, 42 und 60 Anschlüssen. Es gibt auch ein Dual Inline Package (DIL) in Keramik, den CDIL. 29

30 SECC, single edge contact cartridge Single Edge Contact Cartridge (SECC) ist eine spezielle Bauform für Mikroprozessoren, die so genannten Slot-Prozessoren. Die Pozessoren befinden sich auf einer kleinen Steckkarte, die in einem Plastikgehäuse untergebracht ist und die in einen Slot eingesteckt wird. Bei den CPU- Sockeln gibt es zwei Slot-Varianten, die nicht kompatibel zueinander sind: den Slot 1 von Intel und den Slot A von Advanced Micro Devices (AMD), der mit dem EV6-Protokoll vom Alpha-Prozessor arbeitet. Slot 1 ist für den PentiumII und III, Slot A für den Athlon. Der Pentium II war in den Anfangsjahren in einem SECC-Package untergebracht. Der SECC-2 wurde für höhere Taktfrequenzen von über 350 MHz entwickelt. Der Pentium III hatte ein solches Package bei dem nur die dem Prozessorkern abgewandte Seite durch Hartplastik geschützt war. SHP, surface horizontal package Das SHP-Package (Surface Horizontal Package) ist ein aufgebaut wie ein Single Inline (SIL); es wird aber direkt stehend in SMT-Technik auf das Motherboard gelötet. Die Anschlüsse befinden in einer Reihe und haben Abstände von 0,65 mm, 0,8 mm 0,95 mm und 1,0 mm. SHP-Bausteine gibt es mit 20, 30, 32, 64 und 70 Anschlüssen. SIP, single inline package RAM in SIP-Bauweise Das Single Inline Package (SIP) ist eine klassische Bauart für Speicherchips und andere integrierte Schaltungen. Diese Bauart ist platzsparend, da die Komponenten senkrecht angeordnet sind. SIPs haben nur eine Leiste mit Anschlussstiften, deren 30

31 standardmäßiger Abstand 2,54 mm beträgt. Der Anschlussstift ist durch eine Einkerbung gekennzeichnet. SIPs sind gewissermaßen die Vorgänger der SIMMs, wobei es sich bei den SIPs immer um einzelne diskrete Speicherbausteine handelte und diese mit Steckfüßen, statt der bei SIMMs benutzten Kontaktleiste ausgestattet waren. Es gibt diverse Sockel-Varianten für SIP- Packages. SO, small outline Das SO-Package ist ein Small-Outline-Package für integrierte Schaltungen (IC), das in Oberflächenmontage auf Leiterplatten eingesetzt wird. Es benötigt etwa ca. 30 % bis 50 % weniger Platz als ein äquivalentes Dual-Inline-Package (DIP). Außerdem ist es wesentlich dünner. SO-Packages haben im Allgemeinen das gleiche PIN-Layout wie die DIP-ICs. Die Typenbezeichnung wird durch die Anzahl an Pins bestimmt. So hat beispielsweise eine SO Pins. SOI, silicon on insulator Silicon on Insulator (SOI), Foto: IBM Silicon on Insulator (SOI) ist eine Chip- Technologie bei der die einzelnen Bauelemente auf dem Chip durch Oxid- Isolation voneinander isoliert sind. Jeder einzelne Transistor eines SOI- Chips befindet sich auf einer vollständig isolierten Fläche. Zwischen den einzelnen Bauelementen sind schmale Stege, die benachbarte Bauelemente voneinander isolieren und dadurch 31

32 unerwünschte gegenseitige Beeinträchtigungen verhindert. Verfahrenstechnisch wird bei der SOI-Technik auf dem Wafer eine dünne Silizium-Oxid-Schicht (SiO2) aufgebracht, auf der sich wiederum die elektronischen Bauelemente befinden. Die SOI-Technologie hat den Vorteil, dass sie unempfindlicher gegenüber Störstrahlungen und gegenseitige Beeinträchtigung der aktiven Bauelemente ist, als andere Chip-Technologien. Die Transistoren haben eine geringere Kapazität und können dadurch schneller geschaltet werden. Außerdem erzeugen SOI-Chips geringere Verlustleistungen. Es gibt ein SOI-Konsortium in dem sich viele Chip-Hersteller zusammengeschlossen haben. Ziel des Konsortiums ist es, die SOI-Fertigungstechnik zu promoten. SOIC, small outline integrated circuit Das SOIC-Package (Small Outline Integrated Circuit) ist ein Plastik-Package für die SMT- Technik, bei dem die gebogenen Anschlusskontakte an den Längsseiten angebracht sind. SOIC-Packages sind von der JEDEC spezifiziert und in verschiedenen Standardbreiten lieferbar. Neben der schmalen Ausführung mit einer Breite von 3,8 mm gibt es noch die doppelt so Die gewinkelten Anschlusskontakte eines SOIC-Packages breite Version mit 7,6 mm Breite. Der Abstand zwischen den Anschlusskontakten ist standardmäßig 1,27 mm (0,05 inch). Die Pins sind so gewinkelt, dass sie eben auf der Leiterplatte aufliegen. Die Packagelänge ist abhängig von der Anzahl der Anschlusskontakte. SOICs gibt es in einer Version mit 6, 8, 10, 14 und 16 Pins in der Breite von 3,8 mm und einer weiteren Version mit 16, 20, 24 und 28 Anschlüssen in der Breite von 7,6 mm. 32

33 SOJ, J-leaded smalloutline package Beim SOJ-Package sind die Anschlüsse an beiden Längsseiten angebracht. Sie sind zur Platzersparnis zur Unterseite des Chips gebogen, wobei das J-leaded besagt, dass der Anschluss J-förmig gebogen ist. SOJ-Bausteine gibt es in zwei Breiten von 7,6 mm und 10 m mit 20, 24, 26, 28, 32, 36, 40, 42 und 50 Anschlüssen. Der Abstand SOJ-Package und Sockel, Foto: OKI zwischen den Anschlüssen beträgt 0,8 mm und 1,27 mm. Der SOJ-Sockel wird auf die Oberfläche montiert, er hat eine geringe Einbauhöhe, ist sehr temperaturresistent und hat Federkontakte für die Aufnahme des SOJ-Bausteins. SOP, small outline package Beim Small Outline Package (SOP) liegen die Anschlussstifte wie beim Dual Inline Package (DIP) an den Längsseiten des Chip-Bausteins und sind nach außen gebogen. SOPs gibt es mit 8, 10, 16, 24, 28, 32, 40 und 44 Pins, die einen Abstand von 1,27 mm (1/20 Inch) haben. Die Nummerierung der PINs beginnt an der Einkerbung. Das SOP-Package gibt es in den verschiedensten Bauweisen, so in der verkleinerten Bauweise als SSOP (Shrink), in der flacheren Version als TSOP (Thin), in verkleinerter und flacherer Bauweise als TSSOP (Thin Shrink) und in äußerst kleiner Bauweise als VSOP (Very Small) und als TVSOP (Thin Very Small). 33

34 SOT, small outline transistor Das SOT- oder SO-Gehäuse (Small Outline Transistor) ist das Standardgehäuse für Dioden und Transistoren. Es wurde bereits in den 70er Jahren für die SMT-Technik entwickelt und in der Konsumelektronik eingesetzt. Unter der Bezeichnung Small Outline Integrated Circuit (SOIC) wird die SOT-Bauweise auch für integrierte Schaltungen (IC) benutzt. Über die Jahre wurde der Bedarf nach kleineren IC- und Transistorgehäusen immer dringlicher, daher gibt es SOT-23-Gehäuse mit 6 Pins das SOT-Gehäuse auch in miniaturisierter Bauweise als SOT-23. Das SOT-23-Gehäuse, das von der JEDEC in TO-236 umbenannt wurde, ist nur 1,3 mm breit, 3,0 mm lang und 1,0 mm dick. Der Abstand der Pins liegt bei 1,9 mm. Die in dem SOT-23- Gehäuse enthaltenen Dice haben eine Fläche von 0,75 qmm. Ein solcher SOT-23 kann eine Leistung von 200 mw ableiten. Die kleinsten SOT-Gehäuse sind nur 0,8 mm breit, 1,6 mm lang und 0,7 mm dick, der Pinabstand liegt bei 1,0 mm. Die SOT-23-Gehäuse sind ideal für Kleinsignal-Transistoren, können auch analoge Schaltungen für Spannungsstabilisierungen, Leitungstreiber, Empfänger und Receiver, LED-Treiber, Thermostaten usw. enthalten. SOT-Gehäuse gibt es in den verschiedensten Größen, die kleinsten haben 3, 5, 6 und 8 Pins. SPGA, staggered pin grid array Bei dem Staggered Pin Grid Array (SPGA), das für Zentraleinheiten (CPU) benutzt wird, sind die Anschlüsse in mehreren Reihen versetzt unter dem Package angeordnet. Das SPGA- 34

35 Package ist eine Variante des PGA-Packages und ist für CPUs konzipiert, die mehr als 200 Anschlüsse haben. Das SPGA-Package zeichnet sich dadurch aus, dass durch das versetzte Layout der Pins auf dem gleichen Platz mehr Anschlüsse untergebracht werden können. Das Staggered-Design wird beim Pentium und bei späteren CPUs benutzt. SSOP, shrink small outline package Die SSOP-Bauweise (Shrink Small Outline Package) zeichnet sich gegenüber dem SOP-Package durch eine kompaktere Bauweise aus mit geringeren Abständen zwischen den Anschlüssen. Die SSOP-Chip-Bausteine gibt es mit 8, 16, 20, 28, 30, 32, 48, 56, 64 und 70 Anschlüssen, wobei diese Abstände zwischen 0,65 mm betragen. Die quadratischen SSOPs haben Kantenlängen von 5,3 mm (8, 16, 20, 24), 7,6 mm (48, 54) und 10,2 mm (64, 70). Im Vergleich zum SSOP-Package ist das TVSOP-Package um etwa 50 % bis 60 % kleiner und auch flacher. Die SSOPs eignen sich für die SMT-Technik und sind von der JEDEC spezifiziert. TCP, tape carrier package TCP-Packages mit integriertem Chip, Foto: OKI TCP-Packages (Tape Carrier Package) basieren auf Filmmaterial wie Upilex (TM) oder Kapton (TM). Das Filmmaterial ist mit einer Kupferfolie kaschiert, über die die Bondierung und die Anschlüsse realisiert werden. Für die automatische Montage ist der Film mit einer Perforation für den Transport versehen, ähnlich einem fotografischen Film. Der Chip wird an eine 35

36 ausgestanzte Stelle im Film eingefügt und über so genannte Bumps, das sind Kontaktstellen, bondiert. Das Filmmaterial kann eine Gesamtbreite von 35 mm, 48 mm oder 70 mm haben und 75 µm oder 125 µm dick sein. Die Anzahl an Kontakten ist beliebig variierbar und kann bis zu 544 Anschlüsse betragen. TCP-Packages sind extrem flach, haben eine exzellente Temperaturcharakteristik und bieten eine gewisse mechanische Flexibilität. Sie wurden primär für LCD-Treiber entwickelt, werden aber auch ASICs und anderen Halbleierschaltungen eingesetzt. TFBGA, thin fine-pitch ball grid array Das TFBGA-Package ist vergleichbar mit dem BGA-Package mit dem Unterschied, dass die kugelförmig geformten Lötpunkte an der Package-Unterseite einen geringeren Abstand haben. Dieser liegt bei nur 0,5 mm bis 1,0 mm. Die Lötpunkte sind wie beim BGA-Package als Array in Reihen und Spalten angeordnet. Außerdem sind die TFBGA-Packages nur 1,2 mm dick. Der Unterschied von TFBGA zu VFBGA liegt in der Dicke des Packages, das bei VFBGA nur 1,0 mm dick ist. Die Außenmaße der TFBGA-Packages sind von der JEDEC standardisiert. TQFP, thin quad flat package Das TQFP-Package (Thin Quad Flat Package) ist wesentlich flacher als das von Quad Flat Package (QFP) oder von Low Profile Quad Flat Package (LQFP). Die Bausteine sind nur 1,2 mm oder 1,27 mm dick. LQFP-Bausteine eignen sich bedingt durch ihre extrem flache Bauweise für den Einsatz in Notebooks, Handhelds und anderen mobilen Geräten. Es gibt diese Bausteine mit 44, 48, 64, 80, 100 und 120 Anschlüssen. Der Abstand zwischen den Anschlüssen kann 0,5 mm und 0,8 mm betragen. Die Größe des TQFP-Gehäuses mit 48 Pins beträgt 7,0 mm x 7,0 mm. Die Nummerierung der Anschlüsse erfolgt fortlaufend von der Markierung aus gegen den Uhrzeigersinn. 36

37 Transistorgehäuse Transistorgehäuse schützen den Transistor gegen mechanische Beeinträchtigung, sowie gegen chemische und Feuchtigkeitseinflüsse. Ein solches Gehäuse kann aus Metall oder Plastik bestehen und unterschiedliche Bauformen und Größen haben. Von den Bauformen her lassen sich Transistorgehäuse in zwei Hauptgruppen gliedern: Diode Outline (DO) für Dioden und Transistor Outline (TO) für Transistoren. Diese beiden Bauformen gibt es in Small-Outline-Versionen als Small Outline Diode (SOD), Small Outline Transistor (SOT) und für SOICs als Small Outline (SO). Sie unterscheiden sich durch den produktionstechnischen Einsatz auf den Leiterplatten. Die TO-Bauform ist für die Durchstecktechnik, während die SOT-Bauformen für die SMT-Technik entwickelt wurden. Transistorgehäuse in TO- Bauform können ein Rundgehäuse haben; es gibt sie aber auch im Flachgehäuse (TO-220 und TO-254) für die direkte Montage auf das Chassis oder die Leiterplatte; das TO- Gehäuse kann darüber hinaus aus Metall oder Plastik bestehen. Die einzelnen Varianten hängen von der Transistorgehäuse in TO- und SOT-Bauform Anwendung und der 37

38 Transistorleistung ab. So gibt es in der TO-Bauform Kleinsignaltransistoren (TO-18), Transistoren für niedrige Leistungen bis 1 W (TO-5 und TO-39), für mittlere Leistungen (TO- 66) und hohe Leistungen (TO-3 und TO-254). Neben der Transistorleistung hängt die Größe der TO-Bauform von der Anzahl der Anschlussdrähte ab. Da sich in einem Transistorgehäuse auch zwei Transistoren oder eine Transistorschaltung befinden können, gibt es Rundgehäuse mit 6 Pins (TO-78) oder mit 10 Pins (TO-100). Die SOT-Bauform wird den steigenden Anforderungen an kleinste Abmessungen gerecht. Bauteile in SOT-Bauformen haben Abmessungen im niedrigen einstelligen Millimeterbereich. So hat beispielsweise der SOT-23 Abmessungen von 1,3 mm und 3,0 mm, bei einer Dicke von 1,0 mm. Kleinste SOT-Gehäuse sind nur 0,8 mm breit und 1,6 mm lang. TSLP, thin small leadless package Thin Small Leadless Packages (TSLP) sind kleine und kleinste SMD-Packages für Analogschaltungen. Wie aus der Bezeichnung hervorgeht sind sie äußerst dünn und haben eine Bauhöhe von weit unter einem Millimeter. Je nach Kontaktzahl liegt ihre Baubreite bei zwei Kontaktflächen unter einem Millimeter, bei sechs Kontaktflächen bei 1,5 Millimeter. Gleiches gilt für die Baulänge, die bei zwei Kontaktflächen bei einem Millimeter liegt, bei sechs Kontaktflächen bei 2,3 mm. TSLP- Packages gibt es mit bis zu sechzehn TSLP-Package mit sieben Kontaktfl., Foto: Infineon Kontaktflächen, die unterhalb des Packages 38