Betriebssysteme Teil 6: Hardware-Schicht II

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Betriebssysteme Teil 6: Hardware-Schicht II"

Transkript

1 Betriebssysteme Teil 6: Hardware-Schicht II

2 Literatur [6-1] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen Schule. Duden-Verlag, 2003, S.43-53, , , S , [6-2] Hübscher, Heinrich et al.: IT-Handbuch, IT-System-elektroniker/- in, Fachinformatiker/-in. Westermann, 2. Auflage, 2001, S , 114, 125 [6-3] Plate, Jürgen: Einführung Datenverarbeitungssysteme. [6-4] Frielingsdorf, H.; Lintermann, F.-J., Schaefer, U. Schulte-Göcking, W.: Basiswissen IT-Berufe Einfache IT-Systeme. Bildungsverlag EINS, 3. Auflage, 2004, S

3 Übersicht Allgemeines Modell einer CPU Pipeling Cache Arbeitsmodi Exceptions Syscalls 3

4 Modell einer CPU PC SR 32 bit 32 bit Daten- Register PC = Program Counter SR = Status Register Address- Register 32 bit CPU = Central Processing Unit = Rechenwerk mit Registern und Leitwerk 32-bit-CPU Register = Schneller Speicher innerhalb der CPU als Speicher für Operanden von Operationen 4

5 Programm Counter PC und weitere Register PC = Program Counter enthält die Adresse der aktuellen Instruktion Um auf die nächste Instruktion zu zeigen, muss dieses Register um die Länge des aktuell interpretierten Befehls inkrementiert werden. Manchmal heißt der PC auch IP: IP = Instruction Pointer (zwar ein besserer Name, der sich aber nicht durchgesetzt hat) SR = Status Register enthält Resultate der letzten Instruktion sowie globale Zustände, wie z.b. Privilegien Datenregister: Universell verwendbare Register für Zwischenergebnisse Adressregister: Register für Adressen des Arbeitsspeichers, teilweise mit reservierter Bedeutung diese Register sind Pointer (Zeiger) 5

6 Modell des Status-Registers (SR) Das Status-Register (SR) hat intern 4 Bits (Condition Codes), die den Zustand des letzten Befehls widerspiegeln: Name Bedeutung C Carry, Überlauf Z Zero, 0 N Negativ V Arithmetischer Überlauf N Z V C Status-Register mit den Condition Code Bits Es gibt CPUs mit weiteren Condition Codes. Manchmal werden diese Bits auch Flags genannt. 6

7 Beispiel: Motorola

8 Beispiel: Intel x86 - Intel Architektur (Auszug) 8

9 Verfahren zur Beschleunigung: Pipelining I Pipelining = Verfahren einer CPU so viele Phasen der Ausführung eines Befehls wie möglich trotz sequenzieller Semantik parallel auszuführen. Die Effekte der Befehle werden trotzdem sequentiell wirksam, d.h. es gibt zwar eine partiell parallele Ausführung unabhängiger Befehlsteile und aber trotzdem keine Parallelität von unterschiedlichen Programmen. Parallelität liegt erst dann vor, wenn die Semantik (Wirkung) mehrerer Befehle parallel realisiert wird. Phasen einer Befehlsausführung: Holen der Instruktion Holen der Operanden Ausführen des Befehls Zurückschreiben der Ergebnisse Superpipelining = Pipelining-Verfahren, bei dem auch Phasen gleicher Art (teil-)parallel ablaufen 9

10 Verfahren zur Beschleunigung: Pipelining II 10

11 Verfahren zur Beschleunigung: Pipelining III Super Skalar Pipelining = Pipelining-Verfahren, bei dem mehrere unabhängige Befehle (teil-)parallel ablaufen Zwei Befehle sind unabhängig, wenn keine Seiteneffekte auftreten, denn nur dann ist das Ergebnis beider Befehle unabhängig von der Reihenfolge ihrer Ausführung. Sind die Befehle abhängig, fällt das Super Skalar Pipelining auf das Superpipelining zurück. Das Super Skalar Pipelining beißt sich etwas mit der obigen Definition, da dort von Teilen eines Befehls gesprochen wird. Hier wird nun der nächste Schritt gemacht: ganze Befehle werden parallelisiert. 11

12 Verfahren zur Beschleunigung: Pipelining IV Siehe auch: 12

13 Hyperthreading Hyperthreading ist eine Produktbezeichnung von Intel, kein allgemeines Verfahren. Beim Hyperthreading sind in der CPU zwei (oder auch mehr) Registersätze (alle Register) vorhanden, so dass ein Umschalten von einem Thread zu einem anderen schneller geht. Hyperthreading ist auch kein Verfahren der Parallelisierung, da zu einem Zeitpunkt immer nur ein Registersatz benutzt wird. Hyperthreading hat mit Pipelinig nichts zu tun. Siehe auch: 13

14 Verfahren zur Beschleunigung: Cache I Cache = schneller Zwischenspeicher, in dem Daten/Instruktionen gehalten werden, von denen gehofft wird, dass auf diese bald zugegriffen wird. In diesem Fall werden sie vom Cache und nicht vom RAM geliefert. 14

15 Verfahren zur Beschleunigung: Cache II CPU liest Datum Cache prüft, ob Datum vorhanden Falls ja, Datum wird unmittelbar geliefert Falls nein, Datum wird aus RAM geladen, in den Cache gebracht und der CPU geliefert Beim Laden: Es werden die Daten im Cache bestimmt, die entfernt werden müssen. Dies erfolgt nur, wenn der Cache voll ist und etwas gelöscht werden muss. CPU schreibt ein Datum Datum wird im Cache gespeichert und sofort in den RAM geschrieben oder erst dann in den RAM geschrieben, wenn dieses Datum verdrängt wird, weil im Cache Platz geschaffen werden muss. 15

16 Verfahren zur Beschleunigung: Cache III Abhängig vom Ort, Technologie und Funktion werden verschiedene Levels (Ebenen) eingeführt: Level 1 (L1) Cache: Cache innerhalb des CPU-Chips Level 2 (L2) Cache: Cache in unmittelbarer Nähe der CPU oder innerhalb des CPU-Chips 16

17 Verfahren zur Beschleunigung: Cache IV Wo welcher Cache verwendet wird, hat sich im Laufe der letzten 30 Jahre geändert: Kein Cache L1-Cache als RAM beim CPU-Chip L1-Cache auf CPU-Chip, L2-Cache auf CPU-Modul L1- und L2-Cache auf CPU-Chip Architekturen mit mehreren CPU-Kernen haben drei Level: Level 1 (L1) Cache: Cache innerhalb des CPU-Chip Level 2 (L2) Cache: 2. Cache im CPU-Chip Level 3 (L3) Cache zwischen mehreren CPUs und Bus CPU-Modul = Kleine Karte mit CPU und Cache-Chips, die in einen Slot gesteckt wird (bei Intel nur Pentium II) 17

18 Probleme der Cache Realisierung I Cache-Kohärenz (Übereinstimmung mit RAM): Der Cache muss immer die aktuellen Daten enthalten, auf keinem Fall veraltete. Dieses Problem tritt bei Mehr- Prozessoranlagen sowie bei I/O (DMA) auf. In diesen Fällen schreiben I/O-Geräte unter Umgehung des Caches etwas in den RAM. Trashing Trashing ist ein Effekt, bei dem die Daten, die als nächstes benötigt werden, vor diesem Zugriff aus dem Cache entfernt werden, so dass der Cache wenig Effekt hat. Hierbei spielt der Algorithmus, welche Daten bei Überfüllung aus dem Cache entfernt werden, eine große Rolle. 18

19 Probleme der Cache Realisierung II Cache-Kohärenz (Übereinstimmung mit anderen Caches): Auch die Caches untereinander müssen abgestimmt werden, wenn parallel arbeitende CPUs auf dieselben Speicherzellen des RAMs zugreifen. 19

20 CPU-Arbeitsmodi I Im Status-Register der CPU befindet sich ein Bit zum Vermerken des Arbeitsmodus der CPU: User-Mode= Normaler, eingeschränkter Modus Kernel-Mode = Supervisor-Mode= nur vom Betriebssystem benutzter Modus ohne jede Einschränkung Manchmal sind es mehrere derartige Bits, so dass es mehr als 2 Modi der CPU gibt, z.b. bei den Intel-Prozessoren IA32. Die Einschränkungen im User-Mode betreffen die Ausführung folgender Gruppen von Instruktionen: I/O-Instruktionen (falls vorhanden) Administrationsinstruktionen (Reset, Stop etc.) Setzen des Status-Registers, speziell des Modus-Bits 20

21 CPU-Arbeitsmodi II Besondere Register Beispiel MC68000 Es gibt Maschinen, die besitzen unterschiedliche Register für die Arbeitsmodi. Z.B. MC68000: Es gibt zwei Stackpointer, die beide A7 bzw. SP heißen, aber jeweils nur in einem Modus benutzt werden, d.h. beim Wechsel des Modus wird auch gleichzeitig der Stack gewechselt. Andere Maschinen haben sogar mehrere getrennte Registersätze für die Modi. 21

22 CPU-Arbeitsmodi III SR-Zusammenfassung Status Register (SR): Flags, die das Resultat des letzten Befehls beschreiben, z. B. ob das Resultat kleiner als 0 war etc. Modus-Bit, das definiert, in welchem Modus sich die CPU befindet Beispiel des MC68000: 22

23 CPU-Status Unter bestimmten Umständen muss der gesamte CPU-Inhalt in den Speicher gerettet und später wieder hergestellt werden. CPU-Status = Inhalt der CPU, d.h. Alle Daten- und Adressregister, auch SP Status-Register (SR) Program Counter (PC) Um den alten Zustand wieder herzustellen, müssen diese Werte wieder in die Register geschrieben werden, jedoch kann das Modus-Bit nur dann verändert werden, wenn die CPU vorher im Supervisor/Kernel-Modus ist. 23

24 Exceptions Exception = Ausnahmesituation einer Instruktion mit anschließendem Abbruch der Ausführung und dessen Behandlung im Kernel-Modus Beispiele für Exceptions: Division durch 0 Word-Zugriff auf den Speicher mit ungerader Adresse RAM signalisiert Speicherfehler Zugriff auf nicht vorhandenem Speicher Verletzung von Zugriffsregeln (MMU) 24

25 Ablauf bei Exceptions Wenn die CPU eine Exception festgestellt hat: 1. Abbruch der aktuellen Instruktion 2. Wechsel in den Kernel-Modus (Setzen des Modus-Bits) 3. Bestimmen des Trap-Handlers 4. Retten des alten Status-Registers 5. Retten des aktuellen PC-Wertes 6. Sprung zum Trap-Handler (Setzen des PC) 7. Retten des restlichen CPU-Status auf den Stack 8. Beginn der Behandlung Die ersten 6 Schritte werden automatisch durch die CPU als Abschluss der aktuellen Instruktion durchgeführt. 25

26 Stackaufbau vor und nach Exception I <- LB <- LB Lokale Variablen Lokale Variablen SP -> Zwischenergebnisse Zwischenergebnisse Status-Register Return-Address Wird automatisch erstellt SP -> CPU-Status-Rest Muss programmiert werden Vor Exception Exception-Handler läuft 26

27 Stackaufbau vor und nach Exception II SP -> (1) (2) SR Zum Beginn des Trap-Handlers SP -> PC SP -> SR PC SP -> Rückkehr ins alte Programm aus Trap-Handler 27

28 Begriffe Trap = Exception = Ausnahmesituation Trap-Handler = Routine, die als Reaktion einer Exception aufgerufen wird Es gibt eine Tabelle mit den Adressen der Trap-Handler. Die Traps/Exceptions haben Nummern, die als Indices in diese Tabelle benutzt werden. Achtung! Dies nicht verwechseln mit der Trap-Instruktion. Diese benutzt denselben Mechanismus, ist aber keine Folge eines Problems. 28

29 Bestimmung des Trap-Handlers Exception-Nummer Handler F4 Handler F3 Routinen im Kernel Handler F2 Indizieren Adresse FN... Adresse F4 Adresse F3 Adresse F2 Adresse F1... Tabelle steht an einer speziellen dafür vorgesehenen Stelle 29

30 Aktivitäten des Trap-Handlers Je nach Schwere kann der Trap-Handler unterschiedliche Dinge tun: Ausgabe einer Fehlermeldung mit Fortführung des Programms mit der nächsten Instruktion Abbruch des Programms Reparatur des Problems und Wiederholung der abgebrochenen Instruktion 30

31 Syscall System Call Syscall = System Call = Systemaufruf = Aufruf einer Routine im Kernel Ein Syscall ist ein Unterprogramm-Aufruf mit Wechsel des CPU- Modus in den Kernel-Mode. Zum Beginn des Syscalls wird der CPU-Status gerettet. Bei der Rückkehr aus der Kernelroutine wird bis auf einen Return-Code der alte CPU-Status wieder hergestellt. Der Return-Code besagt dem Aufrufer, ob alles in Ordnung war bzw. wenn ein Wert zu liefern ist, welcher Wert dies ist. Dafür wird meistens ein bestimmtes Register benutzt (das nicht wiederhergestellt wird). 31

32 Trap-Instruktion Zentral beim Syscall steht die Trap-Instruktion, die sehr ähnlich zum Unterprogrammaufruf ist. Die Rückkehr zum Aufrufer erfolgt durch die RTT-Instruktion (Return-from-Trap). Die Trap-Instruktion rettet das SR-Register sowie den aktuellen PC-Wert auf den Stack, bestimmt anhand einer Tabelle mit Sprungadressen, wohin gesprungen werden soll, und springt dorthin. Die RTT-Instruktion holt den geretteten PC-Wert vom Stack und schreibt ihn in den PC (Sprung zurück); dasselbe erfolgt mit dem SR-Wert, wobei hier der neue CPU-Modus durch den wieder hergestellten SR-Wert bestimmt wird. 32

33 TRAP und RTT I (1) (2) SP -> SR Trap-Instruktion SP -> PC SP -> SR PC SP -> RTT-Instruktion Die Ähnlichkeit zum Fall der Exceptions ist beabsichtigt. 33

34 TRAP und RTT II - Ablauf TRAP-Instruktion RTT-Instruktion CPU-Mode:= Kernel Push Aktuelles Status-Register Push Programm Counter PC:= Spezielle Adresse Setzen des Kernel-Mode im SR Pop Programm Counter Pop Status-Register PC:= Adresse nach Trap CPU-Mode:= SR-Wert Das Aufrufen eines Trap-Handlers sieht genauso wie die Behandlung einer Exception aus; dasselbe gilt auch für die Rückkehr. Eine Exception ist eine Reaktion auf einen Fehler, während es sich bei der Trap-Instruktion um einen gewollten Aufruf handelt. 34

35 TRAP und RTT III Sicht des Programmierers User-Mode Kernel-Mode... Parameter setzen TRAP Parameter beseitigen... push Register push Local Variables... Ausführen der Funktion pop Local Variables pop Register RTT Prolog Epilog Dass und welche Register gerettet und wieder hergestellt werden, ist eine Konvention, die individuell festgelegt ist. 35

36 Noch einmal: Aufruf einer Routine Aufrufer Routine... Parameter setzen JSR Parameter beseitigen... push Register push Local Variables... Ausführen der Funktion... pop Local Variables pop Register RTS Prolog Epilog Dies kann im sowohl im User-Modus als auch im Kernel-Modus ablaufen. Dass und welche Register gerettet und wieder hergestellt werden, ist eine Konvention, die individuell in der Programmiersprache festgelegt ist. 36

37 Exception Sicht des Programmierers User-Mode Kernel-Mode mov r1,#42 mov r0,#0 div r1,r2... push Register push Local Variables... Behandlung pop Local Variables pop Register RTT Prolog Epilog Die Rückkehr ins alte Programm findet nur dann statt, wenn der Fehler erfolgreich behandelt werden konnte. Die Ähnlichkeiten von Exceptions, Trap-Instruktion und Subroutinen- Aufruf sind beabsichtigt. 37

38 Trap-Call I ohne Wechsel des Stacks Lokale Variablen Lokale Variablen SP -> Parameter N... Parameter 2 Parameter 1 SP -> Zwischenergebnisse Zwischenergebnisse Parameter N... Parameter 2 Parameter 1 Status-Register Return-Address Aufrufer vor trap Direkt nach trap im Kernel 38

39 Trap-Call II Bestimmung des Trap-Handlers 39

40 Hinweis zum Stackwechsel In der vorgestellten Version wird nur mit einem Stack gearbeitet, d.h. nach dem Trap wird derselbe Stack im Kernel-Mode benutzt. Viele Maschinen arbeiten nicht so: Sie besitzen zwei Stackpointer, einen für den User-Mode und einen für den Kernel-Mode. Bei diesen Maschinen findet noch ein Wechsel des Stacks statt: Kernel-SP (KSP) = Stackpointer für den Kernel-Modus User-SP (USP) = Stackpointer für den User-Modus 40

41 Call und Trap Vergleich des Stacklayouts Nach Call Nach Exception/Trap/Syscall Parameter n... Parameter 2 Parameter 1 Parameter n... Parameter 2 Parameter 1 (1) Return SR-Register (2) Lokale Variablen Temporäre Variablen <-SP (1) (2) Return Register (SP+...) Lokale Variablen (1) Rückkehr-Information (2) Lokaler Kontext Temporäre Variablen <-SP 41

42 Call und Trap Zusammenfassung Ein Call ist ein programmierter, parametrisierbarer Sprung mit Rückkehrinformation ohne Modus-Wechsel. Ein Trap ist ein programmierter, parametrisierbarer Sprung mit Rückkehrinformation mit Wechsel in den Kernelmode. Eine Exception ist ein (fehlerhaft) programmierter Sprung mit Rückkehrinformation mit Wechsel in den Kernelmode. Mit Traps werden Syscalls realisiert. Traps werden innerhalb des Kernels nicht verwendet. Exceptions sind Abbrüche in der Instruktionsausführung und werden wie Traps behandelt. 42

43 Nach dieser Anstrengung etwas Entspannung... 43

[6-1] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen Schule. Duden-Verlag, 2003, S.43-53, , , S.

[6-1] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen Schule. Duden-Verlag, 2003, S.43-53, , , S. Literatur [6-1] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen Schule. Duden-Verlag, 2003, S.43-53, 214-224, 239-242, S. 267-299,304-313 [6-2] Hübscher, Heinrich et al.: IT-Handbuch, IT-System-elektroniker/-

Mehr

Architektur Verteilter Systeme Teil 2: Prozesse und Threads

Architektur Verteilter Systeme Teil 2: Prozesse und Threads Architektur Verteilter Systeme Teil 2: Prozesse und Threads 21.10.15 1 Übersicht Prozess Thread Scheduler Time Sharing 2 Begriff Prozess und Thread I Prozess = Sequentiell ablaufendes Programm Thread =

Mehr

Betriebssysteme Teil 10: Virtueller Speicher

Betriebssysteme Teil 10: Virtueller Speicher Betriebssysteme Teil 10: Virtueller Speicher 11.12.15 1 Übersicht Segmente Systemaufrufe Swapping Paging 2 Physikalischer Adressraum I - Wiederholung 3 Physikalischer Adressraum II - Wiederholung Es wird

Mehr

Übersicht. Virtueller Speicher CPU-Modi Virtuelle Maschinen. ISM SS 2015 - Teil 4/ProtectionI

Übersicht. Virtueller Speicher CPU-Modi Virtuelle Maschinen. ISM SS 2015 - Teil 4/ProtectionI Übersicht Virtueller Speicher CPU-Modi Virtuelle Maschinen 2 Behandelter Bereich: Virtualisierung Syscall-Schnittstelle Ports Server Apps Server Apps Betriebssystem Protokolle Betriebssystem Medien Hardware

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Computer-Systeme Teil 15: Virtueller Speicher

Computer-Systeme Teil 15: Virtueller Speicher Computer-Systeme Teil 15: Virtueller Speicher Computer-Systeme WS 12/13 - Teil 15/Virtueller Speicher 14.01.2013 1 Übersicht Segmente Systemaufrufe Swapping Paging Computer-Systeme WS 12/13 - Teil 15/Virtueller

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

Betriebssysteme Teil 3: Laufzeitsystem für Programme

Betriebssysteme Teil 3: Laufzeitsystem für Programme Betriebssysteme Teil 3: Laufzeitsystem für Programme 23.10.15 1 Literatur [3-1] Stack: http://fbim.fh-regensburg.de/~hab39652/pg1/skriptum/ ausdruecke/maschinenmodell.html [3-2] https://de.wikipedia.org/wiki/dynamischer_speicher

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl

Mehr

Unterprogramme. Unterprogramme

Unterprogramme. Unterprogramme Unterprogramme Unterprogramme wichtiges Hilfsmittel für mehrfach benötigte Programmabschnitte spielen in höheren Programmiersprachen eine wesentliche Rolle in Assembler sind bestimmte Konventionen nötig

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

Computer-Systeme. Teil 6: Motherboard

Computer-Systeme. Teil 6: Motherboard Computer-Systeme Teil 6: Motherboard Verbesserte Version Computer-Systeme WS 12/13 - Teil 6/Motherboard 15.11.2012 1 Literatur [6-1] [6-2] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen Schule.

Mehr

B1 Stapelspeicher (stack)

B1 Stapelspeicher (stack) B1 Stapelspeicher (stack) Arbeitsweise des LIFO-Stapelspeichers Im Kapitel "Unterprogramme" wurde schon erwähnt, dass Unterprogramme einen so genannten Stapelspeicher (Kellerspeicher, Stapel, stack) benötigen

Mehr

Übungscomputer mit Prozessor 8085 - Bedienungsanleitung

Übungscomputer mit Prozessor 8085 - Bedienungsanleitung Seite 1 von 9 Pinbelegung der Steckerleisten im Übungsgerät Seite 2 von 9 Inbetriebnahme: Schalter S1, S2, und S3 in Stellung 1 (oben) schalten. Spannung 5 V anlegen. ACHTUNG auf Polarität achten. Taste

Mehr

Betriebssysteme Kap B: Hardwaremechanismen

Betriebssysteme Kap B: Hardwaremechanismen 1 Betriebssysteme Kap B: Hardwaremechanismen 2 Beispielprozessor Ein- / Ausgabe p[ ] ir Leitwerk pc Register a f sp Rechenwerk Speicher m[ ] Spezielle Register Flagregister f f.i: Interrupt-Enable-Flag

Mehr

Wie groß ist die Page Table?

Wie groß ist die Page Table? Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten

Mehr

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen

Mehr

Mikrocomputertechnik. Adressierungsarten

Mikrocomputertechnik. Adressierungsarten Adressierungsarten Ein Mikroprozessor bietet meist eine Reihe von Möglichkeiten, die Operanden für eine Rechenoperation zu bestimmen. Diese Möglichkeiten bezeichnet man als Adressierungsarten. unmittelbare

Mehr

Betriebssysteme Teil 7: Konzept der Threads

Betriebssysteme Teil 7: Konzept der Threads Betriebssysteme Teil 7: Konzept der Threads 06.11.15 1 Übersicht I/O als langsamster Vorgang Threadwechsel mit der Resume-Operation Interrupts Scheduler Time Sharing 2 Motivation Die Geschwindigkeit der

Mehr

Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).

Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle

Mehr

Name: ES2 Klausur Thema: ARM Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 75 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Technische Informatik 2 Adressierungsarten

Technische Informatik 2 Adressierungsarten Technische Informatik 2 Adressierungsarten Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute X-Adressmaschine 0-Adressmaschine 1-Adressmaschine 2-Adressmaschine

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer ITIS-D'' IT-Infrastruktur WS 2014/15 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz D'': Rechnerstrukturen, Teil 3 v1.0, 2014/11/27 Folie D''-1 Dieser Foliensatz Vorlesungsübersicht Seminar Wiss.

Mehr

Computer-Architektur Ein Überblick

Computer-Architektur Ein Überblick Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27

Mehr

Im Original veränderbare Word-Dateien

Im Original veränderbare Word-Dateien Das Von-Neumann-Prinzip Prinzipien der Datenverarbeitung Fast alle modernen Computer funktionieren nach dem Von- Neumann-Prinzip. Der Erfinder dieses Konzeptes John von Neumann (1903-1957) war ein in den

Mehr

Computer-Systeme. Teil 6: Motherboard

Computer-Systeme. Teil 6: Motherboard Computer-Systeme Teil 6: Motherboard Verbesserte Version Computer-Systeme WS 12/13 - Teil 6/Motherboard 15.11.2012 1 Literatur [6-1] [6-2] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen Schule.

Mehr

Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung

Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi Tarek.Gasmi@informatik.stud.uni-erlangen.de

Mehr

DOSEMU. Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Matthias Felix FAU. 13.

DOSEMU. Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Matthias Felix FAU. 13. DOSEMU Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren Matthias Felix filo@icip.de FAU 13. Juni 2007 Matthias Felix (FAU) DOSEMU 13. Juni 2007 1 / 22 Inhalt 1 Einführung

Mehr

Geräteentwurf mit Mikroprozessoren 1

Geräteentwurf mit Mikroprozessoren 1 Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung

Mehr

Arbeitsfolien - Teil 4 CISC und RISC

Arbeitsfolien - Teil 4 CISC und RISC Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik

Mehr

5 Speicherverwaltung. bs-5.1 1

5 Speicherverwaltung. bs-5.1 1 5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus

Mehr

Übungsblatt 10 (Block C 2) (16 Punkte)

Übungsblatt 10 (Block C 2) (16 Punkte) georg.von-der-brueggen [ ] tu-dortmund.de ulrich.gabor [ ] tu-dortmund.de pascal.libuschewski [ ] tu-dortmund.de Übung zur Vorlesung Rechnerstrukturen Wintersemester 2016 Übungsblatt 10 (Block C 2) (16

Mehr

10. Die Adressierungsarten des MSP 430

10. Die Adressierungsarten des MSP 430 10. Die Adressierungsarten 10.1 Übersicht über die Adressierungsarten 10.2 -Operanden 10.3 Indexregister mit Distanz 10.4 Symbolische (relativ zum ) 10.5 Absolute 10.6 Indirekte 10.7 Indirekte Adressierung

Mehr

Computer-Systeme. Teil 5: Central Processing Unit (CPU)

Computer-Systeme. Teil 5: Central Processing Unit (CPU) Computer-Systeme Teil 5: Central Processing Unit (CPU) Computer-Systeme WS 12/13- Teil 5/CPU 05.11.2012 1 Literatur [5-1] [5-2] [5-3] Bauer, F.L.: Wer erfand den von Neumann-Rechner? Informatik Spektrum,

Mehr

Computer-Systeme Teil 5: Central Processing Unit (CPU)

Computer-Systeme Teil 5: Central Processing Unit (CPU) Computer-Systeme Teil 5: Central Processing Unit (CPU) Computer-Systeme WS 12/13- Teil 5/CPU 05.11.2012 1 Literatur [5-1] [5-2] [5-3] Bauer, F.L.: Wer erfand den von Neumann-Rechner? Informatik Spektrum,

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur ARM, x86 und ISA Prinzipien Übersicht Rudimente des ARM Assemblers Rudimente des Intel Assemblers ISA Prinzipien Grundlagen der Rechnerarchitektur Assembler 2 Rudimente

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

Datensicherung. Beschreibung der Datensicherung

Datensicherung. Beschreibung der Datensicherung Datensicherung Mit dem Datensicherungsprogramm können Sie Ihre persönlichen Daten problemlos Sichern. Es ist möglich eine komplette Datensicherung durchzuführen, aber auch nur die neuen und geänderten

Mehr

Hardware-basierte Virtualisierung

Hardware-basierte Virtualisierung Hardware-basierte Virtualisierung Dr.-Ing. Volkmar Sieh Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 V. Sieh Hardware-basierte

Mehr

4D Server v12 64-bit Version BETA VERSION

4D Server v12 64-bit Version BETA VERSION 4D Server v12 64-bit Version BETA VERSION 4D Server v12 unterstützt jetzt das Windows 64-bit Betriebssystem. Hauptvorteil der 64-bit Technologie ist die rundum verbesserte Performance der Anwendungen und

Mehr

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Von-Neumann-Rechner (John von Neumann : 1903-1957) C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Quelle: http://www.cs.uakron.edu/~margush/465/01_intro.html Analytical Engine - Calculate

Mehr

1. Übung - Einführung/Rechnerarchitektur

1. Übung - Einführung/Rechnerarchitektur 1. Übung - Einführung/Rechnerarchitektur Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen 1. Aufgabe: Was ist Hard- bzw. Software? a Computermaus b Betriebssystem c Drucker d Internetbrowser

Mehr

Interrupts. Funktionsprinzip. Funktionsprinzip. Beispiel in C

Interrupts. Funktionsprinzip. Funktionsprinzip. Beispiel in C Interrupts Funktionsprinzip Interrupts bei ATmega128 Beispiel in C Funktionsprinzip 1 Was ist ein Interrupt? C muss auf Ereignisse reagieren können, z.b.: - jemand drückt eine Taste - USART hat Daten empfangen

Mehr

Betriebssysteme Übung 2. Tutorium System Calls & Multiprogramming

Betriebssysteme Übung 2. Tutorium System Calls & Multiprogramming Betriebssysteme Übung 2. Tutorium System Calls & Multiprogramming Task Wiederholung 1 System SysCalls (1) Wozu? Sicherheit Stabilität Erfordert verschiedene modes of execution: user mode privileged mode

Mehr

Übersicht. Nebenläufige Programmierung. Praxis und Semantik. Einleitung. Sequentielle und nebenläufige Programmierung. Warum ist. interessant?

Übersicht. Nebenläufige Programmierung. Praxis und Semantik. Einleitung. Sequentielle und nebenläufige Programmierung. Warum ist. interessant? Übersicht Aktuelle Themen zu Informatik der Systeme: Nebenläufige Programmierung: Praxis und Semantik Einleitung 1 2 der nebenläufigen Programmierung WS 2011/12 Stand der Folien: 18. Oktober 2011 1 TIDS

Mehr

Einrichtung von Outlook 2000 und Import alter Emails

Einrichtung von Outlook 2000 und Import alter Emails Einrichtung von Outlook 2000 und Import alter Emails Voraussetzung: Sie haben vorher mit Outlook Express oder Outlook gearbeitet. Sie benutzen die Computer in den Computerpools der FH. Schritte: 1. Outlook

Mehr

Sicheres C Programmieren in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011

Sicheres C Programmieren in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011 Sicheres C in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011 Dipl. Ing. (FH) Ebrecht Roland, Infineon Technologies AG M.Eng (Electronic Systems) Güller Markus, Infineon Technologies

Mehr

Protected User-Level DMA in SCI Shared Memory Umgebungen

Protected User-Level DMA in SCI Shared Memory Umgebungen Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen

Mehr

Betriebssysteme Vorstellung

Betriebssysteme Vorstellung Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

Wer in der Grundschule ein wenig aufgepasst hat, sollte in der Lage sein schriftlich eine Zahl durch eine zweite zu teilen.

Wer in der Grundschule ein wenig aufgepasst hat, sollte in der Lage sein schriftlich eine Zahl durch eine zweite zu teilen. Teilen binär Teil 1 - Vorzeichenlose Ganzzahlen ============ Irgendwann steht jeder Programmieren vor diesem Problem. Wie teile ich eine Binärzahl durch eine zweite? Wer in der Grundschule ein wenig aufgepasst

Mehr

Projekt für Systemprogrammierung WS 06/07

Projekt für Systemprogrammierung WS 06/07 Dienstag 30.01.2007 Projekt für Systemprogrammierung WS 06/07 Von: Hassan Bellamin E-Mail: h_bellamin@web.de Gliederung: 1. Geschichte und Definition 2. Was ist Virtualisierung? 3. Welche Virtualisierungssoftware

Mehr

Vorlesung Rechnerarchitektur. Einführung

Vorlesung Rechnerarchitektur. Einführung Vorlesung Rechnerarchitektur Einführung Themen der Vorlesung Die Vorlesung entwickelt an Hand von zwei Beispielen wichtige Prinzipien der Prozessorarchitektur und der Speicherarchitektur: MU0 Arm Speicher

Mehr

Hardware-basierte Virtualisierung

Hardware-basierte Virtualisierung Hardware-basierte Virtualisierung Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2011/2012 Hardware-basierte Virtualisierung 1/22

Mehr

Operating System Kernels

Operating System Kernels Operating System Kernels von Patrick Bitterling 1 Themenübersicht -Eine Einleitung über Kernel -Begriffserklärung, Architekturen -Kernel Subsysteme -Prozess-Scheduling, Speichermanagement,... -Der Networking

Mehr

Technische Informatik 1 Übung 2 Assembler (Rechenübung) Georgia Giannopoulou (ggeorgia@tik.ee.ethz.ch) 22./23. Oktober 2015

Technische Informatik 1 Übung 2 Assembler (Rechenübung) Georgia Giannopoulou (ggeorgia@tik.ee.ethz.ch) 22./23. Oktober 2015 Technische Informatik 1 Übung 2 Assembler (Rechenübung) Georgia Giannopoulou (ggeorgia@tik.ee.ethz.ch) 22./23. Oktober 2015 Ziele der Übung Aufgabe 1 Aufbau und Aufruf von Funktionen in Assembler Codeanalyse

Mehr

Systeme 1. Kapitel 6. Nebenläufigkeit und wechselseitiger Ausschluss

Systeme 1. Kapitel 6. Nebenläufigkeit und wechselseitiger Ausschluss Systeme 1 Kapitel 6 Nebenläufigkeit und wechselseitiger Ausschluss Threads Die Adressräume verschiedener Prozesse sind getrennt und geschützt gegen den Zugriff anderer Prozesse. Threads sind leichtgewichtige

Mehr

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen

Mehr

MAP CellSs Mapprakt3

MAP CellSs Mapprakt3 MAP CellSs Mapprakt3 Andreas Fall, Matthias Ziegler, Mark Duchon Hardware-Software-Co-Design Universität Erlangen-Nürnberg Andreas Fall, Matthias Ziegler, Mark Duchon 1 CellSs Cell CPU (1x PPU + 6x SPU)

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

Just-In-Time-Compiler (2)

Just-In-Time-Compiler (2) Just-In-Time-Compiler (2) Dr.-Ing. Volkmar Sieh Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2015/2016 V. Sieh Just-In-Time-Compiler

Mehr

9 Multithreading. 1 Idee des Multithreading

9 Multithreading. 1 Idee des Multithreading 9 Multithreading Jörn Loviscach Versionsstand: 21. Juli 2015, 11:50 Die nummerierten Felder sind absichtlich leer, zum Ausfüllen beim Ansehen der Videos: http://www.j3l7h.de/videos.html This work is licensed

Mehr

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit) Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 7 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Design and Implementation of a Soft-error Resilient OSEK Real-time Operating System

Design and Implementation of a Soft-error Resilient OSEK Real-time Operating System Design and Implementation of a Soft-error Resilient OSEK Real-time Operating System Florian Lukas Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich Alexander Universität Erlangen

Mehr

"Organisation und Technologie von Rechensystemen 4"

Organisation und Technologie von Rechensystemen 4 Klausur OTRS-4, 29.09.2004 Seite 1 (12) INSTITUT FÜR INFORMATIK Lehrstuhl für Rechnerarchitektur (Informatik 3) Universität Erlangen-Nürnberg Martensstr. 3, 91058 Erlangen 29.09.2004 Klausur zu "Organisation

Mehr

Von-Neumann-Architektur

Von-Neumann-Architektur Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..

Mehr

Prinzipieller Aufbau und Funktionsweise eines Prozessors

Prinzipieller Aufbau und Funktionsweise eines Prozessors Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg

Mehr

Multi-Tasking MMU. Dr.-Ing. Volkmar Sieh. Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008

Multi-Tasking MMU. Dr.-Ing. Volkmar Sieh. Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Multi-Tasking MMU Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Multi-Tasking MMU 1/17 2008-04-03 Multi-Tasking Prozess im

Mehr

Prozessor HC680 fiktiv

Prozessor HC680 fiktiv Prozessor HC680 fiktiv Dokumentation der Simulation Die Simulation umfasst die Struktur und Funktionalität des Prozessors und wichtiger Baugruppen des Systems. Dabei werden in einem Simulationsfenster

Mehr

Der Toy Rechner Ein einfacher Mikrorechner

Der Toy Rechner Ein einfacher Mikrorechner Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

Eine hochverfügbare Firewall mit iptables und fwbuilder. Secure Linux Administration Conference, 11. Dec 2008

Eine hochverfügbare Firewall mit iptables und fwbuilder. Secure Linux Administration Conference, 11. Dec 2008 Eine hochverfügbare Firewall mit iptables und fwbuilder Secure Linux Administration Conference, 11. Dec 2008 Dr. Michael Schwartzkopff HA Firewall mit fwbuilder, SLAC 2008 / 1 Eine einfache Firewall Eine

Mehr

Übersicht. UNIX-Dateisystem (ext2) Super-User unter Linux werden MSDOS: FAT16 und FAT32

Übersicht. UNIX-Dateisystem (ext2) Super-User unter Linux werden MSDOS: FAT16 und FAT32 Übersicht UNIX-Dateisystem (ext2) Super-User unter Linux werden MSDOS: FAT16 und FAT32 Die in diesem Teil vorgestellten Informationen stellen lediglich das Prinzip dar - im Detail ist alles etwas komplizierter...

Mehr

Was machen wir heute? Betriebssysteme Tutorium 2. Organisatorisches. Frage 2.1.a. Theorieblätter Abgabe. Antwort. Probleme mit OS/161?

Was machen wir heute? Betriebssysteme Tutorium 2. Organisatorisches. Frage 2.1.a. Theorieblätter Abgabe. Antwort. Probleme mit OS/161? Was machen wir heute? Betriebssysteme Tutorium 2 Philipp Kirchhofer philipp.kirchhofer@student.kit.edu http://www.stud.uni-karlsruhe.de/~uxbtt/ Lehrstuhl Systemarchitektur Universität Karlsruhe (TH) 1

Mehr

Eine hochverfügbare Firewall mit Linux-HA, iptables und fwbuilder

Eine hochverfügbare Firewall mit Linux-HA, iptables und fwbuilder Eine hochverfügbare Firewall mit Linux-HA, iptables und fwbuilder FROSCON, 23.8.2009 Dr. Michael Schwartzkopff HA Firewall mit fwbuilder, Seite 1 Eine einfache Firewall Eine einfache Firewall mit Linux

Mehr

lldeckblatt Migration von AWL-Programmen nach S7-1500 STEP 7 (TIA Portal) V12 FAQ Januar 2013 Service & Support Answers for industry.

lldeckblatt Migration von AWL-Programmen nach S7-1500 STEP 7 (TIA Portal) V12 FAQ Januar 2013 Service & Support Answers for industry. lldeckblatt Migration von -Programmen nach S7-1500 STEP 7 (TIA Portal) V12 FAQ Januar 2013 Service & Support Answers for industry. Migration von -Programmen nach S7-1500 Dieser Beitrag stammt aus dem Siemens

Mehr

Kompilieren und Linken

Kompilieren und Linken Kapitel 2 Kompilieren und Linken Bevor wir uns auf C++ selbst stürzen, brauchen wir einiges Vorgeplänkel, wie man komfortabel ein größeres C++- kompilieren kann. Mit Java stellt sich der Kompiliervorgang

Mehr

Mikrocomputertechnik. 6. Exceptionhandling ( Ausnahmebearbeitung)

Mikrocomputertechnik. 6. Exceptionhandling ( Ausnahmebearbeitung) 6. Exceptionhandling ( Ausnahmebearbeitung) Exception: Exception ist eine besondere Situation, auf die der Prozessor mit einem speziellen Programm (Exceptionroutine) reagieren muss. Das gerade ablaufende

Mehr

Just-In-Time-Compiler (2)

Just-In-Time-Compiler (2) Just-In-Time-Compiler (2) Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2011/2012 Just-In-Time-Compiler (2) 1/13 2011-09-12 Just-In-Time-Compiler

Mehr

EXPANDIT. ExpandIT Client Control Kurzanleitung. utilities. be prepared speed up go mobile. Stand 14.11.07

EXPANDIT. ExpandIT Client Control Kurzanleitung. utilities. be prepared speed up go mobile. Stand 14.11.07 ExpandIT Client Control Kurzanleitung Stand 14.11.07 Inhaltsverzeichnis ExpandIT Client Control 3 Installationshinweise 3 System-Voraussetzungen 3 Installation 3 Programm starten 6 Programm konfigurieren

Mehr

Binäre Bäume. 1. Allgemeines. 2. Funktionsweise. 2.1 Eintragen

Binäre Bäume. 1. Allgemeines. 2. Funktionsweise. 2.1 Eintragen Binäre Bäume 1. Allgemeines Binäre Bäume werden grundsätzlich verwendet, um Zahlen der Größe nach, oder Wörter dem Alphabet nach zu sortieren. Dem einfacheren Verständnis zu Liebe werde ich mich hier besonders

Mehr

Deklarationen in C. Prof. Dr. Margarita Esponda

Deklarationen in C. Prof. Dr. Margarita Esponda Deklarationen in C 1 Deklarationen Deklarationen spielen eine zentrale Rolle in der C-Programmiersprache. Deklarationen Variablen Funktionen Die Deklarationen von Variablen und Funktionen haben viele Gemeinsamkeiten.

Mehr

Cache II. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011

Cache II. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Cache II Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Cache II 1/14 2012-02-29 Schreibstrategien Es sind verschiedene Fälle

Mehr

Atmel AVR für Dummies

Atmel AVR für Dummies Atmel AVR für Dummies fd0@koeln.ccc.de 29.12.2005 Übersicht 1 Hardware Kurzvorstellung Atmega8 Programmierkabel (Eigenbau vs. Kommerzlösung) Alternative: Bootloader (Programmieren via rs232) Software Speicher

Mehr

Institut für Informatik

Institut für Informatik Technische Universität München Institut für Informatik Lehrstuhl für Computer Graphik & Visualisierung WS 2010 Praktikum: Grundlagen der Programmierung Lösungsblatt 7 Prof. R. Westermann, A. Lehmann, R.

Mehr

CA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder

CA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder CA Übung 30.01.2006 Hallo zusammen! Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder Adrian Schüpbach: scadrian@student.ethz.ch Christian Fischlin: cfischli@student.ethz.ch

Mehr

Informatik 12 Kapitel 3 - Funktionsweise eines Rechners

Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Fachschaft Informatik Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Michael Steinhuber König-Karlmann-Gymnasium Altötting 9. Februar 2017 Folie 1/36 Inhaltsverzeichnis I 1 Komponenten eines PCs

Mehr

S7-Hantierungsbausteine für R355, R6000 und R2700

S7-Hantierungsbausteine für R355, R6000 und R2700 S7-Hantierungsbausteine für R355, R6000 und R2700 1. FB90, Zyklus_R/W Dieser Baustein dient zur zentralen Kommunikation zwischen Anwenderprogramm und dem Modul R355 sowie den Geräten R6000 und R2700 über

Mehr

Zusammenfassung der Assemblerbefehle des 8051

Zusammenfassung der Assemblerbefehle des 8051 Zusammenfassung der Assemblerbefehle des 8051 Seite 1 von 5 Befehl Bezeichnung Syntax Wirkung / Beispiel Befehle zum Datentransfer MOV Move MOV [Ziel],[Quelle] MOV P1,P3 Kopiert den Inhalt von P3 nach

Mehr

Betriebssysteme Teil 4: Übersetzung von C-Programmen

Betriebssysteme Teil 4: Übersetzung von C-Programmen Betriebssysteme Teil 4: Übersetzung von C-Programmen 18.10.13 1 Übersicht Übersetzungsprozess gcc(i) als Steuerprogramm Assembler Binder Hauptprogramme in C In dieser Einheit werden nur die Grundprinzipien

Mehr

1.7 Assembler Programmierung

1.7 Assembler Programmierung 1.7 Assembler Programmierung Die nach außen sichtbare Programmierschnittstelle eines Prozessors ist der Befehlscode. Dies ist eine binäre Dateninformation, die vom Prozessor Byte für Byte abgearbeitet

Mehr

Programme im Griff Was bringt Ihnen dieses Kapitel?

Programme im Griff Was bringt Ihnen dieses Kapitel? 3-8272-5838-3 Windows Me 2 Programme im Griff Was bringt Ihnen dieses Kapitel? Wenn Sie unter Windows arbeiten (z.b. einen Brief schreiben, etwas ausdrucken oder ein Fenster öffnen), steckt letztendlich

Mehr

Vortrag zum Seminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Bruno Kleinert fuddl@gmx.de. 20. Juni 2007

Vortrag zum Seminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Bruno Kleinert fuddl@gmx.de. 20. Juni 2007 User Mode Linux (UML) Vortrag zum Seminar Konzepte und Techniken virtueller Maschinen und Emulatoren Friedrich-Alexander-Universität Erlangen-Nürnberg Bruno Kleinert fuddl@gmx.de 20. Juni 2007 Überblick

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr