Modulare Grafische Programmierung (MGP) von FPGAs

Größe: px
Ab Seite anzeigen:

Download "Modulare Grafische Programmierung (MGP) von FPGAs"

Transkript

1 Modulare Grafische Programmierung (MGP) von FPGAs Linna Lu Technische Universität Ilmenau Projektseminar KBSE Projektseminar KBSE Ilmenau Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 1

2 Gliederung des Vortrags: 1. Einleitung 2. Programmierung von FPGAs 3. Modulare Grafische Programmierung (MGP) als neuer Ansatz der FPGA-Programmierung 4. Anwendungsbeispiel der Programmierung 5. Zusammenfassung Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 2

3 1.Einleitung 1.1 Problemstellung FPGAs (Field Programmable Gate Arrays) gehören durch schnelle parallel arbeitende Recheneinheiten zu den leistungsfähigsten digitalen Schaltkreisen. Ihre geringe Systemgröße und geringer Energieverbrauch sind besonders im embedded Bereich vorteilhaft. Sie sind für flexible und sehr leistungsfähige hardwareprogrammierbare Lösungen die beste Wahl. Probleme: Nur eine effektive Programmierung der FPGA-Hardware kann die volle Leistungsfähigkeit ausnutzen. gute Kenntnis der Hardwarestrukturen, der Beschreibungssprache und der Implementierungswerkzeuge ist notwendig lange Einarbeitungszeit und höhere Kosten Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 3

4 1.Einleitung 1.2 Zielstellung schnellere und einfachere Programmierung von FPGAs notwendig Verschiedene aktuelle Programmiermethoden neue Methode der Programmierung MGP J Kurze Einarbeitungszeit J Mögliche Erweiterung um eigenen HDL-Programmcode und weitere Module (Netzlisten, Cores) Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 4

5 Gliederung des Vortrags: 1. Einleitung 2. Programmierung von FPGAs 3. Modulare Grafische Programmierung (MGP) als neuer Ansatz der FPGA-Programmierung 4. Anwendungsbeispiel der Programmierung 5. Zusammenfassung Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 5

6 2. Programmierung von FPGAs 2.1 Herkömmliche Programmiermethoden Design entry (Programmeingabe) mit HDL (Hardware Description Languages), wie VHDL und Verilog -Programmierung der genauen zeitlichen Zuordnung zu Ereignissen möglich -Simulationen in verschiedenen Stufen möglich Nachteil: -gute Kenntnis der Hardwarestrukturen, der Beschreibungssprache sowie der Implementierungs- und Simulationswerkzeuge notwendig VHDL Design Entry VHDL-Datei Synthese Netzliste Implementierung Programmierdatei Simulation zeitliche Simulation -Lange Einarbeitungszeit [2] Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 6

7 2. Programmierung von FPGAs 2.2 Erweiterte grafische Programmierung grafische Programmierumgebung mit Matlab/Simulink und System Generator (Xilinx) übersichtliche grafische Programmierung auf hohem Niveau einfache und leistungsfähig realisierbare Simulation Beispiel: 1) Erstellen eines Moduls Ermittlung des Helligkeitsmaximums im Videobild mit Matlab/Simulink und System Generator 2) Simulation und Generierung der HDL-Dateien und Netzlisten Auf die Funktion und Anwendung dieses Moduls wird als nächstes eingegangen! Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 7

8 2. Programmierung von FPGAs Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 8

9 2. Programmierung von FPGAs Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 9

10 2. Programmierung von FPGAs Nachteile der Programmierung mit Matlab/Simulink und System Generator Notwendige Kenntnis der kommandozeilenorientierten Matlab- Scriptsprache, der grafischen Simulink-Programmierung, der Blöcke des System Generators und die Kenntnis des Implementierungsprogramms des FPGA-Herstellers Hohe Softwarekosten, speziell für zusätzliche Toolboxen, Blocksets, System Generator und Implementierungswerkzeug Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 10

11 Gliederung des Vortrags: 1. Einleitung 2. Programmierung von FPGAs 3. Modulare Grafische Programmierung (MGP) als neuer Ansatz der FPGA-Programmierung 4. Anwendungsbeispiel der Programmierung 5. Zusammenfassung Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 11

12 3. Modulare Grafische Programmierung (MGP) Anwendung der MGP MGP nutzt die Oberfläche des ECS-Programms (Bestandteil der XILINX Implementierungssoftware) mit grafischen Grundelementen; ECS ist auch Programmieroberfläche für komplexere Funktionen Programmieren durch grafische Verbindungen der Grundelemente sowie komplexer Funktionsmodule Zusammenführung von Funktionen aus verschiedenen Programmierquellen möglich (Arbeit im Team) Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 12

13 3. Modulare Grafische Programmierung (MGP) Bestandteile der MGP ECS/Schematic Rahmenprogramm entsprechend der Hardwareumgebung auf der FPGA-Platine Funktionsmodule mit Dokumentation der Funktionen Softwarebedienung und Dokumentation des Programmierprinzips zu MGP Alle Bestandteile sind bei der AVT GmbH Ilmenau erhältlich! Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 13

14 Gliederung des Vortrags: 1. Einleitung 2. Programmierung von FPGAs 3. Modulare Grafische Programmierung (MGP) als neuer Ansatz der FPGA-Programmierung 4. Anwendungsbeispiel der Programmierung 5. Zusammenfassung Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 14

15 4. Anwendungsbeispiel der Programmierung mit MGP 4.1 Aufgabenstellung Kameraanwendung zur Erkennung von Laserpointerpunkten in Videobildern und Anzeige der maximalen Helligkeiten und der Position auf einem Display Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 15

16 4. Anwendungsbeispiel der Programmierung mit MGP 4.2 Hardware-Plattform der Programmierung Ein FPGA-Development Kit der AVT GmbH Ilmenau war die Basis für die Realisierung der Aufgabenstellungen Blockschaltbild der AVT Development Kit-Hardware [4] Zusätzlich: ist eine Kameraplatine mit einem Graustufen CMOS-Sensor (max. Auflösung 1280x1024) angesteckt Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 16

17 4. Anwendungsbeispiel der Programmierung mit MGP Rahmenprogramm für das Ansprechen Der Hardware- Komponenten: Realisierung der Darstellung des Videobildes der Kamera auf einem Display mit einer Auflösung von 800x600 (SVGA) sichtbaren Bildpunkten bei 37,5 Bilder/s aus dem CMOS-Sensor Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 17

18 4. Anwendungsbeispiel der Programmierung mit MGP 4.3 Umsetzung der Programmierung mit MGP notwendige Module für Aufgabestellung CLK_DLL clk reset Pixeltakt Kamerasensoransteuerung 25 MHz RDY Bildinfo SRAM- Steuerung 25 MHz -> 50 MHz Bildinfo SVGA-Ausgabe 800x MHz Bildinfo Synchr. Counter 800x MHz Zähler Maxinfo Maximalwertbestimmung Maximalwertparameteranzeige Kommunikation I²C-Steuerung des Kamerasensors und RS232 Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 18

19 4. Anwendungsbeispiel der Programmierung mit MGP MGP-Programmierung für die Aufgabe Das Rahmenprogramm im Programm ECS öffnen Auswahl der notwendigen Komponenten Löschen nicht notwendiger Komponenten (hier nicht) Hinzufügen zusätzlich benötigter Komponenten (Max, Max_view) Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 19

20 4. Anwendungsbeispiel der Programmierung mit MGP Für zusätzliche Module Max und Max_view: notwendige Funktionsdateien (Netzliste: funktion.ngc, ECS-Symbol: funktion.sym) aus ngc_netzlisteverzeichnisse in das Arbeitsverzeichnis kopieren. ngc_netzlisteverzeichnisse Arbeitsverzeichnis Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 20

21 4. Anwendungsbeispiel der Programmierung mit MGP Einfügen und Verbinden der Module im ECS- Programm Symbolauswahl aus Arbeitsverzeichnis Funktionsmodul einfügen und verbinden Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 21

22 4. Anwendungsbeispiel der Programmierung mit MGP Die fertige Umsetzung der Programmierung für die Aufgabe SRAM-Steuerung Takt Kamerasteuerung SVGA-Ausgabe Zähler Kommunikation Max Max_View Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 22

23 4. Anwendungsbeispiel der Programmierung mit MGP Die Berechnung der Programmierdatei nach Abspeichern im ESC-Programm Beginn der Implementierung in der ISE durch Generate Programming File Programmteil Impact Programmierdatei mit dem Programmteil Impact in den FPGA laden. Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 23

24 4. Anwendungsbeispiel der Programmierung mit MGP Zur Realisierung AVT Development Kit mit CMOS-Kamera und Anschlüssen Kameramodul VGA-Anschluß RS232 FPGA-Platine Stromversorgung Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 24

25 4. Anwendungsbeispiel der Programmierung mit MGP Ergebnisse für die Aufgabe Laserpunkt auf der Projektionsfläche und Darstellung am Monitor (Laserpointererfassung) Laserpunkt Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 25

26 Gliederung des Vortrags: 1. Einleitung 2. Programmierung von FPGAs 3. Modulare Grafische Programmierung (MGP) als neuer Ansatz der FPGA-Programmierung 4. Anwendungsbeispiel der Programmierung 5. Zusammenfassung Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 26

27 5. Zusammenfassung Modulare Grafische Programmierung (MGP) Einfache Bedienungen der Programmieroberfläche Zusammenführung von Modulen aus verschiedenen Programmierquellen (z.b. VHDL, Matlab/Simulink, ECS, Cores), d.h. Verbesserung der Teamarbeit für modulare Programmerstellung Implementierungssoftware Xilinx ISE als Web Pack kostenfrei Umfangreiche fertige Funktionsmodule (mehr als 800) von einfachen Grundfunktionen bis zur sehr komplexen Funktionen (überwiegend Bildverarbeitung, auch JPEG-Komprimierung) Umfangreiche Dokumentationen (Toolboxbeschreibung, Softwaredokumentation) Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 27

28 Literatur [1] [2] [3] Pospiech, J.: Modular Graphical Programming (MGP) of FPGAs, Conference proceedings, Embedded world conference 2005, Nürnberg, [4] Kurzbeschreibung AVT Spartan-IIE Development Kit (deutsch), [5] Dokumentation MGP-Toolbox, Internes Papier der AVT GmbH Ilmenau, wird mit MGP verkauft Vielen Dank für Ihre Aufmerksamkeit! Fragen? Linna Lu Projektseminar Softwaresysteme/Prozessinformatik KBSE 28

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation Willkommen zur Präsentation Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. J. Pospiech AVT GmbH Ilmenau Am Hammergrund 1 98693 Ilmenau Tel: +49 (0)3677 / 64 79 0 Fax: +49 (0)3677 / 64 79 69

Mehr

Modulare Grafische Programmierung (MGP) von FPGAs

Modulare Grafische Programmierung (MGP) von FPGAs Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. Jörg Pospiech AVT GmbH Ilmenau Am Hammergrund 1 D-98693 Ilmenau Tel.: +49 (0) 3677 64790 Fax.: +49 (0) 3677 647999 Mail: j.pospiech@avt-ilmenau.de

Mehr

zum NEMO-Anwenderforum Industrielle Bildverarbeitung am 03.04.2007 in Dresden

zum NEMO-Anwenderforum Industrielle Bildverarbeitung am 03.04.2007 in Dresden Vortrag zum NEMO-Anwenderforum Industrielle Bildverarbeitung am 03.04.2007 in Dresden Umsetzung leistungsfähiger Algorithmen der industriellen Bildverarbeitung in FPGAs Dr.-Ing. J. Pospiech, AVT GmbH Agenda

Mehr

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN Einleitung Zunehmender Einsatz von Kurzstreckenfunk in Form drahtloser Datenkommunikation im Bereich IEEE Standard 802.15.4 - Zigbee

Mehr

AVT Spartan-3E Development Kit AVT DK S3E-500 (V1.0) 21.05.2008

AVT Spartan-3E Development Kit AVT DK S3E-500 (V1.0) 21.05.2008 AVT Spartan-3E Development Kit Kurzbeschreibung AVT DK S3E-500 (V1.0) 21.05.2008 Inhaltsverzeichnis Kapitel 1: Kapitel 2: Einführung Komponenten und Eigenschaften AVT Spartan-3E Development Kit Benutzerhandbuch

Mehr

IHS2 Praktikum. Zusatzfolien. Integrated HW/SW Systems Group. IHS2 Praktikum Zusatzfolien 2012 Self-Organization 20 April 2012 1

IHS2 Praktikum. Zusatzfolien. Integrated HW/SW Systems Group. IHS2 Praktikum Zusatzfolien 2012 Self-Organization 20 April 2012 1 IHS2 Praktikum Zusatzfolien Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel 2012 Self-Organization 20 April 2012 1 Projektaufgabe des Seminars Grafische Bildausgabe an einem Monitor Erzeugen der Steuersignale

Mehr

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Prof. Dr.-Ing. Holger Blume, Hans-Peter Brückner, Christian Leibold, Ingo Schmädecke Gliederung Motivation

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

Codegenerierung für FPGAs aus einem Simulink-Modell (Schritt-für-Schritt-Anleitung)

Codegenerierung für FPGAs aus einem Simulink-Modell (Schritt-für-Schritt-Anleitung) Codegenerierung für FPGAs aus einem Simulink-Modell (Schritt-für-Schritt-Anleitung) Folgende Schritt-für-Schritt-Anleitung zeigt exemplarisch den Arbeitsablauf der HDLCodegenerierung für das Spartan-3E

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

Einsatz von FPGA-Technik speziell für die

Einsatz von FPGA-Technik speziell für die Einsatz von FPGA-Technik speziell für die Bildverarbeitung Vortrag im Rahmen der BVMW- Veranstaltung am 14.05.08 in Ilmenau Wir sind Ihr Partner für: Elektronikentwicklung FPGA-Design IP-Core Entwicklung

Mehr

Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware.

Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware. Tutorial Xilinx ISE13 Lothar Miller 12/2011 Seite 1 Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware. Das hier ist eine Schritt-für-Schritt Anleitung, in der gezeigt wird, wie mit Xilinx

Mehr

Von SystemC zum FPGA in 7 Schritten. Kurzes Tutorial für die Synthese von SystemC Entwürfen auf dem ISMS Server der Hochschule

Von SystemC zum FPGA in 7 Schritten. Kurzes Tutorial für die Synthese von SystemC Entwürfen auf dem ISMS Server der Hochschule Von SystemC zum FPGA in 7 Schritten Kurzes Tutorial für die Synthese von SystemC Entwürfen auf dem ISMS Server der Hochschule Bremen. Mirko Kruse 21. November 2004 Inhalt 1 Einleitung...1 2 Benötigte Software...1

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Entwurf und Validierung paralleler Systeme

Entwurf und Validierung paralleler Systeme TECHNISCHE UNIVERSITÄT ILMENAU Entwurf und Validierung paralleler Systeme Integrated Hard- and Software Systems http://www.tu-ilmenau.de\ihs 06.05.2008 Sommersemester 2008 Projektseminar Andreas Mitschele-Thiel

Mehr

POB-Technology Dokumentation. POB-Technology Produkte. Deutsche Übersetzung von roboter-teile.de Alle Rechte vorbehalten Seite 1 von 13

POB-Technology Dokumentation. POB-Technology Produkte. Deutsche Übersetzung von roboter-teile.de Alle Rechte vorbehalten Seite 1 von 13 POB-Technology Produkte Deutsche Übersetzung von roboter-teile.de Alle Rechte vorbehalten Seite 1 von 13 Inhaltsverzeichnis Inhaltsverzeichnis Inhaltsverzeichnis... 2 Einführung...4 POB-EYE... 5 POB-LCD128...

Mehr

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München FPGAs an der Hochschule München in Lehre und Forschung Christian Münker, Hochschule München Überblick Hochschule München 2 www.hm.edu Gegründet 1971 Eine der größten Hochschulen für angewandte Wissenschaften

Mehr

Schritt 1 : Das Projekt erstellen und programmieren des Zählers

Schritt 1 : Das Projekt erstellen und programmieren des Zählers Implementieren eines Mini-Testprogramms Ziel soll es sein ein kleines VHDL Projekt zu erstellen, eine entsprechende Testbench zu schreiben, dass Projekt zu synthetisieren und auf dem FPGA- Testboard zu

Mehr

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware.

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware. Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA Implementierung eines -Stacks in Hardware Dresden, Gliederung 1. Aufgabenstellung 2. Überblick 1. Allgemein 2. MAC 3. IP

Mehr

Embedded System Design

Embedded System Design TAE Technische Akademie Esslingen Ihr Partner für Weiterbildung seit 60 Jahren! In Zusammenarbeit mit dem VDE-Bezirksverein Württemberg e.v. (VDE) Unterstützt durch das Ministerium für Finanzen und Wirtschaft

Mehr

Versuch 4 Realisierung einer Ampelsteuerung auf einem FPGA-Board

Versuch 4 Realisierung einer Ampelsteuerung auf einem FPGA-Board FB Elektrotechnik und Informationstechnik Prof. Dr.-Ing. Norbert Wehn Dozent: Uwe Wasenmüller Raum 12-213, wa@eit.uni-kl.de Versuch 4 Realisierung einer Ampelsteuerung auf einem FPGA-Board Bild 1: Zusatzleiterplatte

Mehr

Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors

Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors Vortrag zum Beleg Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors Michael Lange Dresden, Gliederung 1 Aufgabenstellung 2 Voraussetzungen 3 Aufbau eines

Mehr

EasyLab: Modell-basierte Software-Entwicklung für mechatronische Systeme

EasyLab: Modell-basierte Software-Entwicklung für mechatronische Systeme EasyLab: Modell-basierte Software-Entwicklung für mechatronische Systeme Prof. Dr.-Ing. habil. Alois Knoll (k@tum.de) Lehrstuhl für Echtzeitsysteme und Robotik Institut für Informatik Technische Universität

Mehr

Studienvertiefungsrichtung Informationstechnik

Studienvertiefungsrichtung Informationstechnik Studienvertiefungsrichtung Informationstechnik Prof.Dr.-Ing. Ulrich Sauvagerd Lehrgebiet Informationstechnik Nov. 2006, Seite 1 www.etech.haw-hamburg.de/~sauvagerd Lehrgebiet Informationstechnik Nov. 2006,

Mehr

Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V.

Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V. Boundary Scan von der Entwicklung bis zur Produktion Marco Sliwa Regional Sales Manager Deutschland JTAG Technologies B.V. Überblick JTAG Technologies Gegründet 1993 Weltweit führendes Unternehmen im Bereich

Mehr

Smart Metering: Entwicklung eines intelligenten Stromzählers

Smart Metering: Entwicklung eines intelligenten Stromzählers Smart Metering: Entwicklung eines intelligenten Stromzählers Boppard, Echtzeit 2010 Steffen Mauch Dirk Benyoucef 19. Nov. 2010 DCSP-Lab Gliederung 1 Kontext 2 Arbeit 3 Ergebnisse / Bewertung 4 Zusammenfassung

Mehr

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2

Mehr

Generative Prozessmodelle Patrick Otto MDD Konferenz 22.03.2009

Generative Prozessmodelle Patrick Otto MDD Konferenz 22.03.2009 Generative Prozessmodelle Patrick Otto MDD Konferenz 22.03.2009 Gliederung 1. Generative Programmierung 2. Möglichkeiten und Einsatzgebiet 3. Prozess / Tools 4. Zusammenfassung 19.03.2009 GENERATIVE PROGRAMMIERUNG

Mehr

Functional Rapid Prototyping bei EC-Motoren für Automotive-Anwendungen

Functional Rapid Prototyping bei EC-Motoren für Automotive-Anwendungen Functional Rapid Prototyping bei EC-Motoren für Automotive-Anwendungen Eckart Nipp, Alfons Klönne Robert Bosch GmbH Energie- und Karosseriesysteme Voraus und Produktentwicklung Elektrische Antriebe 1 Energie

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

Prototyping eines universellen ISM-Band Transmitters auf Basis des NI FlexRIO MDK

Prototyping eines universellen ISM-Band Transmitters auf Basis des NI FlexRIO MDK Prototyping eines universellen ISM-Band Transmitters auf Basis des NI FlexRIO MDK Dipl.-Ing. (FH) Alexander Weidel A M S Software GmbH Dipl.-Ing. (FH) Christoph Landmann, M.Sc. National Instruments Germany

Mehr

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1 Einführung Zusatzfolien A Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel 06 November 2009 Self-Organization 19 November 2009 1 Empfehlungen für die Verzeichnisstruktur Unterverzeichnisse für Projekte doc

Mehr

TwinCAT HMI Application

TwinCAT HMI Application New Automation Technology TwinCAT HMI Application 08.05.2010 1 Überblick Einleitung Übersicht Möglichkeiten der Applikation Struktur und Komponenten Komponenten für das Microsoft Visual Studio Anleger

Mehr

Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme. Kolloquium zum Mastermodul INF-PM-FPG

Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme. Kolloquium zum Mastermodul INF-PM-FPG Fakultät Informatik, Inst. für Tech. Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme Kolloquium zum Mastermodul

Mehr

1. Einleitung. 2. Aufgabenstellung. R. Bartholomä, Prof. F. Kesel, Prof. T. Greiner Fachhochschule Pforzheim, Tiefenbronnerstraße 65, 75175 Pforzheim

1. Einleitung. 2. Aufgabenstellung. R. Bartholomä, Prof. F. Kesel, Prof. T. Greiner Fachhochschule Pforzheim, Tiefenbronnerstraße 65, 75175 Pforzheim Methoden, Werkzeuge und Architekturen zum Entwurf und zur Realisierung von Signal- und Bildverarbeitungsalgorithmen für die Umsetzung in R. Bartholomä, Prof. F. Kesel, Prof. T. Greiner Fachhochschule Pforzheim,

Mehr

Boundary Scan Days 2009

Boundary Scan Days 2009 Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia

Mehr

Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun?

Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun? Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun? Marius Mertens 20.02.2015 Super rechnen ohne Superrechner? Warum? Algorithmik und Parallelisierung Wie? Alternative Architekturen

Mehr

Weiterentwicklung der Systemarchitektur des unbemannten Forschungsflugzeugs UlltRA evo Data Distribution Controller

Weiterentwicklung der Systemarchitektur des unbemannten Forschungsflugzeugs UlltRA evo Data Distribution Controller 30.09.2008 Weiterentwicklung der des unbemannten Forschungsflugzeugs UlltRA evo Data Distribution Controller mail@juergentreml.de www.juergentreml.de Betreuung Christian Rößler, Dipl.-Ing. Lehrstuhl für

Mehr

Kurzbeschreibung AccuControl Akkumulator Management Software

Kurzbeschreibung AccuControl Akkumulator Management Software . TopCon Netzgeräte Serie Kurzbeschreibung AccuControl Akkumulator Management Software 1 / 8 AccuControl_Flyer_V0.2_de.doc TopCon QUADRO Systeme: Vier Wege zur Analyse von Akku-Systemen 1. Abstract Die

Mehr

Modul "Automatisierungstechnik Anwendungen" Projektaufgaben:

Modul Automatisierungstechnik Anwendungen Projektaufgaben: Modul "Automatisierungstechnik Anwendungen" Das Modul dient der Entwicklung praktischer und methodischer Fähigkeiten zur Bearbeitung und Lösung automatisierungstechnischer Aufgabenstellungen. Die Planung,

Mehr

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Mentor User Conference 2004 - Würzburg Michael Pichler, m.pichler@zma.ch Dino Zardet, d.zardet@zma.ch Prof. Karl Schenk, k.schenk@zma.ch

Mehr

Hardware Programmierbare Logik

Hardware Programmierbare Logik Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23

Mehr

Software Engineering

Software Engineering Literatur Gliederung Software Engineering Herbert Kuchen Universität Münster Di+Fr 14:15-15:45, M2 Wintersemester 2009/2010 1 Literatur Gliederung Basis-Literatur H. Balzert: Lehrbuch der Software-Technik,

Mehr

Hardware-Engineering

Hardware-Engineering Universität Bielefeld Technische Fakultät AG Technische Informatik Seminar Hardware-Engineering 29. Juli 2004 Veranstalter Tim Köhler 1 1 tkoehler@techfak. 2 Universität Bielefeld, AG Technische Informatik

Mehr

EHP Einführung Projekt A

EHP Einführung Projekt A Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung

Mehr

CARL HANSER VERLAG. Erika Horn, Thomas Reinke. Softwarearchitektur und Softwarebauelemente Eine Einführung für Softwarearchitekten 3-446-21300-7

CARL HANSER VERLAG. Erika Horn, Thomas Reinke. Softwarearchitektur und Softwarebauelemente Eine Einführung für Softwarearchitekten 3-446-21300-7 CARL HANSER VERLAG Erika Horn, Thomas Reinke Softwarearchitektur und Softwarebauelemente Eine Einführung für Softwarearchitekten 3-446-21300-7 www.hanser.de Inhalt Vorwort...IX 1 Einleitung... 1 1.1 Software

Mehr

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8 <gregori@hs-furtwangen.de> 1/50 Sven Gregori, CN8 UnFUG SS 2008 Hochschule Furtwangen 29. Mai 2008 2/50 Überblick 1 FPGA 2 VHDL 3 IP Cores 4 praktische Umsetzung 5 Entwicklungs-Software 6 Fazit 7 Links

Mehr

Programmieren für iphone und ipad

Programmieren für iphone und ipad Markus Stäuble Programmieren für iphone und ipad Einstieg in die App-Entwicklung für das ios 4 3., aktualisierte und erweiterte Auflage dpunkt.verlag 1 Einleitung 1 1.1 Begriffe 2 1.2 Was behandelt dieses

Mehr

Analyse verschiedener HLS-Systeme in Hinblick auf ihren Umgang mit der Hochsprachenabstraktion Speicher. Sascha Kath

Analyse verschiedener HLS-Systeme in Hinblick auf ihren Umgang mit der Hochsprachenabstraktion Speicher. Sascha Kath Analyse verschiedener HLS-Systeme in Hinblick auf ihren Umgang mit der Hochsprachenabstraktion Speicher Sascha Kath Dresden, Gliederung 1. Aufgabenstellung 2. HLS-Systeme 1. LegUP 2. Vivado HLS 3. Leap

Mehr

PARC. Eine virtuelle Echtzeit Entwicklungsumgebung für den Ausbildungsbereich

PARC. Eine virtuelle Echtzeit Entwicklungsumgebung für den Ausbildungsbereich PARC Eine virtuelle Echtzeit Entwicklungsumgebung für den Ausbildungsbereich Andre Köthur und Dr. Norbert Drescher Fachhochschule Südwestfalen 5095 Hagen Haldener Str. 12 Einleitung und Zielsetzung Die

Mehr

Entwurf und Implementierung eines hochparallelen Black- Scholes Monte-Carlo-Simulators

Entwurf und Implementierung eines hochparallelen Black- Scholes Monte-Carlo-Simulators Entwurf und Implementierung eines hochparallelen Black- Scholes Monte-Carlo-Simulators Patrick Russell s0970860@mail.zih.tu-dresden.de Dresden, 24. September 2015 Aufgabenstellung Motivation Entwurf Implementierung

Mehr

TBE332 Controller. Produktbeschreibung

TBE332 Controller. Produktbeschreibung TBE332 Controller Produktbeschreibung Bei der Entwicklung der TBE332 Steuerung wurde auf die Erfahrung unserer jahrelangen Planung und Realisierung verschiedenster Steuerungs- und Regelungseinrichtungen

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Ein Tool zum Rapid-Prototyping von Multitouch- Anwendungen

Ein Tool zum Rapid-Prototyping von Multitouch- Anwendungen Ein Tool zum Rapid-Prototyping von Multitouch- Anwendungen Author: Frederic Raber Betreuer: Dr. Michael Kipp Gliederung Motivation Ähnliche Arbeiten System Ausblick Motivation Beispiel: Implementierung

Mehr

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung

Mehr

Einführung in Xilinx Webpack ISE 10.1

Einführung in Xilinx Webpack ISE 10.1 Einführung in Xilinx Webpack ISE 10.1 Diese Version beschreibt sowohl die Benutzung des Spartan2 als auch des Spartan3 Version Oktober 2010 Urs Graf 1 Installation... 3 2 Was ist das Webpack?... 4 2.1

Mehr

#SmartHomeTaHoma2.0 1

#SmartHomeTaHoma2.0 1 #SmartHomeTaHoma2.0 1 TaHoma2.0: Überblick Neue Bedienoberfläche Neue Funktionen Neue Anmeldung Neue Partnerschaften 2 Neues Funkprotokoll Neue Produkte TaHoma2.0: Überblick Neue Bedienoberfläche Neue

Mehr

Lehrplanentwicklung Elektronik Bad Ischl 2006 ==========================================================================================

Lehrplanentwicklung Elektronik Bad Ischl 2006 ========================================================================================== Lehrplanentwicklung Elektronik Bad Ischl 2006 ========================================================================================== Thema: FTKL Tagungen 2002 2006 DI. Dr. Josef Humer, BULME Graz www.humerboard.at

Mehr

Net2 Entry. Ein Leitfaden für den Errichter. Eine Türsprechanlage für vielseitige Sicherheit und Gebäudemanagement

Net2 Entry. Ein Leitfaden für den Errichter. Eine Türsprechanlage für vielseitige Sicherheit und Gebäudemanagement Net2 Entry Ein Leitfaden für den Errichter Eine Türsprechanlage für vielseitige Sicherheit und Gebäudemanagement Net2 Entry Verbesserte Funktionalität der Türsprechanlage für vielseitige Sicherheit und

Mehr

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Dipl.-Ing. (FH) Christoph Landmann, M.Sc. Regional Product Engineer Automated Test National Instruments Germany GmbH Agenda Was ist Peer-To-Peer

Mehr

Entwicklung mit Xilinx-FPGAs

Entwicklung mit Xilinx-FPGAs Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit

Mehr

Clemens Gull. Joomlal-Extensions. mit PHP entwickeln. Mit 322 Abbildungen

Clemens Gull. Joomlal-Extensions. mit PHP entwickeln. Mit 322 Abbildungen Clemens Gull Joomlal-Extensions mit PHP entwickeln Mit 322 Abbildungen 11 Inhaltsverzeichnis 1 Einführung 15 1.1 Wasistjoomla? 15 1.1.1 Content-Management-System 15 1.1.2 Open-Source-Software 16 1.2 Der

Mehr

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016 Vergleich FPGA und Mikrocontroller Laura Hilleke Technische Informatik 07.01.2016 07.01.2016 Vergleich FPGA und Mikrocontroller 2 1 Aufbau Funktionsweise Programmierung 07.01.2016 Vergleich FPGA und Mikrocontroller

Mehr

Einführung in CAE-Simulationssysteme

Einführung in CAE-Simulationssysteme Einführung in CAE-Simulationssysteme Einleitung Motivation für CAE-Werkzeuge Modellierung technischer Prozesse Übersicht über CAE-Simulationssysteme Kommerzielle Programme Freeware Funktionsinhalte von

Mehr

Wie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich.

Wie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich. Kapitel 2 Pulsweitenmodulation Die sogenannte Pulsweitenmodulation (kurz PWM) ist ein Rechtecksignal mit konstanter Periodendauer, das zwischen zwei verschiedenen Spannungspegeln oszilliert. Prinzipiell

Mehr

Embedded-Spectroscopy in industriellen und mobilen Anwendungen

Embedded-Spectroscopy in industriellen und mobilen Anwendungen Spec tro sco py {f}, Studying the interaction between light and matter. [ Partnership ] We strive for sustainable business relationships with a long-term vision. Embedded-Spectroscopy in industriellen

Mehr

Stateflow: Eine grafische Erweiterung zu SIMULINK

Stateflow: Eine grafische Erweiterung zu SIMULINK Stateflow: Eine grafische Erweiterung zu SIMULINK Simulation mit Matlab/Simulink WS08/09 Was ist Stateflow? Modellierung und Simulation von endlichen Zustandsautomaten/ereignisorientierten reaktiven Systemen

Mehr

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations-

Mehr

Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O)

Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O) Fachhochschule Merseburg FB Informatik und Angewandte Naturwissenschaften Praktikum Messtechnik Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O) Agilent

Mehr

COOL HASHING MIT FPGAS. Robert Bachran

COOL HASHING MIT FPGAS. Robert Bachran COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes

Mehr

ndc nvista Dokumentencenter

ndc nvista Dokumentencenter ndc nvista Dokumentencenter Effizienz und Qualität durch den webbasierten Dokumentenaustausch zwischen Kanzlei und Mandant n Vista technologies nvista technologies GmbH Südwestpark 37 41 90449 Nürnberg

Mehr

Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz

Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux Kolloquium von Frank Schwanz Aufgabenstellung Im Rahmen des Projektes Initiative Intelligente Autonome Systeme

Mehr

MEYRA: Scanner-gestützter Workflow in der Produktion

MEYRA: Scanner-gestützter Workflow in der Produktion MEYRA: Scanner-gestützter Workflow in der Produktion Innovation Bielefeld http://www.perfact.de Mach1 4x4 Gespräche 2007 Logistik-System Übersicht 1 Vorstellung MEYRA-ORTOPEDIA 2 Logistik-System Motivation

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

Semestralklausur Einführung in Computer Microsystems

Semestralklausur Einführung in Computer Microsystems Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

Bildverarbeitung in der Medizintechnik

Bildverarbeitung in der Medizintechnik Bildverarbeitung in der Medizintechnik Aufgrund einer Zusammenarbeit mit Würth Elektronik im Gebiet der Medizintechnik ist eine Arbeit aus dem Gebiet der Bildverarbeitung in der Medizintechnik ausgeschrieben.

Mehr

XILINX ISE WEBPACK und DIGILENT BASYS2

XILINX ISE WEBPACK und DIGILENT BASYS2 XILINX ISE WEBPACK und DIGILENT BASYS2 Eine kurze Einführung. Download ISE Projektdateien auch links im Menü (ZIP) Abteilung Elektronik an der HTL Mödling 2011/2015 Grundbegriffe Xilinx ist eine Firma

Mehr

HANDBUCH LSM GRUNDLAGEN LSM

HANDBUCH LSM GRUNDLAGEN LSM Seite 1 1.0 GRUNDLAGEN LSM 1.1. SYSTEMVORAUSSETZUNGEN AB LSM 3.1 SP1 (ÄNDERUNGEN VORBEHALTEN) ALLGEMEIN Lokale Administratorrechte zur Installation Kommunikation: TCP/IP (NetBios aktiv), LAN (Empfehlung:

Mehr

Flexibles Echtzeit HF- Testsystem mit LabVIEW Realtime, FPGA-Technologie und TestMaster

Flexibles Echtzeit HF- Testsystem mit LabVIEW Realtime, FPGA-Technologie und TestMaster Flexibles Echtzeit HF- Testsystem mit LabVIEW Realtime, FPGA-Technologie und TestMaster Dr. Gerd Schmitz, S.E.A. Datentechnik GmbH Alexander Huber, Marquardt GmbH Gliederung Marquardt GmbH S.E.A. Datentechnik

Mehr

Vortrag zum Fortsetzungantrag

Vortrag zum Fortsetzungantrag 1 / 18 Vortrag zum Fortsetzungantrag Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Informatik Lehrstuhl für Informations- und Kommunikationsdienste 24.06.2008 2 / 18 Inhalt

Mehr

Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge

Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Martin Borowski, GÖPEL electronic GmbH GÖPEL electronic GmbH 2014 Boundary Scan Testprogrammerstellung

Mehr

Praxisnahe und effiziente ERP- Ausbildung am Beispiel der TU Ilmenau

Praxisnahe und effiziente ERP- Ausbildung am Beispiel der TU Ilmenau Praxisnahe und effiziente ERP- Ausbildung am Beispiel der TU Ilmenau Sebastian Büsch Prof. Dr. Volker Nissen Dr. Lutz Schmidt Technische Universität Ilmenau Fachgebiet Wirtschaftsinformatik für Dienstleistungen

Mehr

Funktionale Sicherheit Testing unter

Funktionale Sicherheit Testing unter Funktionale Sicherheit Testing unter den Bedingungen der Safety Integrity Levels Präsentation auf dem Neu-Ulmer Test-Engineering Day Sebastian Stiemke, MissingLinkElectronics, Neu-Ulm 1 Inhalt Idee hinter

Mehr

Prozessoren in Programmierbarer Logik

Prozessoren in Programmierbarer Logik Bahne Carstens Prozessoren in Programmierbarer Logik Inhalt Prozessoren in Programmierbarer Logik...1 Inhalt...1 Vorteile...1 Die Prozessor-Lösungen der Größe nach sortiert:...2 PicoBlaze...2 MicroBlaze...3

Mehr

Drei Jahre mit Polarion bei Fresenius Medical Care. Stuttgart, Oktober 2012

Drei Jahre mit Polarion bei Fresenius Medical Care. Stuttgart, Oktober 2012 Drei Jahre mit Polarion bei Fresenius Medical Care Stuttgart, Oktober 2012 Polarion Users Conference 2012, Drei Jahre mit Polarion bei Fresenius Medical Care, Jürgen Lehre (c) Copyright 31/08/2012 Fresenius

Mehr

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1 BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm

Mehr

Ein embedded VisionSensor fr SensorClouds

Ein embedded VisionSensor fr SensorClouds Ein embedded VisionSensor fr SensorClouds Lothar Thieling Fakultät fr Informaons-, Medien- und Elektrotechnik Fachhochschule Köln o Inhalte Umfeld SensorCloud Zielsetzung Konzept Hardware So*ware Anwendung

Mehr

Anleitung für VHDL tools

Anleitung für VHDL tools Anleitung für VHDL tools Harald Affenzeller V 1.0.0 Email: Harald.Affenzeller@fh-hagenberg.at Hagenberg, 14. Oktober 2003 Zusammenfassung Dieses Dokument stellt eine Anleitung zur Verwendung von eingesetzten

Mehr

Modellbasierte Entwicklung im Kontext von Medizingeräten

Modellbasierte Entwicklung im Kontext von Medizingeräten up FPGA Modellbasierte Entwicklung im Kontext von Medizingeräten Gemeinsamer Ausgangspunkt für Software- und Hardwareentwicklung Osnabrück, 06.02.2014, Wanja Schöpfer Agenda 1 Einleitung 2 Modellbasierte

Mehr

Jump Project. Softwarelösungen für professionelles Projektmanagement

Jump Project. Softwarelösungen für professionelles Projektmanagement Jump Project Softwarelösungen für professionelles Projektmanagement Jump Project Office Übersichtliche Dokumentenstruktur und schneller Zugriff auf alle wichtigen Funktionen. Steuern Sie Ihre Projekte

Mehr

Linux Terminal mit Ethernet und Java. Eine dynamische Plattform für Automatisierungsapplikationen?

Linux Terminal mit Ethernet und Java. Eine dynamische Plattform für Automatisierungsapplikationen? Linux Terminal mit Ethernet und Java. Eine dynamische Plattform für Automatisierungsapplikationen? JULIA SCHILLING SSV EMBEDDED SYSTEMS HEISTERBERGALLEE 72 D-30453 HANNOVER WWW.SSV-EMBEDDED.DE Ethernet

Mehr

Schülerseminar Programmieren einer Ampelsteuerung

Schülerseminar Programmieren einer Ampelsteuerung Prof. G. Kemnitz Institut für Informatik 23. April 2016 1/17 Schülerseminar Programmieren einer Ampelsteuerung Prof. G. Kemnitz Institut für Informatik 23. April 2016 Prof. G. Kemnitz Institut für Informatik

Mehr

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten

Mehr

Verkürzung von Entwurfszeiten

Verkürzung von Entwurfszeiten Verkürzung von Entwurfszeiten durch Matlab-basiertes HPC R. Fink, S. Pawletta Übersicht aktuelle Situation im ingenieurtechnischen Bereich Multi-SCEs als Konzept zur Verkürzung von Entwurfszeiten Realisierung

Mehr