... J. Bussysteme. J.1.1 Einordnung:
|
|
- Erwin Kaufman
- vor 8 Jahren
- Abrufe
Transkript
1 J.1.1 Einordnung: J. Bussysteme Front Side Bus für Pentium 4 - Signale & Leistungsmerkmale. Hierarchische Busarchitektur in PCs. PCI-Bus und Konfigurationsraum. Peripheriebusse (USB, IDE,...). Höhere Informatik : - Programmierung, Datenbanken, Verteilte Systeme, Theorie... Systemprogrammierung: - Betriebssystemkonzepte, E/A-Geräte, Treiber... H Rechnerarchitektur: - Bussysteme, Rechenwerk, Speicher, Pipelines Architektur C... G Instruktionssatz: - Adressenbildung, Registersemantik, Assembler Mikro-Architektur: - Instruktionszyklen, µ-programme, RISC/CISC Digitaltechnik: - Rechnerarithmetik, Schaltwerke, Gatter, Logik... Elektronik: - Strom & Spannung, Transistoren, ICs E-1 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
2 J.1.2 Was ist ein Bus? Bündel von Leitungen zum Datenverkehr zwischen mehr als 2 Teilnehmern: Zu einem Zeitpunkt nur eine Datenquelle, aber evtl. mehrere Empfänger, Datenleitungen, Adressleitungen, Steuerleitungen: A T1 T2 Tn Zuteilung des Busses: Bus-Request an die Arbitrierungsinstanz (A), Bus-Grant von der Arbitrierungsinstanz. Alternativen zum Bus als Verbindungsstruktur: Punkt-zu-Punkt Verbindung, Kreuzschienenverteiler... Kostenabschätzung! E-2 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
3 J.1.3 Exemplarische Multiprozessor-Bushierarchie System Bus bzw. Front-Side Bus: verbindet CPUs und Speicherkontroller. Speicherbus zw. Kontroller & Speicher. PCI-Bus für E/A-Geräte & Südbrücke. Peripheriebusse: ISA-Bus als historischer E/A-Bus für PCs, USB, Firewire, IDE, Floppy-Disk... Punkt-zu-Punkt Links: Gaphik: AGP, PCI-Express, DMI, SATA, PC-Card, PCMCIA, V.24 seriell, Parallel-Port... Dazwischen Hubs oder Bridges. Anschluss zum LAN: Infiniband, Ethernet, WLAN... CPU #1 AGP oder PCI-Express SATA Legacy PC-Card CPU #2 FSB PCI Nordbrücke Südbrücke ISA RAM CPU #3 RAM Speicherbus IDE USB Ethernet E-3 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
4 J.2. Intel System Bus (FSB) J.2.1 Signale vom/zum Pentium Extreme Chip Stromversorgung, Schirmung, Reset... Adress- & Datenleitungen: HDINV - Daten evtl. invertieren wegen Stromverbrauch, HADS - Host Address Strobe, HDSTx - Host Data Strobe. Bussteuerung: HBPRI - MCH Prioritätsrequest, hier kein MP-Bus, Precharge Request, Target Ready, Defer, Busy, Ready... Konsistenzsicherung: Unter Umständen mithören der Adresse, HHIT - Cache hit, Kopie im Cache, HHITM - Modifizierte Kopie im Cache, HLOCK - Ununterbrochene Speichertransaktion. Befehlsleitungen: Teilweise überlappende Bustransaktionen, Host Request [4:0] ( 2-phasig), Response [2:0]. Memory Controller Hub Intel 82975X E-4 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
5 J.2.2 Snooping als Mittel zur Konsistenz-/Kohärenzsicherung Konsistenz: Alle Teilnehmer erhalten dieselbe Sicht auf den Speicher. Ohne Konsistenzsicherung können Caches und Hauptspeicher unterschiedliche Werte für ein Speicherwort halten, z.b.: 2 CPUs mit je einem eigenen Write-Back Cache, CPU-1 schreibt den Wert 18 in den Cache, Hauptspeicher und Cache-2 unverändert, CPU-2 liest den Wert 17 - leider! Write-Through als einfache Massnahme. Snooping als Gegenmassnahme: Schreibend betroffene Adressen auf Bus legen, Caches hören alle Adressen auf dem FSB mit, Die Caches melden HHIT und evtl. HHITM, evtl. liefert einer der Caches die Daten, HHITM: Write-Back Zyklus nötig, evtl. Cachezeile invalidieren. CPU-1 Cache MCH, Nordbrücke CPU-2 Cache Hauptspeicher MCH erlaubt Snooping auf dem System Bus, falls direkt von einem peripheren Gerät in den Hauptspeicher geschrieben wird. Ungültige Kopieen! E-5 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
6 J.2.3 MESI Zustände für Cachezeilen im Write-Back Modus MESI = Modified, Exclusive, Shared, Invalid: I: Die Zeile enthält keine gültigen Daten. S: Mehrere gecachte Kopien, Wert im Hauptspeicher gültig. E: Wert im Hauptspeicher und lokal gecachte Kopie gültig, keine anderen Kopien. M: Der einzige gültige Wert ist im lokalen Cache, Hauptspeicherwert ungültig. Reduziert die Anzahl der auf den Bus zu legenden Adressen: MESI eliminiert Snoop-Zyklen und Wartezeiten auf den Bus, E, M: Lokales Lesen & Schreiben von gecachten Zeilen erzeugt keine Snoop-Zyklen! S: Lokales Lesen von gecachten Zeilen erzeugt auch keine Snoop-Zyklen, S: Lokales Schreiben bewirkt eine Invalidierung fremder Cachezeilen. Steuersignale für den Bus (=> Wikipedia.de, nicht Pentium System Bus): Shared: Retry: Invalidate: Kopien schon vorhanden, wird keine exklusive Zeile, Partner soll erst Write-Back Zyklus abwarten, Partner sollen diese Zeilen löschen. E-6 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
7 J.2.4 MESI Zustandsübergänge Angepasst nach MESI Transaktionssemantik: Bus_Read_Normal (BusRd): Bus_Read_Exclusive (BusRdEx): Speichern (flush): Lesen ohne Invalidierung, Lesen mit Invalidierung, später überschreiben, Lokale Kopie zum Hauptspeicher speichern. I Lesen BusRd shared Lesen BusRd unshared S Schreiben BusRdEx Schreiben BusRdEx E Schreiben Lesen Lesen M Schreiben Lesen Flush on r. BusRd Flush on Flush on rem. BusRdEx remote BusRd Flush on remote BusRdEx E-7 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
8 J.3. PCI Busarchitektur J.3.1 Allgemeines Elegantes "Plug & Play": Erkennung vorhandener Geräte, Zuordnung der Interrupts, Shared Interrupts. Geschwindigkeit: Bustakt Mhz (66 MHz), mit 64 Bit Bursts bis 266 MB/s, Multiplex für Daten & Adressen. Verbesserung gegenüber: ISA Industry Standard Adapter Bus, MCA, Microchannel Adapter Bus, VESA, vorerst lokaler Video-Bus, NuBus für AppleMacintosh. Vorgänger von PCI-Express. Host-PCI Bridge AGP-Slot PCI-Slots ISA-Slot E-8 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
9 J.3.2 Charakteristika und Spezifikationen PCI = Peripheral Component Interconnect PCI-Spezifikation: 0..33/66 MHz Takt, 32/64 Bit Datenpfade, 124 / 188 Kontakte, Arbitrierungsschema für mehrere Bus Master (wechselweise), 12 verschiedene Typen von Buszyklen, PCI-Interruptschema, 3,3 oder 5 Volt. Drei Adressräume: => 32 Bit Memory (optional 64 Bit), 32 Bit E/A-Adresse (I/O-Ports), Konfigurationsadressraum. Kapazität: Rekursiv bis 255 PCI-Busse, PCI-Geräte auf Hauptplatine, maximal 31 Geräte pro PCI-Bus. E-9 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
10 J.3.3 Historische Rolle des PCI-Bus und der Nord-Brücke PCI-Bus als Ersatz für den alten ISA-Bus: Verbindung zur Südbrücke heute nicht mehr über PCI, sondern über DMI Link, PCI-X ( PCI-Express) als partiell kompatible Ergänzung zu PCI, kompatible Migration von PCI zum PCI- Express "Interconnect". Host-PCI Brücke (Nord-Brücke): Daten-Drehscheibe zwischen Frontside Bus, PCI-Bus, AGP-Bus, evtl. auch zum L2-Cache. Arbitrierungsinstanz (in Nord-Br.): für Bus-Master Geräte am PCI-Bus, welches Gerät darf den Bus belegen? Datenpufferung: Warteschlangen (Lesen & Schreiben), erzeugt Bursts aus Einzelzugriffen, Flusskontrolle / Handshake. CPU #1 AGP oder PCI-Express SATA Legacy PC-Card CPU #2 FSB PCI Nordbrücke Südbrücke RAM CPU #3 RAM Speicherbus IDE USB Ethernet ISA E-10 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
11 J.3.4 Organisation und Baumtopologie Multiplexbetrieb: Adressen & Datenwörter, 32/64 Bit wahlweise, 64 Bit aufteilen. Maximal 255 PCI-Busse: Verknüpfung via Brücken, Wegelenkungsfunktion, Baumtopologie, synchron, LAN... Praktisch z.b.: PCI-Bus #0, AGP-Bus #1,... E-11 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
12 J.3.5 Konfigurationsadressraum Grundlage für ordentliches "Plug & Play" (Autokonfigurierung). Jede PCI-Einheit besitzt einen 256 Byte großen Konfigurationsadressraum: Built-in Selbsttest, Headerformat, Zugriffslatenz, Zeilengrösse im Cache, verschiedene Basisadressen, z.b. Video-BIOS ROM, empfohlenes Timing. Interrupt-Konfiguration: PCI-Interrupts, PIC-IRQs. E-12 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
13 J.3.6 Setzen der Gerätekonfiguration Konfigurierung geschieht durch Schreiben in den Konfigurationsraum. Konfigurationdatenregister am Port 0xCFC (in Host-Bridge): schreibt und liest PCI-Gerätekonfigurationsraum, Adresse aus dem Konfigurations-Adressregister. Format im Konfigurations-Adressregister am Port 0xCF8 (in Host-Bridge): ECD: Enable Configuration Data (1) BUS: Nummer des PCI-Busses (meist 0) DEV: Einheit bzw. Gerät am Bus (0..31), FKT: Funktion bei Multifunktions-Geräten REG: 32-Bit Wort aus aktuellem K-Raum TYP: (01:Gerät am Bus, 00:Gerät an Sub-Bus). E-13 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
14 J.3.7 Ausschnitt aus Plurix Klasse "PCI_Config": class PCI_Config { static int GetDisplayAddress(){ int device, classcode, devid; for ( device=0; device < 0x1F; device++) { devid =ReadPci( 0, device, 0, 1); if ((devid == 0 ) (devid == -1 ) ) continue; // no device present else { classcode =ReadPci(0, device, 0, 4)>>16; if (classcode == 0x0300) (classcode == 0x0001) { return( ReadPci( 0, device, 0, 0x10) & 0xFFFFFFF0); } } } } // end GetDisplay, all 31 Devices, if Device present, if Video Card static int ReadPci(int bus, int device, int func, int offset){ int value, CFA = 0xcf8, CFD = 0xcfc; // Config-Addr, Config-Data int addr = ((bus & 0xFF) << 16) ((device & 0x1F) << 11) // Device select... ((func & 0x07) << 8) (offset & 0xF1) 0x ; // Activate CFD Register Kernel.OutDW( CFA, addr) ; value = Kernel.InDW( CFD ) ; // Read Config-Data Kernel.OutDW( CFA, 0) ; // deactivate CFD! return value; }} // end class PCI_Config, end ReadPCI E-14 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
15 J.3.8 Tabelle von Klassencodes (PCI Spec. 2.0 und 2.1) Klassencode zerfällt in: allgemeiner Klassencode des Gerätes, Subklasse aus der allg. Geräteklasse, Programmierschnittstelle. Klassencodes: 0x00 Devices built before class codes (i.e. pre PCI 2.0) alte VGA Karten... 0x01 Mass storage controller SCSI, IDE, RAID, Floppy... 0x02 Network controller Ethernet, Token Ring, FDDI, ATM 0x03 Display controller VGA Karte, XGA Karte,... 0x04 Multimedia device Video, Audio, ISDN,... 0x05 Memory Controller RAM Kontroller, Flash Memory K.. 0x06 Bridge Device Host/PCI, PCI/ISA, PCI/PCMCIA 0x07 Simple communications controllers Serial Port, Parallel Port,... 0x08 Base system peripherals Interrupt K, DMA, Timer, RTC... 0x09 Input devices Tastatur, Maus, Pen, 0x0A Docking Stations... 0x0B Processors 386, 486, Pentium, PowerPC, Alpha... 0x0C Serial bus controllers USB, Firewire,... 0x0D-0xFE Reserved 0xFF Misc Referenz im Web unter: E-15 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
16 J.3.9 Einfache Speicherzugriffe und Burstzugriffe Einfache Zugriffe: beginnen mit Frame, Adressen/Datenmultiplex, Command/BE Multiplex. Doppelnutzung der Stifte. Burst-Lesetransfer: Adresse implizit hochzählen, Byte-Enable Leitungen falls nicht Doppelwort-Transfer, Lücken mit BE=0 füllen, ein Wort pro Takt! Beim Lesen weiterer Taktzyklus zum Umschalten der Bustreiber nötig. Bidirektionale Flusskontrolle zwischen Initiator und Target. E-16 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
17 J.3.10 Typen von Buszyklen Festlegung über 4 PCI Befehlsleitungen: gültig nach Übergang auf Frame=True, Multiplex mit Byte-Enable Leitungen, definieren 12 Typen von Buszyklen. Adresse lesen/schreiben: Einzel- & Burstzugriffe (autoinkrement!), Zugriff auf Teil einer Cachezeile, möglicherweise "Out of Sequence" MPX-Adressierung für 64 Bit Adressen. Speicher schreiben mit Invalidierung: eine oder mehrere Cache-Zeilen schreiben, Hauptspeicherinhalt aktuell, Write-Back überflüssig, Cache-Zeile ungültig. Interrupt Acknowledge. E-17 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
18 Gegebenenfalls Write-Back am FSB erforderlich: falls nur Teile einer Cache-Zeile geschrieben werden, dann erst Cache zurück in Hauptspeicher schreiben, dann PCI-Zyklus zum Hauptspeicher, verlängertes PCI Timing erlaubt. PCI-Sonderzyklus: Rundspruch am PCI-Bus, Reset, Power Down... PCI Interrupt-Sequenz: 4 Bus-Leitungen A, B, C, D vorhanden, adressieren eines PCI Interruptkontrollers, anschliessend Interrupt-Vektor übertragen. Konfiguration lesen oder schreiben. E/A Ports lesen oder schreiben. E-18 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
19 J.3.11 Busmaster & Arbitrierung Busmaster-Status: erlaubt die Initiierung von Bustransaktionen, ermöglicht selbständige Datenübertragung, ohne Belastung der CPU und der Caches, Übertragung grösserer Datenblöcke, Nebenläufige Ausführung... Busmasterfähige PCI-Geräte: verlangen den Bus mit REQ[0..3] oder PREQ, erhalten den Bus via GNT[0..3] oder PGNT, liefern die Target/Ziel-Adresse. Sog. Arbiter in der Host-Bridge teilt die Bus-Mastership zu: Entscheidung während der alte Transfer noch läuft, keine Monopolisierung möglich, da Zeitlimite. Zum Vergleich: Legacy DMA-Kontroller (Direct Memory Access): Separate Funktionseinheit, in die PCI-ISA Brücke integriert (Device-ID: $08+$01), liefert zugunsten einiger Geräte am ISA-Bus die Speicheradresse, nur noch für Diskette und dergleichen gebräuchlich. E-19 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
20 J.4. PCI-Interrupts 4 Interrupt-Leitungen pro Slot: typischerweise A,B,C,D genannt, Einfache Devices setzen nur A, Multifunktionseinheiten A...D. Interrupt-Routing pro Leitung: Verschränkung von Slot zu Slot, Umlenken auf PCI-ISA Bridge, Int.-Kontroller in ISA-Bridge, konfigurierbare Zuordnung. Sharable PCI-Interrupts: verlangen besonderen Treiber, verlangen Pegeltriggerung, vermeiden IRQ-Engpässe! Interrupt-Sharing ist zwingend bei mehr als 4 Slots mit Interrupt. Interrupts alternativ über APIC-Einheiten und "Bus Message Delivery"... E-20 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
21 J.5. PCI BIOS Normalerweise nur als 16-Bit BIOS vorhanden: nützlich für Routinen zur Geräteidentifikation, im 32 Bit Protected Mode nicht nutzbar, nicht mit SVGA-BIOS verwechseln, Teil des BIOS auf Hauptplatine. Teilfunktionen der Unterfunktion AH=$b1 des BIOS-Interrupt $1a: AL=$01 PCI-BIOS vorhanden? AL=$02 PCI-Device suchen (Dev, Hrst., Idx), AL=$03 PCI-Geräteklasse suchen, AL=$04 Sonderzyklus für Bus n, AL=$05 Konfig.-byte/-wort/-dwort lesen, AL=$06 Konfig.-byte/-wort/-dwort schreiben. Genaueres im PC-Hardwarebuch von Messmer & Dembowski. E-21 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm
... J. Bussysteme. J.1.1 Einordnung:
J.1.1 Einordnung: J. Bussysteme Front Side Bus für Pentium 4 - Signale & Leistungsmerkmale. Hierarchische Busarchitektur in PCs. PCI-Bus und Konfigurationsraum. Peripheriebusse (USB, IDE,...). Höhere Informatik
Mehr10. PCI-Busstrukturen 10.1 Allgemeines
10. PCI-Busstrukturen 10.1 Allgemeines Elegantes "Plug & Play": - Erkennung vorhandener Geräte, - Zuordnung der Interrupts, - Shared Interrupts. Geschwindigkeit: - Bustakt 0.. 33 Mhz (66 MHz), - bei 64
Mehr10. PCI-Busstrukturen 10.1 Allgemeines
10. PCI-Busstrukturen 10.1 Allgemeines Elegantes "Plug & Play": - Erkennung vorhandener Geräte, - Zuordnung der Interrupts, - Shared Interrupts. Geschwindigkeit: - Bustakt 0.. 33 Mhz (66 MHz), - bei 64
Mehr5. PC-Architekturen und Bussysteme
Abb. 5.1: Aufbau des klassischen PC-AT Abb. 5.2: Busslot im PC-AT Port-Adresse Verwendung 000h-00fh 1. DMA-Chip 8237A 020h-021h 1. PIC 8259A 040h-043h PIT 8253 060h-063h Tastaturcontroller 8042 070h-071h
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:
MehrComputer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology
Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie
Mehr5. Digitale Schnittstellen und Vernetzung im Überblick
5. Digitale Schnittstellen und Vernetzung im Überblick 5.1 Schnittstellen für Computerperipherie speziell: USB, FireWire 5.2 Drahtgebundene Netztechnologien z.b. Ethernet, ATM 5.3 Drahtlose Netztechnologien
MehrRechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.
Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,
MehrBetriebssystembau (BSB)
Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung http://ess.cs.tu-.de/de/teaching/ws2013/bsb/ Olaf Spinczyk olaf.spinczyk@tu-.de http://ess.cs.tu-.de/~os AG Eingebettete System Informatik
MehrBetriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB)
Betriebssysteme (BS) alias Betriebssystembau (BSB) PC Bussysteme und deren Programmierung Überblick Rückblick Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen
MehrMicrocontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1
Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
MehrRechner Architektur. Martin Gülck
Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard
MehrBusarchitekturen im PC. Roland Zenner, 03INF
Busarchitekturen im PC Roland Zenner, 03INF Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 2 Einleitung Definition
MehrProgrammierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
MehrHorstBox (DVA-G3342SD) Anleitung zur Einrichtung der Telefonie
HorstBox (DVA-G3342SD) Anleitung zur Einrichtung der Telefonie Beim Hauptanschluss haben Sie die Wahl zwischen einem ISDN und einem Analoganschluss. Wählen Sie hier den Typ entsprechend Ihrem Telefonanschluss.
MehrBetriebssystembau (BSB)
Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os
MehrDie Hardwareausstattung unserer Schule
Die Hardwareausstattung unserer Schule Von: Bernd Lefers, Steffen Wirth, Michael Roters Die Hardwareausstattung der Schülerinseln Zuerst lässt sich festhalten, dass sich ein Arbeitsplatz aus einem Dell-Rechner,
MehrHardware PCI, PCIe und Bus-Bridges
Hardware PCI, PCIe und Bus-Bridges Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware PCI, PCIe und Bus-Bridges
MehrEntwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte
Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Matthias Lange Informatikstudent, TU-Dresden 27. September 2005 http://www.matze-lange.de Warum entwickelt jemand einen Treiber für
MehrAnleitung zur Nutzung des SharePort Utility
Anleitung zur Nutzung des SharePort Utility Um die am USB Port des Routers angeschlossenen Geräte wie Drucker, Speicherstick oder Festplatte am Rechner zu nutzen, muss das SharePort Utility auf jedem Rechner
MehrStaatlich geprüfter EDV-Führerschein
Staatlich geprüfter 1. Seit wie viel Jahren gibt es den Personal Computer? seit ~ 50 Jahren seit ~ 30 Jahren seit ~ 20 Jahren seit ~ 5 Jahren Computer gibt es schon immer. 2. Ein Computer wird auch als
MehrDie Komponenten in Ihrem Computer 14.05.2008
Fast überall stehen Sie, die Computer. Sobald man über Computer spricht, fallen sehr viele Fachbegriffe, wie RAM, Dual-Core, MHz, GHz, SATA, ATA, um nur einige zu nennen. Viele können aber mit diesen Begriffe
MehrMan liest sich: POP3/IMAP
Man liest sich: POP3/IMAP Gliederung 1. Einführung 1.1 Allgemeiner Nachrichtenfluss beim Versenden von E-Mails 1.2 Client und Server 1.2.1 Client 1.2.2 Server 2. POP3 2.1 Definition 2.2 Geschichte und
MehrMit lebenslanger StarTech.com-Garantie sowie lebenslanger kostenloser technischer Unterstützung.
2 Port USB 3.0 SuperSpeed PCI Express Schnittstellenkarte mit UASP Unterstützung StarTech ID: PEXUSB3S11 Dank der PCI Express USB 3.0-Karte PEXUSB3S11 können Sie einem PC über einen PCI Express-Steckplatz
MehrKonfiguration des ewon GSM Modems Kurzbeschreibung zum Aufbau einer GSM Verbindung
ewon - Technical Note Nr. 004 Version 1.2 Konfiguration des ewon GSM Modems Kurzbeschreibung zum Aufbau einer GSM Verbindung 08.08.2006/SI Übersicht: 1. Thema 2. Benötigte Komponenten 3. Modemkonfiguration
MehrPeppercon eric express. Herzlich Willkommen zur Online-Schulung von Thomas-Krenn Serverversand. Unser Thema heute:
Herzlich Willkommen zur Online-Schulung von Thomas-Krenn Serverversand Unser Thema heute: Peppercon - Remote Management PCI Karte - Ihr Referent: Michael Hänel (technical purchase and seller) Ihr technischer
MehrInhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen
Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen 1 5.6 Der PCI-Local-Bus 5.6 Der PCI-Local-Bus (Peripheral Component Interconnect Bus) 2 Bridge Prozessor Cache Speicher Memory-Controller PCI-Bus-Controller
MehrJava Kurs für Anfänger Einheit 5 Methoden
Java Kurs für Anfänger Einheit 5 Methoden Ludwig-Maximilians-Universität München (Institut für Informatik: Programmierung und Softwaretechnik von Prof.Wirsing) 22. Juni 2009 Inhaltsverzeichnis Methoden
MehrName: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrBerührungslose Datenerfassung. easyident-usb Stickreader. Art. Nr. FS-0012
Berührungslose Datenerfassung easyident-usb Stickreader Firmware Version: 0115 Art. Nr. FS-0012 easyident-usb Stickreader ist eine berührungslose Datenerfassung mit Transponder Technologie. Das Lesemodul
MehrRAM. Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, Umfangreiche Pufferung in den PCI Brücken. lesen. EOP-Signal.
11. s 11.1 Pufferspeicher Lesepuffer um vorauszulesen: - erste Leseoperation hat lange Latenzzeit, - Folgedaten vorsorglich schon gelesen, - "prefetch buffer". Schreibpuffer um ein Blockieren des schreibenden
MehrSNr. 0502-201 bis 0502-230 mit Gigabyte AMD K7 Mainboard. Konfiguration 7 und 7M
ART2020 Mobil BIOS- BESCHREIBUNG SNr. 0502-201 bis 0502-230 mit Gigabyte AMD K7 Mainboard Konfiguration 7 und 7M Das ist der 1. Bildschirm wenn Sie in das BIOS SETUP einsteigen 2) 3) 7) 8) 4) 5) 6) 1)
MehrHardware-Interfaces für FlexRay und CAN
Hardware-Interfaces für FlexRay und CAN FlexRay, das Bussystem für hohe Datenraten im Fahrzeug, stellt sehr hohe Anforderungen an die Hardwareschnittstellen. Nutzen Sie die Vector FlexRay Interfaces für
MehrRO-Serie CAN-Übertragungsprotokoll
RO-Serie CAN-Übertragungsprotokoll Juni 2009 1 EINLEITUNG...3 2 REGISTER-ZUGRIFFE...4 2.1 Was sind überhaupt Register?... 4 2.2 Registerzugriff mit 8/ 16 oder 32 Bit-Datenbreite... 4 2.3 Registerbelegung...
MehrSerieller S-Bus reduziertes Protokoll (Level 1)
2 Serieller S-Bus reduziertes Protokoll (Level 1) Inhalt - S-Bus RS485 Netzwerk - Beispielaufbau - Reduziertes S-Bus-Protokoll - PG5 Projektvorbereitung - Master / Konfiguration und Programmierung - Master
MehrAnleitung zur Nutzung des SharePort Plus
Besuchen Sie uns auf unserer Webseite www.dlink.de, www.dlink.at, www.dlink.ch oder unserer Facebook Seite http://www.facebook.com/dlinkgmbh Anleitung zur Nutzung des SharePort Plus Mit dem SharePort Plus
MehrBetriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann.
Betriebssysteme (BS) VL 11 PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen Nürnberg WS 13 15. Januar 2014 http://www4.cs.fau.de/lehre/ws13/v_bs
Mehr13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
MehrUSB-Driver: Download-Link: http://www.itakka.at/tracker-files/usb_driver_1_0_5_18.rar
2 Folgende Software wird benötigt:: Die beschriebene Konfiguration unterstützt folgende Betriebssysteme: - Windows 98SE - Windows ME - Windows 2000 SP4 - Windows XP SP2 and above (32 & 64 bit) - Windows
MehrVirtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44
Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock
Mehr11. Caches Pufferspeicher
Lesepuffer um vorauszulesen: - erste Leseoperation hat lange Latenzzeit, - Folgedaten vorsorglich schon gelesen, - "prefetch buffer". 11. s 11.1 Pufferspeicher Schreibpuffer um ein Blockieren des schreibenden
MehrVerhindert, dass eine Methode überschrieben wird. public final int holekontostand() {...} public final class Girokonto extends Konto {...
PIWIN I Kap. 8 Objektorientierte Programmierung - Vererbung 31 Schlüsselwort: final Verhindert, dass eine Methode überschrieben wird public final int holekontostand() {... Erben von einer Klasse verbieten:
MehrKonfigurationsanleitung Access Control Lists (ACL) Funkwerk. Copyright Stefan Dahler - www.neo-one.de 13. Oktober 2008 Version 1.0.
Konfigurationsanleitung Access Control Lists (ACL) Funkwerk Copyright Stefan Dahler - www.neo-one.de 13. Oktober 2008 Version 1.0 Seite - 1 - 1. Konfiguration der Access Listen 1.1 Einleitung Im Folgenden
MehrBei unserem letzten Ausflug in die Welt der Highend Mainboards konnten wir bereits feststellen das Intel seine Hausaufgaben gemacht hat.
Review Intel DH67CF Vorwort Intel glänzt mit neuer Core-I Generation. Sandybridge meets Mini-ITX! Bei unserem letzten Ausflug in die Welt der Highend Mainboards konnten wir bereits feststellen das Intel
MehrSATA 2 und 3. Gruppe 8. Unser Weg ist Ihr Ziel. Der Spezialist für ADD-On Produkte. Tel. +41 44 8217818 Fax +41 44 8217820. Fax +49 6171 975697
Der Spezialist für ADD-On Produkte Vers. 1.2_20.01.2015 SATA 2 und 3 Gruppe 8 Unser Weg ist Ihr Ziel EXSYS Vertriebs GmbH Industriestr. 8 61449 Steinbach/Ts. Deutschland D - Deutschland verkauf@exsys.de
MehrSpeichernetze (Storage Area Networks, SANs)
Speichernetze (Storage Area Networks, SANs) Hochschule für Zürich MAS Informatik, Verteilte Systeme 22.9.2010 Outline 1 2 I/O en Prinzipschema serverzentrierte Architektur Disk Disk Disk Disk Disk Disk
MehrBetriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme
Betriebssysteme (BS) VL 11 PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen Nürnberg WS 10 19. Januar 2011 Überblick:
MehrInstallationsanleitung für das Touch Display: S170E1-01 LCD A170E1-T3 ChiMei - egalaxy
Installationsanleitung für das Touch Display: S170E1-01 LCD A170E1-T3 ChiMei - egalaxy 1. Schnellanleitung - Seite 2 2. Ausführlichere Anleitung - Seite 3 a) Monitor anschließen - Seite 3 Alternativer
MehrMikrocontroller Grundlagen. Markus Koch April 2011
Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede
MehrBetriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme
Betriebssysteme (BS) VL 11 PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen Nürnberg WS 11 18. Januar 2011 Überblick:
MehrBetriebssystembau (BSB)
Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung http://ess.cs.tu-dortmund.de/de/teaching/ws2012/bsb/ Olaf Spinczyk olaf.spinczyk@tu-dortmund.de http://ess.cs.tu-dortmund.de/~os AG Eingebettete
MehrMETTLER TOLEDO USB-Option Installation der Treiber unter Windows XP
Diese Anleitung beschreibt den Ablauf bei der Installation und Deinstallation der Treiber für die METTLER TOLEDO USB-Option unter Windows XP. Die USB-Option wird als zusätzliche serielle Schnittstelle
Mehrmit SD-Karte SD-Karte Inhalt
mit mit Kartensteckplatz Der Logger ist optional mit einem Kartensteckplatz für eine micro erhältlich. Die verfügt über ein Vielfaches der Speicherkapazität des internen Logger- Speichers. Inhalt Zeitlicher
MehrEinführung in IP, ARP, Routing. Wap WS02/03 Ploner, Zaunbauer
Einführung in IP, ARP, Routing Wap WS02/03 Ploner, Zaunbauer - 1 - Netzwerkkomponenten o Layer 3 o Router o Layer 2 o Bridge, Switch o Layer1 o Repeater o Hub - 2 - Layer 3 Adressierung Anforderungen o
MehrSchnittstellen des Computers
Schnittstellen des Computers Eine Präsentation zum Selbststudium Arp Definition Schnittstellen (engl. Interfaces) sind die Verbindungen zwischen der Zentraleinheit und der externen Peripherie des Computers.
MehrProseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme
wwwnet-texde Proseminar Rechnerarchitekturen Parallelcomputer: Multiprozessorsysteme Stefan Schumacher, , PGP Key http://wwwnet-texde/uni Id: mps-folientex,v
MehrBetriebssystembau (BSB)
Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os
MehrInbetriebnahme grabbmodul-1 / minimodul-16x bzw. smarteye-1
Tipps zur Inbetriebnahme eines minimoduls-166/167 (Beachte: Nur minimodul166, Bestellnr.: MM-300-KSM23 bzw. minimodul167, Bestellnr.: MM-310-KSM07 verwenden.) mit einem grabbmodul-1 als Modulevariante
MehrSerielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI)
Serielle Kommunikation mit dem Arduino Teil 1: Das Serial Peripheral Interface (SPI) Axel Attraktor e.v. 4. Juni 2012 Axel (Attraktor e.v.) 5. Arduino-Stammtisch 4. Juni 2012 1 / 25 Serielle Kommunikation
Mehr1 Aufgaben zu Wie funktioniert ein Computer?
71 1 Aufgaben zu Wie funktioniert ein Computer? Netzteil a) Welche Spannungen werden von PC-Netzteilen bereitgestellt? 3.3 V, 5 V, 12 V, -5 V, -12 V. b) Warum können PC-Netzteile hohe Leistungen liefern,
MehrBluetooth Low Energy Demo mit dem Apple iphone 4s
Bluetooth Low Energy Demo mit dem Apple iphone 4s Die hier dokumentierte Demo zeigt die einfache Übertragung von ASCII Zeichen zwischen einem iphone 4s (iphone 5, ipad 3, ipad 4, ipad mini) und einem connectblue
MehrAnleitung zur Einrichtung des WDS / WDS with AP Modus
Anleitung zur Einrichtung des WDS / WDS with AP Modus Inhaltsverzeichnis Seite 2 Einführung Seite 3 Aufbau des Netzwerkes Seite 4 Einrichtung des 1. DAP-2553 Seite 5 Einrichtung des 1. DAP-2553 (2) Seite
Mehr1 Registrieren Sie sich als Benutzer auf dem Televes. 2 Sobald ein Konto erstellt ist, können Sie auf das Portal
UCDC (2168) Die Software ermöglicht eine Fern- oder lokale Wartung von einer TOX Kopfstelle, mit einem Controller CDC-IP/HE oder CDC-IP/GSM Passend zu T0X und TO5 Kopfstellen (UNI2000). Einstellung, Wartung,
MehrBedienungsanleitung Version 1.0
Botex DMX Operator (DC-1216) Bedienungsanleitung Version 1.0 - Inhalt - 1 KENNZEICHEN UND MERKMALE...4 2 TECHNISCHE ANGABEN...4 3 BEDIENUNG...4 3.1 ALLGEMEINES:...4 3.2 BEDIENUNG UND FUNKTIONEN...5 4 SZENEN
MehrInhaltsverzeichnis. Getting Started with TRM416/816 System Beispiel: TRM816 Open Frame mit RFID an COM2
Getting Started with TRM416/816 System Beispiel: TRM816 Open Frame mit RFID an COM2 Inhaltsverzeichnis Schritt 1 Open Frame: Kabel anschließen - siehe Foto!...2 Schritt 1 Gehäusesystem: Kabel anschliessen...3
MehrSystemanforderungen ab Version 5.31
Systemanforderungen ab Version 5.31 Auszug aus BüroWARE Erste Schritte Version 5.4 Generelle Anforderungen SoftENGINE BüroWARE SQL / Pervasive Das Programm kann sowohl auf 32 Bit- als auch auf 64 Bit-en
Mehr5 Speicherverwaltung. bs-5.1 1
5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus
MehrA20_PCI. ARCNET Controller Karte für PCI Bus. Gerätebeschreibung. 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2
A20_PCI ARCNET Controller Karte für PCI Bus Gerätebeschreibung 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2 Angaben zur Version Dokument-Nr. Beschreibung Datum TK-04-037-F-1.0 Ausgabe 1 17.04.2001 TK-04-037-F-1.1
Mehr5. Schaltwerke und Speicherelemente S Q
5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 72 chaltwerke vs. chaltkreise chaltkreise bestehen aus
Mehr5. Schaltwerke und Speicherelemente
5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 74 chaltwerke vs. chaltkreise chaltkreise bestehen aus
Mehr4D Server v12 64-bit Version BETA VERSION
4D Server v12 64-bit Version BETA VERSION 4D Server v12 unterstützt jetzt das Windows 64-bit Betriebssystem. Hauptvorteil der 64-bit Technologie ist die rundum verbesserte Performance der Anwendungen und
MehrEin- Ausgabeeinheiten
Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-
MehrHowTo: Einrichtung & Management von APs mittels des DWC-1000
HowTo: Einrichtung & Management von APs mittels des DWC-1000 [Voraussetzungen] 1. DWC-1000 mit Firmware Version: 4.1.0.2 und höher 2. Kompatibler AP mit aktueller Firmware 4.1.0.8 und höher (DWL-8600AP,
MehrBetriebssysteme (BS) PC-Bussysteme. Überblick: Einordnung dieser VL. Agenda. Agenda. Rückblick. Rückblick. PCI Bus PCI aus Sicht des Betriebssystems
Betriebssysteme (BS) Überblick: Einordnung dieser VL Anwendungen PC-Bussysteme Netzwerk- Stacks Gerätezugriff Adressräume, Dateien Scheduling, Fäden Dispatching, Koroutinen IPC Unterbrechungsbehandlung
MehrUSB/ esata auf SATA Festplatten Kopierstation - HDD Klon Dockingstation/ Duplikator. StarTech ID: SATDOCK22RE
USB/ esata auf SATA Festplatten Kopierstation - HDD Klon Dockingstation/ Duplikator StarTech ID: SATDOCK22RE Mit der SATDOCK22RE USB und esata Standalone Kopierstation können Sie eine bestehende Festplatte
MehrSwitching. Übung 7 Spanning Tree. 7.1 Szenario
Übung 7 Spanning Tree 7.1 Szenario In der folgenden Übung konfigurieren Sie Spanning Tree. An jeweils einem Switch schließen Sie Ihre Rechner über Port 24 an. Beide Switche sind direkt über 2 Patchkabel
MehrGuide DynDNS und Portforwarding
Guide DynDNS und Portforwarding Allgemein Um Geräte im lokalen Netzwerk von überall aus über das Internet erreichen zu können, kommt man um die Themen Dynamik DNS (kurz DynDNS) und Portweiterleitung(auch
MehrQUICK INSTALLATION GUIDE
BIANCA/BRI für Windows NT Willkommen zu einer der leistungsfähigsten ISDN-Lösungen für Windows NT. Diese Lösung umfaßt nicht nur die CAPI (Common ISDN Application Program Interface), sondern auch NDIS-IP.
MehrArchitektur Verteilter Systeme Teil 2: Prozesse und Threads
Architektur Verteilter Systeme Teil 2: Prozesse und Threads 21.10.15 1 Übersicht Prozess Thread Scheduler Time Sharing 2 Begriff Prozess und Thread I Prozess = Sequentiell ablaufendes Programm Thread =
MehrBetriebssysteme. Dipl.-Ing.(FH) Volker Schepper
Speicherverwaltung Real Mode Nach jedem starten eines PC befindet sich jeder x86 (8086, 80386, Pentium, AMD) CPU im sogenannten Real Mode. Datenregister (16Bit) Adressregister (20Bit) Dadurch lassen sich
MehrUmstellung des Schlüsselpaares der Elektronischen Unterschrift von A003 (768 Bit) auf A004 (1024 Bit)
Umstellung des Schlüsselpaares der Elektronischen Unterschrift von A003 (768 Bit) auf A004 (1024 Bit) 1. Einleitung Die Elektronische Unterschrift (EU) dient zur Autorisierung und Integritätsprüfung von
MehrDNS-325/-320 und FXP
DNS-325/-320 und FXP Das FXP-Protokoll (File exchange Protocol) erlaubt dem DNS-320/-325 Daten über FTP direkt zu einem anderen FTP-Server zu übertragen. Dabei muss der Datenstrom keinen Client passieren.
MehrUSB 2.0-/FireWire IEEE 1394a PCI Interface Card
Handbuch USB 2.0-/FireWire IEEE 1394a PCI Interface Card deutsch Handbuch_Seite 2 Inhalt 1. Einbau 3 2. Treiber-Einschränkung 4 3. Treiberinstallation unter Windows Vista 4 4. Treiberinstallation unter
MehrUSB 2.0 PCI-Karte mit NEC CHIPSATZ
Handbuch USB 2.0 PCI-Karte mit NEC CHIPSATZ deutsch Handbuch_Seite 2 Handbuch_Seite 3 Inhalt 1.0 Eigenschaften 4 2.0 Systemvoraussetzungen 4 3.0 Hardware Installation 4 4.0 Treiber Installation (Windows
MehrStellen Sie bitte den Cursor in die Spalte B2 und rufen die Funktion Sverweis auf. Es öffnet sich folgendes Dialogfenster
Es gibt in Excel unter anderem die so genannten Suchfunktionen / Matrixfunktionen Damit können Sie Werte innerhalb eines bestimmten Bereichs suchen. Als Beispiel möchte ich die Funktion Sverweis zeigen.
MehrAngewandte Informatik
Angewandte Informatik Teil 2.1 Was ist Hardware? Die Zentraleinheit! 1 von 24 Inhaltsverzeichnis 3... Was ist Hardware? 4... Teile des Computers 5... Zentraleinheit 6... Die Zentraleinheit 7... Netzteil
MehrARAkoll 2013 Dokumentation. Datum: 21.11.2012
ARAkoll 2013 Dokumentation Datum: 21.11.2012 INHALT Allgemeines... 3 Funktionsübersicht... 3 Allgemeine Funktionen... 3 ARAmatic Symbolleiste... 3 Monatsprotokoll erzeugen... 4 Jahresprotokoll erzeugen
MehrSchnittstelle RS 232, UP RS 232 UP, WS, GJ B000 6133 A0037
Über die serielle Schnittstelle kann ein Der RS 232-Verbindung erfolgt über 2 PC, ein Drucker oder ein anderes Ge- eine D-Sub-9-Buchse. Die Schnittstelle 2 rät mit einer RS 232-Schnittstelle an den EIB
Mehr3. Anlegen eines WIN CC Projektes
Blatt:3.1 3. Anlegen eines WIN CC Projektes Legen Sie im Simatic Manager ein Projekt mit dem Namen Kursus_OP_177 an. Zuerst wird im Simatic Manager die Hardwarekonfiguration des Schulungsracks projektiert.
MehrQuick XMP Ü bertaktungseinstellungen
Quick XMP Ü bertaktungseinstellungen Intel XMP (Extreme Memory Profile) ermöglicht Anwendern das einfache Ü bertakten von XPG Speicher durch die Änderung von Einstellungen im BIOS und somit das Erreichen
MehrEigenen WSUS Server mit dem UNI WSUS Server Synchronisieren
Verwaltungsdirektion Informatikdienste Eigenen WSUS Server mit dem UNI WSUS Server Synchronisieren Inhaltsverzeichnis Einleitung... 3 Installation WSUS Server... 4 Dokumente... 4 Step by Step Installation...
MehrGSM: Airgap Update. Inhalt. Einleitung
Copyright 2009-2015 Greenbone Networks GmbH Herkunft und aktuellste Version dieses Dokuments: www.greenbone.net/learningcenter/airgap.de.html GSM: Airgap Update Inhalt Vorbereitung des Airgap-Masters Vorbereitung
MehrUSB Stack - Design der Systemschnittstelle. Franz Hirschbeck AKBP II, WS 2003/04
1 1 USB Stack - Design der Systemschnittstelle 2 Überblick 2 Der USB-Standard allgemein Die Implementierung 3 Überblick Der USB-Standard allgemein 3 Ziele Topologie Pipes und Deskriptoren Transfertypen
MehrBeispiel Zugangsdaten E-Mail-Konto
Beispiel Zugangsdaten E-Mail-Konto Sehr geehrter MSU-Kunde, vielen Dank für Ihr Vertrauen in die MSU als verlässlichen, sicheren E-Mail Provider. Zur Einrichtung Ihrer E-Mail-Adresse benötigen Sie noch
MehrMSI TECHNOLOGY. RaidXpert AMD. Anleitung zur Installation und Konfiguration MSI
MSI TECHNOLOGY GMBH RaidXpert AMD Anleitung zur Installation und Konfiguration MSI RaidXpert AMD Inhalt 1.0 Voreinstellungen für ein Raid System im BIOS... 3 2.0 Einstellungen für ein Raid System im Utility...
Mehr