... J. Bussysteme. J.1.1 Einordnung:

Größe: px
Ab Seite anzeigen:

Download "... J. Bussysteme. J.1.1 Einordnung:"

Transkript

1 J.1.1 Einordnung: J. Bussysteme Front Side Bus für Pentium 4 - Signale & Leistungsmerkmale. Hierarchische Busarchitektur in PCs. PCI-Bus und Konfigurationsraum. Peripheriebusse (USB, IDE,...). Höhere Informatik : - Programmierung, Datenbanken, Verteilte Systeme, Theorie... Systemprogrammierung: - Betriebssystemkonzepte, E/A-Geräte, Treiber... H Rechnerarchitektur: - Bussysteme, Rechenwerk, Speicher, Pipelines Architektur C... G Instruktionssatz: - Adressenbildung, Registersemantik, Assembler Mikro-Architektur: - Instruktionszyklen, µ-programme, RISC/CISC Digitaltechnik: - Rechnerarithmetik, Schaltwerke, Gatter, Logik... Elektronik: - Strom & Spannung, Transistoren, ICs E-1 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

2 J.1.2 Was ist ein Bus? Bündel von Leitungen zum Datenverkehr zwischen mehr als 2 Teilnehmern: Zu einem Zeitpunkt nur eine Datenquelle, aber evtl. mehrere Empfänger, Datenleitungen, Adressleitungen, Steuerleitungen: A T1 T2 Tn Zuteilung des Busses: Bus-Request an die Arbitrierungsinstanz (A), Bus-Grant von der Arbitrierungsinstanz. Alternativen zum Bus als Verbindungsstruktur: Punkt-zu-Punkt Verbindung, Kreuzschienenverteiler... Kostenabschätzung! E-2 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

3 J.1.3 Exemplarische Multiprozessor-Bushierarchie System Bus bzw. Front-Side Bus: verbindet CPUs und Speicherkontroller. Speicherbus zw. Kontroller & Speicher. PCI-Bus für E/A-Geräte & Südbrücke. Peripheriebusse: ISA-Bus als historischer E/A-Bus für PCs, USB, Firewire, IDE, Floppy-Disk... Punkt-zu-Punkt Links: Gaphik: AGP, PCI-Express, DMI, SATA, PC-Card, PCMCIA, V.24 seriell, Parallel-Port... Dazwischen Hubs oder Bridges. Anschluss zum LAN: Infiniband, Ethernet, WLAN... CPU #1 AGP oder PCI-Express SATA Legacy PC-Card CPU #2 FSB PCI Nordbrücke Südbrücke ISA RAM CPU #3 RAM Speicherbus IDE USB Ethernet E-3 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

4 J.2. Intel System Bus (FSB) J.2.1 Signale vom/zum Pentium Extreme Chip Stromversorgung, Schirmung, Reset... Adress- & Datenleitungen: HDINV - Daten evtl. invertieren wegen Stromverbrauch, HADS - Host Address Strobe, HDSTx - Host Data Strobe. Bussteuerung: HBPRI - MCH Prioritätsrequest, hier kein MP-Bus, Precharge Request, Target Ready, Defer, Busy, Ready... Konsistenzsicherung: Unter Umständen mithören der Adresse, HHIT - Cache hit, Kopie im Cache, HHITM - Modifizierte Kopie im Cache, HLOCK - Ununterbrochene Speichertransaktion. Befehlsleitungen: Teilweise überlappende Bustransaktionen, Host Request [4:0] ( 2-phasig), Response [2:0]. Memory Controller Hub Intel 82975X E-4 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

5 J.2.2 Snooping als Mittel zur Konsistenz-/Kohärenzsicherung Konsistenz: Alle Teilnehmer erhalten dieselbe Sicht auf den Speicher. Ohne Konsistenzsicherung können Caches und Hauptspeicher unterschiedliche Werte für ein Speicherwort halten, z.b.: 2 CPUs mit je einem eigenen Write-Back Cache, CPU-1 schreibt den Wert 18 in den Cache, Hauptspeicher und Cache-2 unverändert, CPU-2 liest den Wert 17 - leider! Write-Through als einfache Massnahme. Snooping als Gegenmassnahme: Schreibend betroffene Adressen auf Bus legen, Caches hören alle Adressen auf dem FSB mit, Die Caches melden HHIT und evtl. HHITM, evtl. liefert einer der Caches die Daten, HHITM: Write-Back Zyklus nötig, evtl. Cachezeile invalidieren. CPU-1 Cache MCH, Nordbrücke CPU-2 Cache Hauptspeicher MCH erlaubt Snooping auf dem System Bus, falls direkt von einem peripheren Gerät in den Hauptspeicher geschrieben wird. Ungültige Kopieen! E-5 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

6 J.2.3 MESI Zustände für Cachezeilen im Write-Back Modus MESI = Modified, Exclusive, Shared, Invalid: I: Die Zeile enthält keine gültigen Daten. S: Mehrere gecachte Kopien, Wert im Hauptspeicher gültig. E: Wert im Hauptspeicher und lokal gecachte Kopie gültig, keine anderen Kopien. M: Der einzige gültige Wert ist im lokalen Cache, Hauptspeicherwert ungültig. Reduziert die Anzahl der auf den Bus zu legenden Adressen: MESI eliminiert Snoop-Zyklen und Wartezeiten auf den Bus, E, M: Lokales Lesen & Schreiben von gecachten Zeilen erzeugt keine Snoop-Zyklen! S: Lokales Lesen von gecachten Zeilen erzeugt auch keine Snoop-Zyklen, S: Lokales Schreiben bewirkt eine Invalidierung fremder Cachezeilen. Steuersignale für den Bus (=> Wikipedia.de, nicht Pentium System Bus): Shared: Retry: Invalidate: Kopien schon vorhanden, wird keine exklusive Zeile, Partner soll erst Write-Back Zyklus abwarten, Partner sollen diese Zeilen löschen. E-6 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

7 J.2.4 MESI Zustandsübergänge Angepasst nach MESI Transaktionssemantik: Bus_Read_Normal (BusRd): Bus_Read_Exclusive (BusRdEx): Speichern (flush): Lesen ohne Invalidierung, Lesen mit Invalidierung, später überschreiben, Lokale Kopie zum Hauptspeicher speichern. I Lesen BusRd shared Lesen BusRd unshared S Schreiben BusRdEx Schreiben BusRdEx E Schreiben Lesen Lesen M Schreiben Lesen Flush on r. BusRd Flush on Flush on rem. BusRdEx remote BusRd Flush on remote BusRdEx E-7 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

8 J.3. PCI Busarchitektur J.3.1 Allgemeines Elegantes "Plug & Play": Erkennung vorhandener Geräte, Zuordnung der Interrupts, Shared Interrupts. Geschwindigkeit: Bustakt Mhz (66 MHz), mit 64 Bit Bursts bis 266 MB/s, Multiplex für Daten & Adressen. Verbesserung gegenüber: ISA Industry Standard Adapter Bus, MCA, Microchannel Adapter Bus, VESA, vorerst lokaler Video-Bus, NuBus für AppleMacintosh. Vorgänger von PCI-Express. Host-PCI Bridge AGP-Slot PCI-Slots ISA-Slot E-8 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

9 J.3.2 Charakteristika und Spezifikationen PCI = Peripheral Component Interconnect PCI-Spezifikation: 0..33/66 MHz Takt, 32/64 Bit Datenpfade, 124 / 188 Kontakte, Arbitrierungsschema für mehrere Bus Master (wechselweise), 12 verschiedene Typen von Buszyklen, PCI-Interruptschema, 3,3 oder 5 Volt. Drei Adressräume: => 32 Bit Memory (optional 64 Bit), 32 Bit E/A-Adresse (I/O-Ports), Konfigurationsadressraum. Kapazität: Rekursiv bis 255 PCI-Busse, PCI-Geräte auf Hauptplatine, maximal 31 Geräte pro PCI-Bus. E-9 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

10 J.3.3 Historische Rolle des PCI-Bus und der Nord-Brücke PCI-Bus als Ersatz für den alten ISA-Bus: Verbindung zur Südbrücke heute nicht mehr über PCI, sondern über DMI Link, PCI-X ( PCI-Express) als partiell kompatible Ergänzung zu PCI, kompatible Migration von PCI zum PCI- Express "Interconnect". Host-PCI Brücke (Nord-Brücke): Daten-Drehscheibe zwischen Frontside Bus, PCI-Bus, AGP-Bus, evtl. auch zum L2-Cache. Arbitrierungsinstanz (in Nord-Br.): für Bus-Master Geräte am PCI-Bus, welches Gerät darf den Bus belegen? Datenpufferung: Warteschlangen (Lesen & Schreiben), erzeugt Bursts aus Einzelzugriffen, Flusskontrolle / Handshake. CPU #1 AGP oder PCI-Express SATA Legacy PC-Card CPU #2 FSB PCI Nordbrücke Südbrücke RAM CPU #3 RAM Speicherbus IDE USB Ethernet ISA E-10 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

11 J.3.4 Organisation und Baumtopologie Multiplexbetrieb: Adressen & Datenwörter, 32/64 Bit wahlweise, 64 Bit aufteilen. Maximal 255 PCI-Busse: Verknüpfung via Brücken, Wegelenkungsfunktion, Baumtopologie, synchron, LAN... Praktisch z.b.: PCI-Bus #0, AGP-Bus #1,... E-11 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

12 J.3.5 Konfigurationsadressraum Grundlage für ordentliches "Plug & Play" (Autokonfigurierung). Jede PCI-Einheit besitzt einen 256 Byte großen Konfigurationsadressraum: Built-in Selbsttest, Headerformat, Zugriffslatenz, Zeilengrösse im Cache, verschiedene Basisadressen, z.b. Video-BIOS ROM, empfohlenes Timing. Interrupt-Konfiguration: PCI-Interrupts, PIC-IRQs. E-12 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

13 J.3.6 Setzen der Gerätekonfiguration Konfigurierung geschieht durch Schreiben in den Konfigurationsraum. Konfigurationdatenregister am Port 0xCFC (in Host-Bridge): schreibt und liest PCI-Gerätekonfigurationsraum, Adresse aus dem Konfigurations-Adressregister. Format im Konfigurations-Adressregister am Port 0xCF8 (in Host-Bridge): ECD: Enable Configuration Data (1) BUS: Nummer des PCI-Busses (meist 0) DEV: Einheit bzw. Gerät am Bus (0..31), FKT: Funktion bei Multifunktions-Geräten REG: 32-Bit Wort aus aktuellem K-Raum TYP: (01:Gerät am Bus, 00:Gerät an Sub-Bus). E-13 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

14 J.3.7 Ausschnitt aus Plurix Klasse "PCI_Config": class PCI_Config { static int GetDisplayAddress(){ int device, classcode, devid; for ( device=0; device < 0x1F; device++) { devid =ReadPci( 0, device, 0, 1); if ((devid == 0 ) (devid == -1 ) ) continue; // no device present else { classcode =ReadPci(0, device, 0, 4)>>16; if (classcode == 0x0300) (classcode == 0x0001) { return( ReadPci( 0, device, 0, 0x10) & 0xFFFFFFF0); } } } } // end GetDisplay, all 31 Devices, if Device present, if Video Card static int ReadPci(int bus, int device, int func, int offset){ int value, CFA = 0xcf8, CFD = 0xcfc; // Config-Addr, Config-Data int addr = ((bus & 0xFF) << 16) ((device & 0x1F) << 11) // Device select... ((func & 0x07) << 8) (offset & 0xF1) 0x ; // Activate CFD Register Kernel.OutDW( CFA, addr) ; value = Kernel.InDW( CFD ) ; // Read Config-Data Kernel.OutDW( CFA, 0) ; // deactivate CFD! return value; }} // end class PCI_Config, end ReadPCI E-14 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

15 J.3.8 Tabelle von Klassencodes (PCI Spec. 2.0 und 2.1) Klassencode zerfällt in: allgemeiner Klassencode des Gerätes, Subklasse aus der allg. Geräteklasse, Programmierschnittstelle. Klassencodes: 0x00 Devices built before class codes (i.e. pre PCI 2.0) alte VGA Karten... 0x01 Mass storage controller SCSI, IDE, RAID, Floppy... 0x02 Network controller Ethernet, Token Ring, FDDI, ATM 0x03 Display controller VGA Karte, XGA Karte,... 0x04 Multimedia device Video, Audio, ISDN,... 0x05 Memory Controller RAM Kontroller, Flash Memory K.. 0x06 Bridge Device Host/PCI, PCI/ISA, PCI/PCMCIA 0x07 Simple communications controllers Serial Port, Parallel Port,... 0x08 Base system peripherals Interrupt K, DMA, Timer, RTC... 0x09 Input devices Tastatur, Maus, Pen, 0x0A Docking Stations... 0x0B Processors 386, 486, Pentium, PowerPC, Alpha... 0x0C Serial bus controllers USB, Firewire,... 0x0D-0xFE Reserved 0xFF Misc Referenz im Web unter: E-15 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

16 J.3.9 Einfache Speicherzugriffe und Burstzugriffe Einfache Zugriffe: beginnen mit Frame, Adressen/Datenmultiplex, Command/BE Multiplex. Doppelnutzung der Stifte. Burst-Lesetransfer: Adresse implizit hochzählen, Byte-Enable Leitungen falls nicht Doppelwort-Transfer, Lücken mit BE=0 füllen, ein Wort pro Takt! Beim Lesen weiterer Taktzyklus zum Umschalten der Bustreiber nötig. Bidirektionale Flusskontrolle zwischen Initiator und Target. E-16 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

17 J.3.10 Typen von Buszyklen Festlegung über 4 PCI Befehlsleitungen: gültig nach Übergang auf Frame=True, Multiplex mit Byte-Enable Leitungen, definieren 12 Typen von Buszyklen. Adresse lesen/schreiben: Einzel- & Burstzugriffe (autoinkrement!), Zugriff auf Teil einer Cachezeile, möglicherweise "Out of Sequence" MPX-Adressierung für 64 Bit Adressen. Speicher schreiben mit Invalidierung: eine oder mehrere Cache-Zeilen schreiben, Hauptspeicherinhalt aktuell, Write-Back überflüssig, Cache-Zeile ungültig. Interrupt Acknowledge. E-17 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

18 Gegebenenfalls Write-Back am FSB erforderlich: falls nur Teile einer Cache-Zeile geschrieben werden, dann erst Cache zurück in Hauptspeicher schreiben, dann PCI-Zyklus zum Hauptspeicher, verlängertes PCI Timing erlaubt. PCI-Sonderzyklus: Rundspruch am PCI-Bus, Reset, Power Down... PCI Interrupt-Sequenz: 4 Bus-Leitungen A, B, C, D vorhanden, adressieren eines PCI Interruptkontrollers, anschliessend Interrupt-Vektor übertragen. Konfiguration lesen oder schreiben. E/A Ports lesen oder schreiben. E-18 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

19 J.3.11 Busmaster & Arbitrierung Busmaster-Status: erlaubt die Initiierung von Bustransaktionen, ermöglicht selbständige Datenübertragung, ohne Belastung der CPU und der Caches, Übertragung grösserer Datenblöcke, Nebenläufige Ausführung... Busmasterfähige PCI-Geräte: verlangen den Bus mit REQ[0..3] oder PREQ, erhalten den Bus via GNT[0..3] oder PGNT, liefern die Target/Ziel-Adresse. Sog. Arbiter in der Host-Bridge teilt die Bus-Mastership zu: Entscheidung während der alte Transfer noch läuft, keine Monopolisierung möglich, da Zeitlimite. Zum Vergleich: Legacy DMA-Kontroller (Direct Memory Access): Separate Funktionseinheit, in die PCI-ISA Brücke integriert (Device-ID: $08+$01), liefert zugunsten einiger Geräte am ISA-Bus die Speicheradresse, nur noch für Diskette und dergleichen gebräuchlich. E-19 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

20 J.4. PCI-Interrupts 4 Interrupt-Leitungen pro Slot: typischerweise A,B,C,D genannt, Einfache Devices setzen nur A, Multifunktionseinheiten A...D. Interrupt-Routing pro Leitung: Verschränkung von Slot zu Slot, Umlenken auf PCI-ISA Bridge, Int.-Kontroller in ISA-Bridge, konfigurierbare Zuordnung. Sharable PCI-Interrupts: verlangen besonderen Treiber, verlangen Pegeltriggerung, vermeiden IRQ-Engpässe! Interrupt-Sharing ist zwingend bei mehr als 4 Slots mit Interrupt. Interrupts alternativ über APIC-Einheiten und "Bus Message Delivery"... E-20 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

21 J.5. PCI BIOS Normalerweise nur als 16-Bit BIOS vorhanden: nützlich für Routinen zur Geräteidentifikation, im 32 Bit Protected Mode nicht nutzbar, nicht mit SVGA-BIOS verwechseln, Teil des BIOS auf Hauptplatine. Teilfunktionen der Unterfunktion AH=$b1 des BIOS-Interrupt $1a: AL=$01 PCI-BIOS vorhanden? AL=$02 PCI-Device suchen (Dev, Hrst., Idx), AL=$03 PCI-Geräteklasse suchen, AL=$04 Sonderzyklus für Bus n, AL=$05 Konfig.-byte/-wort/-dwort lesen, AL=$06 Konfig.-byte/-wort/-dwort schreiben. Genaueres im PC-Hardwarebuch von Messmer & Dembowski. E-21 Technische Informatik 2, Wintersemester 2008/09, P. Schulthess, VS Informatik, Ulm

... J. Bussysteme. J.1.1 Einordnung:

... J. Bussysteme. J.1.1 Einordnung: J.1.1 Einordnung: J. Bussysteme Front Side Bus für Pentium 4 - Signale & Leistungsmerkmale. Hierarchische Busarchitektur in PCs. PCI-Bus und Konfigurationsraum. Peripheriebusse (USB, IDE,...). Höhere Informatik

Mehr

10. PCI-Busstrukturen 10.1 Allgemeines

10. PCI-Busstrukturen 10.1 Allgemeines 10. PCI-Busstrukturen 10.1 Allgemeines Elegantes "Plug & Play": - Erkennung vorhandener Geräte, - Zuordnung der Interrupts, - Shared Interrupts. Geschwindigkeit: - Bustakt 0.. 33 Mhz (66 MHz), - bei 64

Mehr

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB)

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB) Betriebssysteme (BS) alias Betriebssystembau (BSB) PC Bussysteme und deren Programmierung Überblick Rückblick Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung http://ess.cs.tu-.de/de/teaching/ws2013/bsb/ Olaf Spinczyk olaf.spinczyk@tu-.de http://ess.cs.tu-.de/~os AG Eingebettete System Informatik

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os

Mehr

Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen

Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen 1 5.6 Der PCI-Local-Bus 5.6 Der PCI-Local-Bus (Peripheral Component Interconnect Bus) 2 Bridge Prozessor Cache Speicher Memory-Controller PCI-Bus-Controller

Mehr

Busarchitekturen im PC. Roland Zenner, 03INF

Busarchitekturen im PC. Roland Zenner, 03INF Busarchitekturen im PC Roland Zenner, 03INF Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 2 Einleitung Definition

Mehr

Hardware PCI, PCIe und Bus-Bridges

Hardware PCI, PCIe und Bus-Bridges Hardware PCI, PCIe und Bus-Bridges Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware PCI, PCIe und Bus-Bridges

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration

Mehr

grundlegende Architekturen von Bus-Systemen kennen. die Eigenschaften der ISA- und PCI-Busse kennen.

grundlegende Architekturen von Bus-Systemen kennen. die Eigenschaften der ISA- und PCI-Busse kennen. Bussysteme 1 Bussysteme In diesem Kapitel lernen Sie grundlegende Architekturen von Bus-Systemen kennen. die Eigenschaften der ISA- und PCI-Busse kennen. die Benutzung von ISAPlugandPlay. die Diagnosemöglichkeiten

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

3. Rechnerarchitektur

3. Rechnerarchitektur ISS: EDV-Grundlagen 1. Einleitung und Geschichte der EDV 2. Daten und Codierung 3. Rechnerarchitektur 4. Programmierung und Softwareentwicklung 5. Betriebssyteme 6. Internet und Internet-Dienste 3. Rechnerarchitektur

Mehr

Single-Ended -Datenübertragung (Asymmetrische Übertragung)

Single-Ended -Datenübertragung (Asymmetrische Übertragung) Datenübertragung 1 Asymmetrische Datenübertragung ( Single ended ) und symmetrische (differenzielle) Datenübertragung Parallele und serielle Übertragung Anhang Topologien Datenübertragungssysteme: Beispiele

Mehr

Mutterplatine, Hauptplatine, Systemplatine, Systemboard

Mutterplatine, Hauptplatine, Systemplatine, Systemboard Motherboard Motherboard: Synonyme Motherboard: Definition Was ist untergebracht: Mutterplatine, Hauptplatine, Systemplatine, Systemboard Kernstück eines Computers, worauf alle internen Hardwarekomponenten

Mehr

5. PC-Architekturen und Bussysteme

5. PC-Architekturen und Bussysteme Abb. 5.1: Aufbau des klassischen PC-AT Abb. 5.2: Busslot im PC-AT Port-Adresse Verwendung 000h-00fh 1. DMA-Chip 8237A 020h-021h 1. PIC 8259A 040h-043h PIT 8253 060h-063h Tastaturcontroller 8042 070h-071h

Mehr

CPU HS-7165 BIOS Versionen V15.x

CPU HS-7165 BIOS Versionen V15.x CPU HS-7165 BIOS Versionen V15.x 2 BIOS V 15.x Version V 1.0 Stand 17.07.2013 r Pa Bearbeitung/Illustrationen Pa Warenzeichen Alle verwendeten Produktnamen und Warenzeichen sind Eigentum ihrer jeweiligen

Mehr

Betriebssysteme (BS) PC-Bussysteme. Überblick: Vorlesungen. Agenda. Agenda. Anwendung(en) Hardware. Rückblick. Rückblick

Betriebssysteme (BS) PC-Bussysteme. Überblick: Vorlesungen. Agenda. Agenda. Anwendung(en) Hardware. Rückblick. Rückblick Betriebssysteme (BS) Überblick: Vorlesungen Daniel Lohmann PC-Bussysteme Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Agenda Gerätezugriff (Treiber) PC-Bussysteme Agenda Anwendung(en)

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Opteron und I/O. Toni Schmidbauer. 11. Mai Zusammenfassung. Eine kurze Beschreibung der AMD Opteron Architektur.

Opteron und I/O. Toni Schmidbauer. 11. Mai Zusammenfassung. Eine kurze Beschreibung der AMD Opteron Architektur. Opteron und I/O Toni Schmidbauer 11. Mai 2005 Zusammenfassung Eine kurze Beschreibung der AMD Opteron Architektur Inhaltsverzeichnis 1 Allgemeines 2 2 Was ist ein Interconnect? 2 3 Traditionelles PC Chipset

Mehr

5. Digitale Schnittstellen und Vernetzung im Überblick

5. Digitale Schnittstellen und Vernetzung im Überblick 5. Digitale Schnittstellen und Vernetzung im Überblick 5.1 Schnittstellen für Computerperipherie speziell: USB, FireWire 5.2 Drahtgebundene Netztechnologien z.b. Ethernet, ATM 5.3 Drahtlose Netztechnologien

Mehr

.... pid = fork(); if ( pid

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

SATA 2 und 3. Gruppe 8. Unser Weg ist Ihr Ziel. Der Spezialist für ADD-On Produkte. Tel. +41 44 8217818 Fax +41 44 8217820. Fax +49 6171 975697

SATA 2 und 3. Gruppe 8. Unser Weg ist Ihr Ziel. Der Spezialist für ADD-On Produkte. Tel. +41 44 8217818 Fax +41 44 8217820. Fax +49 6171 975697 Der Spezialist für ADD-On Produkte Vers. 1.2_20.01.2015 SATA 2 und 3 Gruppe 8 Unser Weg ist Ihr Ziel EXSYS Vertriebs GmbH Industriestr. 8 61449 Steinbach/Ts. Deutschland D - Deutschland verkauf@exsys.de

Mehr

Betriebssysteme (BS) Überblick: Einordnung dieser VL. Agenda. Agenda. VL 11 PC Bussysteme. Anwendung(en) Hardware. Rückblick. Rückblick.

Betriebssysteme (BS) Überblick: Einordnung dieser VL. Agenda. Agenda. VL 11 PC Bussysteme. Anwendung(en) Hardware. Rückblick. Rückblick. Betriebssysteme (BS) Überblick: Einordnung dieser VL Anwendung(en) VL PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Gerätezugriff (Treiber) Kontrollflussabstraktion

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

A20_PCI. ARCNET Controller Karte für PCI Bus. Gerätebeschreibung. 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2

A20_PCI. ARCNET Controller Karte für PCI Bus. Gerätebeschreibung. 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2 A20_PCI ARCNET Controller Karte für PCI Bus Gerätebeschreibung 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2 Angaben zur Version Dokument-Nr. Beschreibung Datum TK-04-037-F-1.0 Ausgabe 1 17.04.2001 TK-04-037-F-1.1

Mehr

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06.

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06. Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur PCI Express Dirk Wischeropp Dresden, 07.06.2011 Gliederung 1 Einleitung 2 Architektur 3 Layering 4 Zusammenfassung

Mehr

Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte

Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Matthias Lange Informatikstudent, TU-Dresden 27. September 2005 http://www.matze-lange.de Warum entwickelt jemand einen Treiber für

Mehr

Hardware-Grundlagen Mainboard und CPU Der Aufbau einer CPU Das RAM

Hardware-Grundlagen Mainboard und CPU Der Aufbau einer CPU Das RAM Hardware-Grundlagen Mainboard und CPU Die Hauptplatine (Motherboard/Mainboard) Einbaugrößen von Motherboards Konventionelles Motherboard Mainboard mit zusätzlichen Komponenten Slot-CPU Multiprozessor-Board

Mehr

Übersicht. Busse. Übersicht. Bus, Bridge, I/O-Controller. Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration

Übersicht. Busse. Übersicht. Bus, Bridge, I/O-Controller. Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration Übersicht 1 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 2 Bus-Konfiguration 3 Bus-Arbitrierung Busse 1/40 2008-10-13

Mehr

Einführung. Übungen zur Vorlesung Virtuelle Maschinen. Stefan Potyra. SoSe 2009

Einführung. Übungen zur Vorlesung Virtuelle Maschinen. Stefan Potyra. SoSe 2009 Einführung Übungen zur Vorlesung Virtuelle Maschinen Stefan Potyra Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg SoSe 2009 Übungsaufgaben 1 Entwickeln

Mehr

Angewandte Informatik

Angewandte Informatik Angewandte Informatik Teil 2.1 Was ist Hardware? Die Zentraleinheit! 1 von 24 Inhaltsverzeichnis 3... Was ist Hardware? 4... Teile des Computers 5... Zentraleinheit 6... Die Zentraleinheit 7... Netzteil

Mehr

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie 1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl

Mehr

EXSYS Nummer Artikel Bezeichnung Januar Februar März April Mai Juni Kein RoHS

EXSYS Nummer Artikel Bezeichnung Januar Februar März April Mai Juni Kein RoHS RoHS Tabelle für Produkte USB 1.1 Produkte EX-1052 USB 1.1 PCI Karte mit 2 Ports, OPTI Chip-Set X EX-1102 USB 3 Tasten Maus, 400DPI, mit Holz Muster X EX-1159 Externer USB HUB mit 4 Anschlüssen X EX-1300

Mehr

Hardware-Komponenten. DI (FH) Levent Öztürk

Hardware-Komponenten. DI (FH) Levent Öztürk Hardware-Komponenten DI (FH) Levent Öztürk Motherboard/ Hauptplatine Die Hauptplatine ist die zentrale Platine eines Computers. Auf ihr sind die einzelnen Bauteile wie Hauptprozessor (CPU), Speicher, der

Mehr

Name : Klasse : Punkte : Note :

Name : Klasse : Punkte : Note : Name : Klasse : Punkte : Note : Zeit: 08.00 bis 09.30 Es dürfen alle Unterlagen verwendet werden. Die Aufgaben sind möglichst direkt auf den Blättern zu lösen (Antworten bitte in ganzen Sätzen!), bei Bedarf

Mehr

Systemprogrammierung I

Systemprogrammierung I Blätter zur Vorlesung Systemprogrammierung I Sommersemester 2005 Prof. Dr. Peter Schulthess Fakultät für Informatik Verteilte Systeme Universität Ulm 1 Systemprogrammierung I, Sommer 2005, VS Informatik,

Mehr

Betriebssysteme Vorstellung

Betriebssysteme Vorstellung Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen

Mehr

Testbericht Thomas-Krenn.AG Open-E DSS

Testbericht Thomas-Krenn.AG Open-E DSS / Systembezeichnung / Product Name Open-E DSS Chipsatz / Chipset Empfohlene CPU / Recommended CPU Intel 3210 (Bigby-V) chipset Quad-Core Intel Xeon 3200 Series processor Dual-Core Intel Xeon 3000 Series

Mehr

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer ITIS-D'' IT-Infrastruktur WS 2014/15 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz D'': Rechnerstrukturen, Teil 3 v1.0, 2014/11/27 Folie D''-1 Dieser Foliensatz Vorlesungsübersicht Seminar Wiss.

Mehr

Ressourcenübersicht Rack PC 840, Box PC 840

Ressourcenübersicht Rack PC 840, Box PC 840 Ressourcenübersicht Rack PC 840, Box PC 840 RESOURCE_Rack840 Seite 1 von 5 Belegung der I/O-Adressen: IO-Adresse Größe Bedeutung (hex) von bis byte Grundfunktion mögliche alternative Funktion 0000 000F

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Rechnerarchitektur. 9. Systemstrukturen

Rechnerarchitektur. 9. Systemstrukturen Rechnerarchitektur 9. Systemstrukturen SS 03 Torsten Braun (Universität Bern): Rechnerarchitektur 2 Inhalt Bussysteme Bustopologien Koppeleinheiten Adressierung von Buskomponenten Systemstrukturen Ein-

Mehr

Angebot. Tel.: Fax: Website: Shop:

Angebot. Tel.: Fax: Website:  Shop: Angebot Geschäftsführer: Markus Lackner & Oliver Heck Inhaltsverzeichnis Z170A TOMAHAWK AC - Motherboard 3 Bestellformular 5 2 Z170A TOMAHAWK AC - Motherboard 146,58 EUR Inkl. MwSt Geschäftsführer: Markus

Mehr

Aufgabe 1 Entwicklung einer Virtuellen Maschine

Aufgabe 1 Entwicklung einer Virtuellen Maschine Aufgabe 1 Entwicklung einer Virtuellen Maschine Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Entwicklung

Mehr

Rechnerstrukturen. Rechnerstrukturen. Universität Trier Peter Sturm Wintersemester 2002/2003. Rechnerstrukturen Winter 2002/03

Rechnerstrukturen. Rechnerstrukturen. Universität Trier Peter Sturm Wintersemester 2002/2003. Rechnerstrukturen Winter 2002/03 Rechnerstrukturen Universität Trier Peter Sturm Wintersemester 2002/2003 Rechnerstrukturen 0. Organisatorisches (c) Peter Sturm, Universität Trier 1 Organisatorisches Vorlesungszeiten Dienstags, 14.00-15.30

Mehr

Rechnerstrukturen. Rechnerstrukturen

Rechnerstrukturen. Rechnerstrukturen Rechnerstrukturen Universität Trier Peter Sturm Wintersemester 2001/2002 Rechnerstrukturen 0. Organisatorisches Organisatorisches Vorlesungszeiten Montags, 10-12 12 Uhr, Hörsaal HS 6 Freitags, 12-14 14

Mehr

Systemvergleich der Multimedia-Bussysteme: MOST, USB 2.0, IEEE 1394

Systemvergleich der Multimedia-Bussysteme: MOST, USB 2.0, IEEE 1394 Systemvergleich der Multimedia-Bussysteme: MOST, USB 2.0, IEEE 1394 von Jens Brocke 26.10.2000 FH Braunschweig/Wolfenbüttel Inhalt der Präsentation Herkunft und Anwendungsgebiete Gemeinsame Eigenschaften

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Datenblatt: Der TERRA MiniPC im neuen, schicken Design. Referenznummer: 1009417

Datenblatt: Der TERRA MiniPC im neuen, schicken Design. Referenznummer: 1009417 Datenblatt: TERRA PC-Mini 5000V2 SILENT GREENLINE Marathon Technolgy 24/7-ready, WLAN, 2x seriell-io, 2x LAN Der TERRA MiniPC im neuen, schicken Design. Ausgestattet mit Intel Core Prozessoren der vierten

Mehr

Computer und mehr.. Willkommen bei BMCHS-Computer aus Bergheim. Hardware - Motherboards Sockel 478/939 Intel Atom 6 auf Anfrage

Computer und mehr.. Willkommen bei  BMCHS-Computer aus Bergheim. Hardware - Motherboards Sockel 478/939 Intel Atom 6 auf Anfrage Hardware - Motherboards Sockel 478/939 Intel Atom 6 auf Anfrage ASRock 939A790GMH - Motherboard - Mikro-ATX - Socket 939 - AMD 790GX Dual-Core Chipsatz AMD 790GX / AMD SB750 Abmessungen (Breite x Tiefe

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

9. Direct Memory Access 9.1 Programmierte Ein/Ausgabe

9. Direct Memory Access 9.1 Programmierte Ein/Ausgabe PIO = Programmed IO DMA. 9. Direct Memory Access 9.1 Programmierte Ein/Ausgabe Erhebliche Belastung der CPU: - Instruktionen aus dem Speicher holen, - Speicherwort in ein CPU-Register lesen, - CPU-Register

Mehr

Inhaltsverzeichnis. 1 Physikalische Grundlagen...1. 2 Grundlagen der Datenübertragung...63

Inhaltsverzeichnis. 1 Physikalische Grundlagen...1. 2 Grundlagen der Datenübertragung...63 1 Physikalische Grundlagen...1 1.1 Signale... 1 1.1.1 Kontinuierliche und diskrete Signale... 3 1.1.2 Energie- und Leistungssignale... 5 1.2 Approximation von Signalen mit Elementarfunktionen... 8 1.3

Mehr

Datenblatt: TERRA PC-BUSINESS 5000 GREENLINE 539,00. Bestseller Core i5 PC. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 02.10.

Datenblatt: TERRA PC-BUSINESS 5000 GREENLINE 539,00. Bestseller Core i5 PC. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 02.10. Datenblatt: TERRA PC-BUSINESS 5000 GREENLINE Bestseller Core i5 PC Ermöglichen Sie Ihren Mitarbeiteren ein effektives und schnelles Arbeiten mit Ihren Unternehmensanwendungen. Profitieren Sie von robusten

Mehr

BLIT2008-Board. Uwe Berger

BLIT2008-Board. Uwe Berger 11/2008 (BLIT) 2 Inhalt Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten Prinzipielles zur Programmierung BLIT2008-Board 11/2008 (BLIT) 3 Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten

Mehr

Exklusive Preisliste für Nur für Sie!! Ihr exone Systemhauspartner Friedrich Ritschel GmbH & Co. KG Herr Jacobsen 05221-93760 edv@ritschelkg.

Exklusive Preisliste für Nur für Sie!! Ihr exone Systemhauspartner Friedrich Ritschel GmbH & Co. KG Herr Jacobsen 05221-93760 edv@ritschelkg. Exklusive liste für Nur für Sie!! Herr Jacobsen 0522193760 edv@ritschelkg.com exone Challenge 1111 Atom 330 exone Challenge 1211 X3430 RAID exone Challenge 1911 W3520 exone Challenge 1911 X3430 exone Challenge

Mehr

Datenblatt: TERRA PC-HOME 5100. Zusätzliche Artikelbilder IT. MADE IN GERMANY. Technische Änderungen und Irrtümer vorbehalten. Keine Mitnahmegarantie.

Datenblatt: TERRA PC-HOME 5100. Zusätzliche Artikelbilder IT. MADE IN GERMANY. Technische Änderungen und Irrtümer vorbehalten. Keine Mitnahmegarantie. Datenblatt: TERRA PC-HOME 5100 Jetzt mit dem neuen Windows 10: Der TERRA PC-Home 5100. Dein Multimedia Center, perfekt für Lernen, Schule und Freizeit. Mit leistungsstarkem Intel Core i3 Prozessor der

Mehr

Die Komponenten in Ihrem Computer 14.05.2008

Die Komponenten in Ihrem Computer 14.05.2008 Fast überall stehen Sie, die Computer. Sobald man über Computer spricht, fallen sehr viele Fachbegriffe, wie RAM, Dual-Core, MHz, GHz, SATA, ATA, um nur einige zu nennen. Viele können aber mit diesen Begriffe

Mehr

Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur USB 3.0. Hauptseminar Technische Informatik. Bastian Lindner

Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur USB 3.0. Hauptseminar Technische Informatik. Bastian Lindner Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur USB 3.0 Hauptseminar Technische Informatik Bastian Lindner Dresden, 3.12.2008 Gliederung 1. Einleitung 2. Geschichte 3.

Mehr

USB Stack - Design der Systemschnittstelle. Franz Hirschbeck AKBP II, WS 2003/04

USB Stack - Design der Systemschnittstelle. Franz Hirschbeck AKBP II, WS 2003/04 1 1 USB Stack - Design der Systemschnittstelle 2 Überblick 2 Der USB-Standard allgemein Die Implementierung 3 Überblick Der USB-Standard allgemein 3 Ziele Topologie Pipes und Deskriptoren Transfertypen

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Tutorübung

Mehr

Wir bauen einen Computer! (oder: Wie man einen Laptop zerstört)

Wir bauen einen Computer! (oder: Wie man einen Laptop zerstört) INSO Wir bauen einen Computer! (oder: Wie man einen Laptop zerstört) Informatik Prolog WS 2012 Matthias Neugschwandtner Christian Platzer Institut für Rechnergestützte Automation E183/1 Dezentrale Automation

Mehr

Wie groß ist die Page Table?

Wie groß ist die Page Table? Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten

Mehr

HORUS. Seminar "Ausgewählte Themen in Hardwareentwurf und Optik" im HWS Martin Scherer

HORUS. Seminar Ausgewählte Themen in Hardwareentwurf und Optik im HWS Martin Scherer HORUS Seminar "Ausgewählte Themen in Hardwareentwurf und Optik" im HWS 2006 Martin Scherer Horus Inhalt 1 Einführung 2 Cachekohärenz 3 ExtendiScale Architektur 4 Übertragungsbeispiele 5 Performance Erweiterungen

Mehr

Datenblatt: TERRA PC-GAMER 6250. Zusätzliche Artikelbilder IT. MADE IN GERMANY.

Datenblatt: TERRA PC-GAMER 6250. Zusätzliche Artikelbilder IT. MADE IN GERMANY. Datenblatt: TERRA PC-GAMER 6250 Das pure Gaming Erlebnis. Jetzt mit Intel Syklake Plattform & DDR4 RAM. Der TERRA Gamer-PC mit Intel Core Prozessor der 6. Generation und NVIDIA GeForce GTX 970 Grafik mit

Mehr

Hardware - Komponenten

Hardware - Komponenten Hardware - Komponenten Gehäuse Mainboard Prozessor Hauptspeicher Schnittstellen Erweiterungskarten www.allgemeinbildung.ch - 12.03.2009 Gehäuse (Tower) ❼ (1) Einschübe für Laufwerke (Floppy, CD, DVD) (2)

Mehr

Testbericht Thomas-Krenn.AG Open-E DSS

Testbericht Thomas-Krenn.AG Open-E DSS / Systembezeichnung / Product Name Open-E NAS-R3 Chipsatz / Chipset Empfohlene CPU / Recommended CPU Intel 3210 (Bigby-V) chipset Quad-Core Intel Xeon 3200 Series processor Dual-Core Intel Xeon 3000 Series

Mehr

Datenblatt: TERRA PC-GAMER 6100. Zusätzliche Artikelbilder IT. MADE IN GERMANY.

Datenblatt: TERRA PC-GAMER 6100. Zusätzliche Artikelbilder IT. MADE IN GERMANY. Datenblatt: TERRA PC-GAMER 6100 Das pure Gaming Erlebnis. Jetzt mit Intel Syklake Plattform & DDR4 RAM. Der TERRA Gamer-PC mit Intel Core Prozessor der 6. Generation und AMD Radeon R9 380 Grafik mit 4

Mehr

Datenblatt: TERRA PC-GAMER 6250 1.309,00. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 28.04.2016

Datenblatt: TERRA PC-GAMER 6250 1.309,00. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 28.04.2016 Datenblatt: TERRA PC-GAMER 6250 Herstellername: WORTMANNAG Artikel Nr.: 1001250 Referenznummer: 1001250 1.309,00 24MonateGarantie(Bring in) inkl. 20,00 % MwSt. Zusätzliche Artikelbilder Seite 1 von 5 Details

Mehr

Symmetrischer Multiprozessor (SMP)

Symmetrischer Multiprozessor (SMP) Symmetrischer Multiprozessor (SMP) Motivation: ein globaler Adressraum für mehrere Prozesse P i Prozesse P i haben gemeinsame Daten ( shared variables ) private Daten ( private variables ) gemeinsamen

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

PRODUKTE UND PREISE TERRA MOBILE. www.wortmann.de

PRODUKTE UND PREISE TERRA MOBILE. www.wortmann.de PRODUKTE UND PREISE TERRA www.wortmann.de Produkte und Preise TERRA größe 35.6 cm ( 14" ) 35.6 cm ( 14" ) 35.6 cm ( 14" ) 39.6 cm ( 15.6" ) 39.6 cm ( 15.6" ) 39.6 cm ( 15.6" ) 39.6 cm ( 15.6" ) 39.6 cm

Mehr

Datenblatt: TERRA PC-GAMER 6250 1.379,00. Gaming-PC mit 240GB SSD + NVIDIA GTX 970 Grafik. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 08.01.

Datenblatt: TERRA PC-GAMER 6250 1.379,00. Gaming-PC mit 240GB SSD + NVIDIA GTX 970 Grafik. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 08.01. Datenblatt: TERRA PC-GAMER 6250 Gaming-PC mit 240GB SSD + NVIDIA GTX 970 Grafik Das pure Gaming Erlebnis. Jetzt mit Intel Syklake Plattform & DDR4 RAM. Der TERRA Gamer-PC mit Intel Core Prozessor der 6.

Mehr

Proseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme

Proseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme wwwnet-texde Proseminar Rechnerarchitekturen Parallelcomputer: Multiprozessorsysteme Stefan Schumacher, , PGP Key http://wwwnet-texde/uni Id: mps-folientex,v

Mehr

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für 1.3 Speicherwerk (1) Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für Leistungsfähigkeit und Kosten eines Rechners Idealvorstellung Ausreichend Kapazität Zugriffszeit kann stets

Mehr

Datenblatt: TERRA PC-Micro 5000 SILENT GREENLINE 489,00. Micro-PC mit Dual-Monitor-Support, WLAN. Zusätzliche Artikelbilder 03.02.2015.

Datenblatt: TERRA PC-Micro 5000 SILENT GREENLINE 489,00. Micro-PC mit Dual-Monitor-Support, WLAN. Zusätzliche Artikelbilder 03.02.2015. Datenblatt: TERRA PC-Micro 5000 SILENT GREENLINE Micro-PC mit Dual-Monitor-Support, WLAN Der TERRA MicroPC im sehr kompakten platzsparenden Gehäuse mit nur 0,4 Liter Volumen, Windows 7 Professional und

Mehr

Ihr exone Systemhauspartner Buxtenet Systemhaus GmbH & Co. KG

Ihr exone Systemhauspartner Buxtenet Systemhaus GmbH & Co. KG exone Challenge 1111 Atom 330 Art.Nr. exone Challenge 1211 X3430 RAID 47819 584 49816 1.855 exone Challenge 1811 X3220 RAID exone Challenge 1911 E5504 44628 2.983 exone Challenge 1911 i7p920 46203 1.569

Mehr

Bios-Update Anleitung mit Q-Flash. Wichtige Hinweise!

Bios-Update Anleitung mit Q-Flash. Wichtige Hinweise! Bios-Update Anleitung mit Q-Flash. Ein Bios Update mit dem im Bios integrierten Tool Q-Flash ist die sicherste Methode. Wichtige Hinweise! 1.) Anwender, die RAID im Bios eingestellt haben, sollten die

Mehr

Produkte und Preise TERRA MOBILE

Produkte und Preise TERRA MOBILE Produkte und Preise größe 35.6 cm ( 14" ) 35.6 cm ( 14" ) 35.6 cm ( 14" ) 39.6 cm ( 15.6" ) 39.6 cm ( 15.6" ) 39.6 cm ( 15.6" ) Art# 1220503 1220459 1220461 1220487 1220512 1220515 Bezeichnung 1415 1451

Mehr

Inhalt: 1. Layer 1 (Physikalische Schicht) 2. Layer 2 (Sicherungsschicht) 3. Layer 3 (Vermittlungsschicht) 4. Layer 4 (Transportschicht) 5.

Inhalt: 1. Layer 1 (Physikalische Schicht) 2. Layer 2 (Sicherungsschicht) 3. Layer 3 (Vermittlungsschicht) 4. Layer 4 (Transportschicht) 5. Inhalt: 1. Layer 1 (Physikalische Schicht) 2. Layer 2 (Sicherungsschicht) 3. Layer 3 (Vermittlungsschicht) 4. Layer 4 (Transportschicht) 5. Ethernet 6. Token Ring 7. FDDI Darstellung des OSI-Modell (Quelle:

Mehr

[Enter Document Title]

[Enter Document Title] [Enter Document Title] Bussysteme Matthias Schultz und Benjamin Skirlo Ein Referat aus dem Fach Technische Informatik zum Thema Bussysteme B e r u f s s c h u l e V e g e s a c k f ü r M e t a l l u n

Mehr

CompactPCI Steckkarten und Systeme COM Express Computer on Module

CompactPCI Steckkarten und Systeme COM Express Computer on Module CompactPCI Steckkarten und Systeme COM Express Computer on Module Übersicht 2009-01 Dokument Nr. 5355 Ruggedized Cool Fast ekf.de EKF Elektronik GmbH Industrial Computers & Information Technology Inhaltsverzeichnis

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

Hardware-Interfaces für FlexRay und CAN

Hardware-Interfaces für FlexRay und CAN Hardware-Interfaces für FlexRay und CAN FlexRay, das Bussystem für hohe Datenraten im Fahrzeug, stellt sehr hohe Anforderungen an die Hardwareschnittstellen. Nutzen Sie die Vector FlexRay Interfaces für

Mehr

DC-FW400 SE. 3+1 Port IEEE 1394 FireWire TM PCI-Controller

DC-FW400 SE. 3+1 Port IEEE 1394 FireWire TM PCI-Controller DC-FW400 SE 3+1 Port IEEE 1394 FireWire TM PCI-Controller Wichtige Information zur Datensicherheit Vor der Installation und bei Änderungen der Konfiguration des DC-FW400 SE sollte unbedingt eine Datensicherung

Mehr

Hier sehen Sie eine tabellarische Übersicht über die Menüs, die Sie aufrufen können, um die Basiseinstellungen des Gerätes anzupassen.

Hier sehen Sie eine tabellarische Übersicht über die Menüs, die Sie aufrufen können, um die Basiseinstellungen des Gerätes anzupassen. BIOS Beschreibung für ART2020 Mobil mit MSI Mainboard GA-6VTXE Das ist der erste Bildschirm den Sie sehen, wenn Sie BIOS SETUP aufrufen: Hier sehen Sie eine tabellarische Übersicht über die Menüs, die

Mehr

So funktionieren Computer

So funktionieren Computer So funktionieren Computer Ein visueller Streifzug durch den Computer & alles, was dazu gehört Ron White Illustrationen: Timothy Edward Downs und Sarah Ishida Alcantara Übersetzung aus dem Amerikanischen:

Mehr

next system Vertriebsges.m.b.H. A - 1200 Wien, Dresdnerstraße 68 T: +43 1 33166-0 F: +43 1 33166-100 E: sales@nextsystem.at W: www.nextsystem.

next system Vertriebsges.m.b.H. A - 1200 Wien, Dresdnerstraße 68 T: +43 1 33166-0 F: +43 1 33166-100 E: sales@nextsystem.at W: www.nextsystem. HERCULES Giant GX35 Seriie Der HERCULES Giant ist ein modularer Hochleistungs-Industrie-PC, der je nach Kundenanforderung konfiguriert werden kann. Seine Skalierbarkeit umfaßt Prozessorleistung bis zum

Mehr

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1 9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register

Mehr

RECHNERANBINDUNG [IDE, SATA, SCSI, USB, FireWire, ]

RECHNERANBINDUNG [IDE, SATA, SCSI, USB, FireWire, ] 10.03.2011 RECHNERANBINDUNG [IDE, SATA, SCSI, USB, FireWire, ] PROSEMINAR Speicher und Dateisysteme von Marius Eschen Agenda 1 von 2 1. Einleitung 2. IDE / ATA 3. SATA 4. SCSI 5. USB 6. FireWire 2 von

Mehr

RACK4-ATX-Q77. Features

RACK4-ATX-Q77. Features Produktinformation RACK4-ATX-Q77 Industriestraße 2 47638 Straelen Telefon: 0 28 34-77 93 0-0 Telefax: 0 28 34-77 93 0-49 E-Mail: Web: vertrieb@abeco.de www.abeco.de Features CPU Intel Core? i7-2600, 3.48GHz

Mehr

Handbuch CompactPCI-Karten

Handbuch CompactPCI-Karten Handbuch CompactPCI-Karten W&T Typ 1341 1361 Version 1.0 05/004 by Wiesemann & Theis GmbH Irrtum und Änderung vorbehalten: Da wir Fehler machen können, darf keine unserer Aussagen ungeprüft verwendet werden.

Mehr