DAQ QDC. Version 8.x

Größe: px
Ab Seite anzeigen:

Download "DAQ QDC. Version 8.x"

Transkript

1 Zentrallabor für Elektronik Berichte zum Datenerfassungssystem für physikalische Experimente DAQ QDC Version 8.x W. Erven, P. Kulessa, P. Marciniewski, P. Wüstner, G. Kemmerling Forschungszentrum Jülich Zentrallabor für Elektronik Abteilung Experimentsteuerung und Kommunikation Letzte Bearbeitung: 6. August 2014

2

3 Inhaltsverzeichnis 1 ALLGEMEINES Kennwerte FPGA LOGIK Baseline/Noise Detection, τ Correction Window Control Impuls Analyse im Search Window Time over Threshold (ToT) Impuls-Analyse Cluster Integrale Integral Window Register Allgemeine Register FPGA- und Kanalbezogene Parameter Broadcast-Register SPEZIELLE FUNKTIONEN TDC Funktion Scaler Funktion Autonomer Trigger Mode Koinzidenz Logik DATENANALYSE UND DATENFORMATE End pair zero crossing Constant Fraction Steigung für CFD und Nulldurchgang Scaler TDC Trigger Input Integralbereiche LINEARITÄT 34

4

5 1 Allgemeines QDC Für das WASA Experiment wurden zwei unterschiedliche QDC Karten entwickelt, die im DAQ System mit System Controller und F1/GPX TDC Karten eingesetzt werden. DAQ System PCI PC (CSC) Fiber Cable SIS1100 GIGALINK Trigger System Controller TDC's je 64 Input QDC's je 16 Input Abbildung 1 Gesamtsystem Ein Rahmen enthält einen System Controller und bis zu 15 weitere Karten im doppelt Europa Format. Alle Karten sind durch einen 80 MB Bus auf der unteren Backplane miteinander verbunden. Die obere Backplane enthält einen ECL Bus für genaue Clock und Trigger Signale. Weiter können durch die obere Backplane individuelle Signale für jede Karte nach hinten weggeführt werden. Die obere Backplane wird für die QDC s nicht genutzt, obwohl die Signale angeschlossen sind. Eine QDC Karte (slow QDC) wurde für eine Abtastrate von 80 Msps entwickelt. Diese Karten haben gegenüber den anderen Karten eine galvanische Kopplung und alle Karten sind mit dem kleineren Spartan XC3S1000 bestückt. Deshalb kann auf diesen Karten die QDC Version 8.x nicht implementiert werden. Ein weiterer QDC Karte Typ (fast QDC) wurde für eine Abtastrate von 160 Msps entwickelt mit kapazitiver Kopplung. Später wurde durch Austausch des Vorverstärkers mit ADC eine Abtastrate von 240 Msps erzielt. Von der 160 Msps Version sind 5 Karten mit dem größeren Spartan XC3S1500 bestückt und mit der Version 8.x versehen. Die 7 QDC 240 Karten, die zuletzt bestückt wurden, haben leider nicht den geforderten Speed Grad und können deshalb nur mit 200 Msps betrieben werden. Die 240/200 Msps Karten (very fast QDC) haben als ADC den LTC2242 mit 12 Bit Auflösung. Als vorgeschalteter Differenzverstärker wird der AD8132 verwendet. Die Kopplung der Eingangssignale ist kapazitiv. Es kann nur der halbe Messbereich (11 Bit) genutzt werden, weil keine Bereichsverschiebung vorhanden ist. Der Messbereich liegt bei 0,6 Volt (0,3 mv Schritte). Die Logik besteht aus 4 FPGA s die jeweils 4 ADC s bedienen und einem Control FPGA als Bindeglied zwischen den 4 ADC FPGA s und dem LVD Bus auf der Backplane. Für den Control FPGA kommt der SPARTAN-3 XC3S400 zum Einsatz. Für die ADC FPGA s muß der größere XC3S1500 eingesetzt sein, damit die Version 8.x implementiert werden kann. Seite 1

6 ADC ADC XC3S x ADC ADC DPRAM FIF O ECL BUS Signal Distribution ADC ADC ADC ADC XC3S x DPRAM FIF O local bus ADC ADC XC3S x ADC ADC DPRAM FIF O Data Request ADC XC3S1500 XC3S400 ADC 4 x gateway LVD BUS ADC DPRAM FIF O Trigger/ Busy ADC TRIGGER Abbildung 2 QDC Blockschaltbild Die ADC Werte werden in einem DualPort Ringbuffer geschrieben, der so die letzten 4096 Samples speichert. Die Größe der FIFO s ist 2048 Werte, so dass die maximale Window Length (2048 Samples) im RAW Mode aufgenommen werden kann. Die Analyseparameter werden in einem separaten FIFO zwischengespeichert, welches eine Tiefe von 512 Worten hat. Damit können je nach Einstellung 30 bis 170 Impulse erkannt werden. 1.1 Kennwerte Module ID Abtastrate Msps f ADC Abtastzeit ns T ADC Zeitauflösung ns Zeitwerte in Kenndaten 16 Bit, µs Win Start 12 Bit, µs Search WinLen 11 Bit, µs Int WinLen Cluster Strt Cluster Del 9 Bit, µs PulsIntLen ClusterLen 10 Bit, µs 0x ,25 0,391 ±12,8 ±12,8 12,8 3,2 6,4 0x ,0 0,315 ±10,24 ±10,24 10,24 2,56 5,12 0x ,17 0,260 ±8,53 ±8,53 8,53 2,13 4,26 Tabelle 1 Seite 2

7 2 FPGA Logik QDC trigger latancy window control normalized data ADC data baselinenoise logic Filter RC high-pass compensation DPRAM Ringbuffer window control FIFO data readout data request scaler coincidence logic signal analyzing feature extraction baseline noise peak τ quality scaler trigger Abbildung 3 ADC FPGA Logic Die ADC Daten werden mit f ADC gelesen und dann zunächst paarweise in realtime mit ½ f ADC verarbeitet. D.h., um mit f ADC Schritt zu halten, werden teilweise zwei ADC Werte parallel verarbeitet oder mit der Summe von ADC Werten gearbeitet. Als erstes wird die Baseline bestimmt und eine τ Korrektur vorgenommen. Diese Daten werden dann für die Scaler- und Koinzidenz-Logik verwendet und gleichzeitig paarweise in einem Ringbuffer geschrieben. Davor kann aber noch ein Filter mit den Mittelwerten aus 2, 4 oder 8 eingeschaltet werden. Nach einem Trigger werden die ADC Daten entsprechend den Window-Einstellungen mit ½ f ADC aus dem Ringbuffer gelesen und analysiert. Diese Daten können auch als RAW Daten direkt in das Ausgangs-FIFO geschrieben werden. Da das Lesen aus dem Ringbuffer nur halb so schnell ist wie das Schreiben, wird das Schreiben während der Analyse angehalten, sobald der Anfang für den Lesezeiger erreicht ist. Das passiert aber nur bei großer Latency und Window Länge. 2.1 Baseline/Noise Detection, τ Correction High Voltage Experiment Preamplifier 50Ω Cable 100nF Differential Amplifier 50Ω ADC Differential Input FPGA Abbildung 4 coupling capacitance Seite 3

8 * In ADC - Multiplier Integrator *dt/τ + Pulse + Out Normalized ADC Value mean values of blocks of 64 samples dt/τ valuation mean values of blocks of 64 samples mean values of blocks of 16 samples baseline sign counter ignore pulses max ± 1/16 bin noise calculation Out Out Out Abbildung 5 baseline and τ correction Baseline Die ADC Daten werden zuerst Normalisiert. Am ADC Ausgang liegt die Nulllinie (Baseline) ungefähr in der Mitte des 12 Bit Bereiches. Infolge der Beschaltung des Vorverstärkers und durch Temperatureinflüsse ist die Nulllinie Schwankungen unterworfen. Vom Eingangssignal wird die Baseline abgezogen um ein normiertes ADC Signal zu erhalten. Da die Baseline sich sehr langsam ändert, wird nach jeweils 2048 Samples wenn nötig die Baseline um ±1/16 Bin korrigiert. Dazu wird gezählt, wie oft die Summe am Ausgang, also nach der Tau Korrektur, von 16 Werten positiv bzw. negativ war. Bei überwiegend positiven Werten wird die Baseline erhöht und überwiegend negativen Werten erniedrigt. Der Signalverlauf muss aber ruhig sein, d.h. Bereiche mit Impulse sind dabei ausgeschlossen. Die aktuelle Baseline steht im Register baseline zur Verfügung und wird beim Readout mit Kennung SW_START und IW_START (0x06 und 0x10) übertragen. Um zu Erkennen, dass kein ruhiger Bereich gefunden wurde, wird Bit 15 im Register tauq_noise gesetzt, sobald ein ruhiger Bereich gefunden wurde. Beim Lesen dieses Registers oder nach jedem Readout wird dieses Bit zurück gesetzt. Ein ruhiger Bereich ist dann, wenn zwei aufeinander folgende Mittelwerte aus 16 Werten sich nicht mehr als ±4 ändert. Tau Korrektur Nach Abzug der Baseline schließt sich eine Tau(Hochpass) Korrektur an. Das Hochpass-Verhalten entsteht durch kapazitive Kopplungen. So sind auf dem QDC 100 nf mit 50 Ω vorgeschaltet. Die Ladung bzw. Spannung, die sich über den Kondensator bildet, wird durch einen Integrator nachgebildet und zum Eingangssignal addiert. Für den Integrator wird das normierte ADC Signal mit dem variablen Faktor dttau (~dt/τ) multipliziert und durch 2^16 dividiert. Der Faktor, der in das Register dttau geschrieben wird, berechnet sich wie folgt: 16 2 x *10 dttau = = Fadc * τ τ 6 Abhängig von der ADC Clock ergibt sich für x ADC Clock = 240 MHz 200 MHz 160 MHz x = dttau (5µ) Beispiel τ=5µ (50Ω*100nF) Seite 4

9 Bewertung der Tau Korrektur QDC Wenn die Impulsfolge hoch ist, wird ein nicht unerheblicher Gleichspannungsanteil dafür sorgen, dass bei einer kapazitiven Kopplung die Baseline sich entsprechend ändert. Die Baseline wird beim Readout mit der START Kennung ausgegeben. Ohne Tau Korrektur wird man sehen, dass die Baseline nicht stabil ist. Wenn der richtige dttau Wert eingestellt ist sollte die Baseline weitgehend stabil bleiben. Normalerweise wird nach einem Impuls der ADC Wert sich wieder der Nulllinie nähern. Durch eine kapazitive Kopplung entsteht ein Überschwingen, d.h., der ADC Wert wird für einige Zeit ins Negative gehen und die Baseline verfälschen. Um einen Hinweis über die Wirkung des Korrekturwertes zu erhalten, wird im FPGA beobachtet, wie sich nach einem Impuls der Wert der Nulllinie nähert. Dazu wird ähnlich wie bei der Baseline Bestimmung das Vorzeichen des Mittelwertes geprüft und das Verhältnis von positiven und negativen Werten auf 0 bis 31 (4 Bit) normiert. Der Wert 16 heißt, Anzahl positive und negative Werte sind ungefähr gleich. Dieser Wert wird auf Bit 12:8 in Register tauq_noise und beim Readout mit der Kennung 0x05 ausgegeben. Ist der Wert kleiner als 16 nähert sich der ADC Wert mehr von oben der Nulllinie, was heißen würde, der dttau Wert ist zu groß. Ist der Wert größer als 16, näher sich der ADC Wert mehr von unten der Nulllinie, was heißen würde, der dttau Wert ist zu klein. Diesen Wert zu ermitteln, ist etwas problematisch, deshalb muss der vorausgehende Impuls größer als 512 sein. Dies wird vom Mittelwert des Eingangsimpulses abgeleitet. Um zu erkennen, ob ein Wert ermittelt wurde, wird Bit 13 (0x2000) gesetzt. Dieses Bit wird beim Auslesen zurück gesetzt. Der Wert steht im Register tauq_noise zur Verfügung und wird beim Readout mit der Kennung 0x05 übertragen. Da dieser Wert große Schwankungen unterworfen ist, sollte ein Mittelwert aus einer großen Anzahl bebildet werden. Eine weitere Möglichkeit, den Einfluss der Tau Korrektur zu erkennen, ist das splitten der geraden Kanäle auf die jeweilige geraden und ungeraden Kanäle. Z.B. das Signal auf Kanal 0 wird im Readout auf Kanal 0 und 1 erscheinen. Man kann dann dttau für einen Kanal auf null lassen und die Daten dann vergleichen. Das Splitting wird mit Bit 5 im Control Register cr eingeschaltet. Rauschen Vom Ausgangssignal werden die Mittelwerte von jeweils 64 Werten gebildet. Dabei werden auch die Max- und Min-Werte festgehalten. Wenn zwei aufeinanderfolgende Mittelwerte gleich sind und zudem noch Max- und Min-Werte auf ±1 gleich sind, wird der Max-Wert als Noise Wert gespeichert. Der neue Wert wird aber nur übernommen, wenn er größer als der alte Wert ist. Der Wert steht in Register tauq_noise zur Verfügung und wird durch das Lesen auf Null gesetzt. Beim Readout wird er mit der Kennung 0x05 übertragen (zusammen mit der Tau Bewertung). Seite 5

10 2.2 Window Control Wenn der Systemcontroller ein Trigger-Signal empfängt, wird die ermittelte Zeit als Broadcast unter anderem an alle QDC Karten gesendet. Mit dieser Zeit werden das search window und integral window bestimmt und die zugehörigen Daten aus dem DPRAM gelesen und analysiert. Der Zeitpunkt der Broadcast-Übertragung liegt ca. 200 ns (GPX) oder 1,2 µs (F1) hinter der Triggerzeit. Da aber bei einer maximalen Latency (Startpunkt) von 8,5 µs nochmals 8,5 µs Reserve sind, spielt dies keine Rolle. Die Verwendung des alten F1 System-Controller ist durch ein Bit im Control Register möglich. Trigger Broadcast Trigger latency (Start) negative latency time Trigger window (Length) Abbildung 6 Trigger Window Die Zeitbereiche können aus Tabelle 1, Seite 2 entnommen werden. Alle Zeiten werden relativ zum Trigger-Zeitpunkt berechnet. Der Bereich der errechneten Zeiten ist genau so groß wie die Latancy. Das heißt, bei negativer latency muss die Window-Länge so gewählt werden, dass die Summe nicht größer als 2048 wird oder man ist sich bewusst, dass die Zeitangaben angepasst werden müssen. Seite 6

11 2.3 Impuls Analyse im Search Window Folgende Merkmale werden im Search-Window ermittel. Window Impuls Cluster, start bei Min ToT Level Sonstige Startzeit und Baseline Min, Max, ZeroCross mit max Steigung, CFD mit Steigung, Integral, für jeden Pile-Up Min, Max, ZC mit max Steigung und Integral, End, Overruns Cluster Start Integral mit Ende Amplitude, Cluster Haupt Integral mit Anfangs- und Ende Amplitude, Overruns Anfang (Überschreitung) mit Steigung, Ende (Unterschreitung) mit Steigung Impuls am Window Anfang oder Ende (Window Erweiterung), FIFO voll Time over Threshold (ToT) Das sind die Schnittpunkte der Amplitude mit dem tot_level. Diese liegen naturgemäß zwischen zwei ADC Samples, so dass die Zeit interpoliert werden muss. Der Minimalabstand der beiden Punkte in Samples kann vorgegeben werden (Anzahl Punkte über tot_level, 1-16). Auf die Impuls-Analyse hat tot_level keinen Einfluss. Ein zu niedriger Wert von tot_level kann zu einer Unmenge von ToT Daten führen! Es werden auch die Steigungen an den Schnittpunkten ermittelt Impuls-Analyse Für die Erkennung eines Impulses wird ein Mittelwert aus 3 aufeinanderfolgenden ADC Werte benutzt, um Störimpulse zu unterdrücken. Wenn die Steigung des Mittelwertes negativ ist, der aktuelle ADC Wert negativ oder kleiner gleich dem aktuellen MinWert ist, wird der aktuelle MinWert neu gesetzt und das Anfangs-Integral auf Null gesetzt. Sobald dieses Integral größer gleich 16* den entsprechenden Wert in cf_qrise ist und eventuell (plev in Register ch_ctrl) logic_level erreicht ist, ist der Anfang eines Impulses erkannt. Das kann auch der Anfang eines Clusters sein. Die Logik ist so ausgelegt, das der Punkt Min möglich unabhängig von qrise nahe an ZeroCross (Null Durchgang der Tangente) liegt. Y(ADC) Max 1. Pkt über logic_ level 4 Pkt nach Max logic_level größer logic_width Min End T (Samples) Die Verwendung von plev ist etwas kritisch. Wenn man vom 1. Punkt über logic_level, logic_width Punkte nach rechts geht, darf der 4. Punkt nach dem Maximum nicht überschritten werden. Im oberen Seite 7

12 Beispiel darf logic_width nicht größer als 7 sein, damit der Impuls erkannt wird, obwohl das Signal länger über logic_level liegt. Um dieses Problem zu lösen, wäre ein größerer FPGA nötig. Das Ende eines Impulses ist erreicht, wenn die Amplitude auf 1/32 der maximalen Amplitude abgefallen ist. Für diesen Vergleich wird der Mittelwert aus drei Samples benutzt. Im Falle von Pileup s gilt der größte Maximal-Wert. Das Integral, welches hier berechnet wird, beginnt mit dem Punkt nach dem Minimum und endet mit dem nächsten Pile-Up Min oder Impuls Ende, wenn die vorgegebene Integral-Länge (sw_ilen) null ist. Die Amplitude am Ende des Integrals wird hierbei nicht ermittelt, sie entspricht dem End Punkt oder Min Punkt eines Pile-up s. Die Anzahl der ADC OutOfRange während des Integrals steht auch zur Verfügung. Wenn eine Integral-Länge angegeben ist, endet das Integral mit dem sw_ilen+1 -ten Punkt hinter dem letzten Min (auch Pile-up). Die Amplitude des letzten Punktes kann ausgegeben werden. Wird vorher ein Pile-up Min erreicht oder ein neuer Impuls, wird das Integral mit dem Min Punkt abgeschlossen und mit dem nächsten Punkt ein neues Integral angefangen. Wenn vor dem Erreichen des End-Punktes die Amplitude wieder ansteigt, handelt es sich um einen Pile-up. Der Sattelpunkt ist dann der nächste Minimal-Wert. Ab hier wird der nächste Maximal-Wert, zero-cross in Bezug auf den Minimal-Wert und das Integral ermittelt. Min und Max eines Pile-up sind gekennzeichnet (Bit 15). Die Anzahl von Pile-up s ist nicht begrenzt. Wenn ein Impuls erkannt ist und das Ende des Windows wird vorzeitig erreicht, wird das Window verlängert. Es endet, wenn das Maximum erkannt ist und das Puls-Integral sowie das Cluster-Integral (siehe dort) beendet ist. Dabei wird aber die maximale Länge von 2048 Samples nicht überschritten. Sollte die maximale Länge erreicht werden, können verschiedene Kenn-Werte fehlen. Wenn das Search-Window verlängert wurde, wird zu dem regulären End Paar, welches auch fehlen kann, ein spezielles End Paar mit entsprechender Kennung (Bit 14) ausgegeben. Die zusätzlichen Kennungen in Amplitudenausgaben sind in Tabelle 2 Seite 31 aufgeführt. Die Impulsanalyse wird am Anfang nur zugelassen, wenn der dreier Mittelwert kleiner gleich 10 ist. D. h., wenn der Anfang des Windows mitten in einem Impuls liegt, wird dieser Impuls nicht erkannt. In diesem Fall wird die Analyse erst gestartet, wenn der Mittelwert kleiner gleich 10 wird und es wird eine End-Kennung mit gesetztem Bit 15 ausgegeben. Die Sperre trifft aber nicht auf die ToT Werte zu. Nur fehlt der erste ToT Wert, wenn zu Anfang die Amplitude schon über tot_level liegt. Alle ermittelten Merkmale können im Register outp für die Ausgabe freigegeben werden. Seite 8

13 Null Durchgang Max Y(ADC) 7/8 Max dx=1 dx=2 1/8 Max Tzc dx=4 T (Samples) Abbildung 7 Zero Crossing Zur Berechnung des Nulldurchganges der vorderen Tangente wird bis zum Maximum die größte Steigung mit Delta x (dx) gleich 1, 2 und 4 ermittelt. Ein größeres dx soll Störungen etwas ausgleichen, wenn viele Punkte auf der Vorderflanke liegen. Im Register ch_ctrl ist einstellbar, welches dx benutzt werden soll. Ist hier die Vorgabe null, wird mit dem Paar, wo y noch zwischen 1/8 und 7/8 der Steigungsamplitude (MaxWert minus letzten MinWert) liegt der Nulldurchgang in Bezug auf der Nulllinie oder dem MinWert (wenn Pile-up) berechnet. In Abbildung 7 wird demnach das grüne Dreieck mit dx=2 für die Berechnung des Nulldurchgangs herangezogen. Die automatische dx Bestimmung sollte man nicht wählen, weil die berechneten Nulldurchgänge in Abhängigkeit von dx voneinander abweichen. Die Steigung ist umso größer, je näher die beiden Y Punkte zum Wendepunkt liegen. Seite 9

14 Constant Fraction Discriminator Max Y(ADC) Y 1 Max*CF X 0 Y 0 TCF T (Samples) ADC MAX? *CF Pipe >=? X 0 Y 0 Y 1 Interpolaion T CF Abbildung 8 Constant Fraction Discriminator Für den Constant Fraction Discriminator (CFD) wird der MaxWert durch 16 dividiert und mit dem entsprechenden Wert cf in Register cf_qrise multipliziert. Mit diesem Wert wird der Schnittpunkt mit der Anstiegs-Flanke ermittelt und auf 1/16 der Sample-Zeit interpoliert (siehe Abbildung 8). Der CFD wird nicht auf Pile-up Impulse angewendet. Seite 10

15 2.3.3 Cluster Integrale Y(ADC) cl_del +1 = 7 Cl Start Ampl End Cluster Ampl Begin cl_st_len = 4 cl_del = 6 cl_len = 17 cl_len +1 = 18 Cluster Ampl End Min cl_st_len +1 = 5 T (Samples) Ein Cluster beginnt immer mit dem Minimum von einem Impuls (nicht Pile-up), wenn das vorangegangene Cluster beendet ist. In dem entsprechenden Minimum-Wertepaar wird ein Kennbit gesetzt. Ein Cluster ist an die Impuls-Erkennung gekoppelt. Wird ein Impuls nicht erkannt, gibt es auch kein Cluster. Es werden zwei Integrale bestimmt. Zuerst das Start-Integral, welches immer am Anfang beginnt und die Länge cl_q_st_len hat. Ist diese Länge null, wird kein Start-Integral bestimmt. Das Integral beginnt mit dem ersten Punkt hinter Min und endet mit dem ClStAe Punkt. Zu dem Integral werden die Amplitude am Ende (ClStAe) und die Anzahl Overruns ermittelt. Die Cluster- Länge wird hier nicht beachtet. Das Start Integral wird immer Paarweise mit ClStAe ausgegeben, wobei ClStAe immer zuerst kommt und das Integral unmittelbar folgt. Als zweites wird das Haupt-Integral ermittelt. Es beginnt bei cl_del (delay, Min-Punkt plus cl_del +1 ) und endet mit der Cluster-Länge (Min-Punkt plus cl_len +1 ). Wenn die Cluster Länge cl_len null ist, oder cl_len kleiner gleich cl_del ist, wird kein Cluster Haupt-Integral bestimmt. Zu dem Haupt-Integral werden die Amplitude zu Beginn (ClAb), die Amplitude am Ende (ClAe) und die Anzahl Overruns ermittelt. Die Ausgaben der Amplituden können in outp eingeschaltet ist. Seite 11

16 2.4 Integral Window Folgende Merkmale werden im Integral-Window ermittelt. Startzeit und Baseline Amplitude am Anfang und Ende, enable in outp(11) Maximum (Zeit und Amplitude), enable in outp(12) Schwerpunkt (Zeit und Amplitude), enable in outp(13) Gesamt-Overruns, nur wenn ungleich null Gesamt-Integral Das Integral-Window ist unabhängig vom Search-Window. Im Integral Window wird das Integral über den gesamten Bereich bestimmt. Eine Ausgabe erfolgt nur, wenn das Integral größer gleich dem Wert in iw_q_thr mal 16 ist, d.h., das Integral muss positiv sein. Die Ausgabewerte beginnen immer mit Startzeit des Windows und augenblicklichen Baseline und werden in der oberen Reihenfolge übertragen. Es gibt eine Ausnahme, wenn iw_q_thr null ist. In diesem Fall werden alle Events, auch mit negative Integrale, übertragen. Der Integralwert besteht aus 21 Bit (signed) und Bit 20 (Vorzeichen) wird in der Amplitude vom Schwerpunkt auf Bit 15 übertragen (siehe Tabelle 2 Seite 31). Der Schwerpunkt wird nach der Formel ( a * t) a bestimmt, wobei a die Amplitude und t die Zeitpunkte (0, 1, 2,...iw_len-1) im Window sind. Man beachte, dass die Division wegen fehlenden Ressourcen im FPGA unsigned ist und daher falsche Werte übergeben werden, falls Zähler oder Nenner (Gesamt-Integral) negativ sind. Seite 12

17 2.5 Register PCI Offset: 0x80*module_adr(0..15) Offset Name Write Read Rst 0x00 ident FW/HW Version 0x02 serial serial number 0x04 channel select channel(fpga) for parameter access, 5 Bit --- 0x06 aclk_shift step phase shift for the ADC clock Status 0x4444 0x08-0x0A ro_data Hit Data single or block mode 0x0C cr Control/Mode Register 0 0x0E sr selective clear general status 0 0x10 sw_start search window start(latency), FPGA specific, 12 Bit signed 0 0x12 sw_len search window length, 11 Bit 0 0x14 iw_start integral window start(latency) 12 Bit signed 0 0x16 iw_len integral window length, 9 Bit 0 0x18 coinc_tab coincidence lookup table 0 0x1A raw_tab_len window length to note raw_table, 11 Bit 0x7FF 0x1C reserved 0x1E ch_ctrl channel control (14 Bit) 0 0x20 outp enable output of individual features 0 0x22 cf_qrise cf:q_rise (12 Bit) 0x0810 0x24 tot_level min:level for ToT, 4:12 Bit 0x0FFF 0x26 logic_level min:level for coincidence, scaler, RawTab and Plev 4:12 Bit 0x0FFF 0x28 iw_q_thr Q threshold for integral window *16 0xFFFF 0x2A sw_q_thr Q threshold for search window, cluster integral *16 0xFFFF 0x2C sw_ilen search window integral length, 10 Bit 0 0x2E cl_q_st_len Length of Cluster Start Integral, 9 Bit 0 0x30 cl_q_del Delay for Cluster Integral, 9 Bit 0 0x32 cl_len Cluster length, 10 Bit 0 0x34 coinc_par length:delay, 8:(3):5 Bit 0 0x36 dttau capacitive coupling correction, 8 Bit 0 0x38 raw_table table for RAW selection 0 0x3A baseline actual Baseline 12.4 Bit 0x3C tauq_noise Tau Quality, max ADC noise Peak, 6:8 Bit 0x3E 0x40 0x5E [16] reserved Nach einem Reset, d.h., wenn dem Modul eine Adresse zugewiesen wurde, werden die Register mit den Werten, die in Spalte Rst stehen, zugewiesen. Register, die in dieser Spalte --- stehen haben, werden mit einem Reset nicht verändert. Seite 13

18 0x60 0x62 0x64-0x66 tdc_range TDC measurement range (17 Bit) --- scaler Bit 15: clear all scaler, 3:0 Scaler Index (auto incremented) All 16 Scaler are read sequential (auto increment). 0x68 scaler_rout Parameter for Scaler ReadOut, 4 Bit 0 0x6A coinmin_traw min length coincidence trigger : temporary RAW control 0 0x6C trigger_time use by the System Controller 0x6E free 0x70 grp_coinc group coincidence for ADC FPGAs 0 0x72 tp_dac Test Pulse Level --- 0x74 bl_cor_cycle baseline correction cycle, 8 Bit, only for test, default 0x1F, cycle=(value+1)*64, default 2048 samples 0x74-0x76 0x78-0x8A jtag_data JTAG Run Test JTAG Data (32 bit) free 0x7C jtag_csr JTAG Control JTAG Status 0x1F 0x7E ctrl ovr Bit3: Test Pulse overrun bits, read and clear Allgemeine Register ident low Byte Das low Byte enthält auf Bit 7:3 die Kartenkennung und auf Bit 2:0 die Hardware Revision. QDC160: 0x70 SNR 44-48, 160 Msps QDC240: 0x78 SNR 50-58, 240 Msps QDC200: 0x79 SNR 59-65, 200 Msps high Byte Das high byte enthält die Firmware Versionsnummer z. Zt. 0x82 (v8.2) aclk_shift die ADC Clock muss eine feste Phase zur FPGA Clock haben, damit die ADC Daten fehlerfrei übernommen werden. Für Testzwecke kann die Phase geändert werden, um z.b. Auswirkungen auf das Rauschen festzustellen. Bit ADC Write Read führe einen Schritt aus Schritt ausgeführt 1,5,9,13 dto. 0 für positiven Schritt und 1 für negativen Schritt obere oder untere Grenze erreicht, Overflow ro_data 2,6,10,14 dto. Schrittzahl auf 0 zurücksetzen Clock locked, muss immer 1 sein 160 Schritte in der einen oder anderen Richtung entsprechen ±180. FIFO Readout der ADC/QDC Daten. Durch ein Broadcast-Read auf diese Adresse kann festgestellt werden, welche Karten Daten haben. Normalerweise wird das Readout durch den Systemcontroller ausgeführt. Die Daten können aber auch im Einzeltranfer (U32) gelesen werden. Wenn dabei keine Daten vorhanden sind, erfolgt ein Bus Timeout. Seite 14

19 cr Control/Mode Register Bit Name Bedeutung : :9 FE00 ENA TRG_MODE TDC_ENA FIX_BASELN SPLITTING TST_SIG ADC_PWR F1MODE Generelles enable. Ist dieses Bit nicht gesetzt, befindet sich die Karte im Grundzustand. Alle Daten sind gelöscht. Trigger Mode 0: Trigger am Eingang des System Controllers, Normalbetrieb 1: Trigger Signal an unterer TRG Buchse des QDC Moduls, Systemcontroller im RAW Mode. Vorgesehen für Service-Zwecke ohne Systemcontroller. 2: Trigger durch Koinzidenz, Trigger am Debug Stecker verfügbar oder neuer Mode im System Controller, der dann das Koinzidenz Signal erkennt. 3: das erste Koinzidenz Signal in einem der 4 ADC FPGA stellt Daten zur Verfügung, die vom System Controller im RAW Mode gelesen werden können (nur auf einem ADC FPGA fokussiert). Vorgesehen für Service-Zwecke ohne Systemcontroller. enable TDC für externe Signale an unterer TRG Buchse des QDC Moduls, nicht verfügbar für Trigger Mode 1 und 3. friere Baseline auf letzten Wert ein, nur für Testmessungen Signale auf gerade Eingänge werden auf jeweilige gerade und ungerade Kanäle gesplittet. schaltet das Test Signal ein, welches kapazitiv auf die ADC Eingänge wirkt. schaltet die ADC und Vorverstärker Stromversorgung aus. für die Benutzung mit dem F1 System Controller (andere Zeitbasis) frei sr allgemeines Statusregister Bit Name Bedeutung Write 0 SEQ_ERR Fehler bei beim Lesen der Readout Daten. Es wurde eine ungeradzahlige Anzahl gelesen. Die Daten sind immer im double word Format. Normalerweise ohne Bedeutug, weil das Auslesen immer durch den Systemcontroller erfolgt. selective clear 1 PWR_FAIL nicht mehr verdrahtet 2 BSY_TOUT nach dem Triggersignal wird ein Busy gesetzt, bis alle Kanäle fertig gemeldet haben. Dieses Bit deutet an, dass das Busy nicht rechtzeitig zurück gesetzt wurde. In diesem Fall kann nur ein Logikfehler im FPGA vorliegen. selective clear Seite 15

20 tdc_range scaler Read: scaler_rout QDC ist der TDC Messwert des Systemcontrollers der 6,4 µs entspricht. Z.B. für den F1 ist dieser Wert 0xC060 bei ps Auflösung und für den GPX 0x10080 bei ps Auflösung. Das was der Systemcontroller als Triggerzeit sendet, sind 2 Werte. Der erste Wert hat die Einheit 6,4 µs und der zweite Wert 6,4 µs/tdc_range. Im QDC ist Zeit immer nur ein Wert mit der Einheit 1/16*T ADC (Tabelle 1). Um die Triggerzeit in gleicher Form zu bringen, benötigt man tdc_range. Der zweite Wert der Triggerzeit muss dazu durch diesen Wert dividiert werden. Wenn das ADC Signal logic_level überschreitet, wird ein 32 Bit Zähler inkrementiert. Nach dem Maximalwert beginnt er wieder mit null. die 16 Zähler werden durch ein internes Autoinkrement der Reihe nach gelesen. Nach dem Zähler für Kanal 15 kommt wieder der Zähler für Kanal 0. Write die Zähleradresse wird vorgesetzt (4 Bit), ab hier Autoinkrement). Wenn Bit 15 gesetzt ist, werden alle Zähler auf null gesetzt. coinmin_traw wenn dieser Wert ungleich null ist, werden die Zählerwerte jeweils nach 2**(n-1) Readout-Zyklen Datenstrom eingefügt. D.h. beim Wert 1 werden sie immer eingefügt. Der Maximalwert ist 15 (4 Bit), damit werden die Zähler jeweils nach Zyklen eingefügt. RAW Werte können temporär in zyklischen Abständen übertragen werden. RAW Werte werden aber aktuell nur übertragen, wenn eine Bedingung in raw_table erfüllt ist. Dabei gibt es zwei Möglichkeiten. Entweder die RAW Werte werden unmittelbar und für alle Kanäle gleichzeitig übertragen (synchron), oder jeder Kanal wartet nach einer Aufforderung bis eine Bedingung in raw_table erfüllt ist und überträgt dann dieses RAW Werte. In diesem Fall ist der Algorithmus so ausgelegt, das die theoretisch möglichen 240 Kanäle in einem Crate gleichmäßig verteilt eine Aufforderung zum Senden der RAW Werte erhalten. Da die RAW Werte nur gesendet werden wenn eine Bedingung in raw_table erfüllt ist, können in einem Event auch mehrere Kanäle ihre RAW Werte senden. Die Abstände werden in Anzahl Events angegeben, wie aus folgender Tabelle hervorgeht. Bit value Anzahl Events, Bit 4 =0 Anzahl Events, Bit 4 =1, synchron 3:0 0 der RAW Cycle Mode ist ausgeschaltet ist Minimalwert n 2**(n+1) 2**(n+1) :5 Frei 15:8 coinmin minimale Breite des Trigger Koinzidenz Signals für den Request zum System Controller. Weiter ist in diesem Register die minimale Länge für den Trigger Request untergebracht. Aus den 4 Koinzidenzsignalen der ADC FPGAs wird ein weiteres Koinzidenz Signal gebildet das einen Auslese Request an den System Controller stellt. Die Mindestbreite lässt sich mit Bit 15:8 in 2*T ADC Schritten einstellen. grp_coinc lookup register (16 Bit) für die Koinzidenz Signale aus den vier ADC FPGAs. Daraus ergibt sich eine neue Koinzidenz für den Trigger (siehe 3). Seite 16

21 tp_dac Mir diesem Register wird die Amplitude des Testimpulses eingestellt. Dazu wird der 8 Bit DAC (AD5300) verwendet. Entsprechend dem Datenblatt sind nur Bit 11:4 relevant. Alle anderen sollten null sein. Der eingestellte Wert wird nach einem Reset nicht zurück gesetzt. Über einen analog switch kann das Test Signal eingeschaltet werden, welches kapazitiv auf alle Eingänge wirkt. Der analog Schalter kann mit Bit TST_SIG im CR Register eingeschaltet werden oder mit Bit 3 im ctrl Register (single oder broadcast) für 25 ns eingeschaltet werden. Der Testpuls kann auch durch den System Controller im entsprechenden Mode erzeugt werden. jtag_csr JTAG control/status Register Bit Name Write Read 0 TDI Datenbit zum ersten Device in der JTAG chain (FPGA). 1 TMS Mode Select 2 TCK JTAG Clock, muß null sein, wenn AUTO_CLK gesetzt ist. 3 TDO Datenausgang vom letzten Device (FLASH). 4 RUNTEST der RUNTEST läuft ENABLE Treiber zum JTAG Connector 9 AUTO_CLK wenn gesetzt, wird ein Clock Impuls erzeugt. 10 SLOW der automatische Clock Impuls wird aufs Doppelte verlängert. Wenn AUTO_CLK gesetzt ist, wird bei jedem Schreiben ein TCK Impuls auf der Base von 40 MHz mit einer Länge von 50 ns erzeugt. Wenn zusätzlich SLOW gesetzt ist, ist der TCK Impuls 100 ns. jtag_data READ: Shift-Register für TDO. Mit jedem TCK Impuls wird das TDO Signal links hinein geschoben. Beim Lesen des Registers erhält man auf Bit 31 das aktuelle TDO und auf den weiteren Bits die letzten TDO Werte. TCK shift TDO jtag_data WRITE: die RUNTEST Schleife wird gestartet. Dabei werden entsprechend dem angegebenen Wert +1 TCK Impulse ausgegeben, wobei TMS und TDI null sind. Der JTAG TAP Controller auf den JTAG devices muss vorher im Run-Test/Idle State sein. Dieser State wird währen der Schleife nicht verändert. Ein TCK Zyklus dauert 100 ns (SLOW=0). Das ist auch die Einheit der RUNTEST Angaben in vielen *.svf Files. Seite 17

set table FILE.'.csv' plot [:] \ FILE.'.bin' binary skip=128 format="%int8" using ($1) every 1024 unset table

set table FILE.'.csv' plot [:] \ FILE.'.bin' binary skip=128 format=%int8 using ($1) every 1024 unset table 1 Anleitung für PeakTech Oszilloskop 1.1 Datennahme Am Oszilloskop mit run/stop eine Messung starten. Sind die gewünschten Daten aufgezeichnet, mit run/stop anhalten und in Ruhe die Daten mit save auf

Mehr

Datenformat HAC4 Stand 15.07.2002

Datenformat HAC4 Stand 15.07.2002 Auswertung der Daten des HAC4 Die Fahrradcomputer vom Typ HAC4 von der Firma CicloSport zeichnen bei Bedarf Daten (Höhe, Weg, Herzfrequenz, Temperatur und Trittfrequenz) auf. Diese Daten können mit einem

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

SPS. Nockenschaltwerk- Software

SPS. Nockenschaltwerk- Software SPS Nockenschaltwerk- Software für S5 oder S7 Digitronic Steinbeisstraße 3 D - 72636 Frickenhausen Tel. (+49)7022/40590-0 Fax -10 Auf der Langwies 1 D - 65510 Hünstetten-Wallbach Tel.(+49)6126/9453-0 Fax

Mehr

Gruppe: 1/8 Versuch: 4 PRAKTIKUM MESSTECHNIK VERSUCH 5. Operationsverstärker. Versuchsdatum: 22.11.2005. Teilnehmer:

Gruppe: 1/8 Versuch: 4 PRAKTIKUM MESSTECHNIK VERSUCH 5. Operationsverstärker. Versuchsdatum: 22.11.2005. Teilnehmer: Gruppe: 1/8 Versuch: 4 PRAKTIKUM MESSTECHNIK VERSUCH 5 Operationsverstärker Versuchsdatum: 22.11.2005 Teilnehmer: 1. Vorbereitung 1.1. Geräte zum Versuchsaufbau 1.1.1 Lawinendiode 1.1.2 Photomultiplier

Mehr

Weniger ist mehr. Funktion eines Triggers. Messen + Testen

Weniger ist mehr. Funktion eines Triggers. Messen + Testen Messen + Testen Weniger ist mehr Ein Oszilloskop ist dumm, es unterscheidet nicht die Relevanz der Daten. Um der erfassten Datenflut Herr zu werden fischt der geschickte Anwender die relevanten Daten mit

Mehr

Wie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich.

Wie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich. Kapitel 2 Pulsweitenmodulation Die sogenannte Pulsweitenmodulation (kurz PWM) ist ein Rechtecksignal mit konstanter Periodendauer, das zwischen zwei verschiedenen Spannungspegeln oszilliert. Prinzipiell

Mehr

Test integrierter Schaltungen

Test integrierter Schaltungen 1. CAE Link und IC Qualifizierung 1.1 Ziel 1.1.1 CAE Link Bei der letzten Übung wurden die Zeitdefinitionen und die Test Pattern manuell eingegeben. Aber bei hochintegrierten Schaltkreise muß ein anderer

Mehr

Description of version PASO MD2

Description of version PASO MD2 Deutscher Text folgt nach dem englischen Text ----------------------------------------------------------------------- English text Description of version PASO MD2 Version 2.1.0.2 (25.11.2015) - Error with

Mehr

Noah Mixer. Bedienelemente VU-Meter Kanalzüge Die Mastersektion. - Tactive Instrument Modeller. Gesamt-Inhaltsverzeichnis.

Noah Mixer. Bedienelemente VU-Meter Kanalzüge Die Mastersektion. - Tactive Instrument Modeller. Gesamt-Inhaltsverzeichnis. Bedienelemente VU-Meter Kanalzüge Die Mastersektion - Tactive Instrument Modeller Gesamt-Inhaltsverzeichnis Inhalt Index 1 Der Mixer ist immer geladen und wird über die Live Bar geöffnet. Vom Mixer aus

Mehr

Das Modul kann thermische oder 3-stufige Aktoren regeln, wie auch vier 0-10 VDC analoge Ausgänge.

Das Modul kann thermische oder 3-stufige Aktoren regeln, wie auch vier 0-10 VDC analoge Ausgänge. Das ist ein I/O Modul für Modbus, das vier Ni1000-LG Eingänge oder vier Digitaleingänge lesen kann. Jeder individuelle Eingang kann so eingestellt werden, das er als analoger oder digitaler Eingang arbeitet.

Mehr

Analog-Digital-Converter

Analog-Digital-Converter Analog-Digital-Converter Funktionsprinzip ADC bei ATmega128 Beispiel in C Funktionsprinzip 1 Analog-Digital-Wandlung Wandelt analoge Spannung / analogen Strom (Messgröße) in einen binären Wert um, der

Mehr

3 Rechnen und Schaltnetze

3 Rechnen und Schaltnetze 3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s

Mehr

NANO III - MSR. Signalabtastung Analog Digital Converter (ADC) Digital Analog Converter (DAC) Themen: DAC

NANO III - MSR. Signalabtastung Analog Digital Converter (ADC) Digital Analog Converter (DAC) Themen: DAC NANO III - MSR Themen: Signalabtastung Analog Digital Converter (ADC) A ADC D Digital Analog Converter (DAC) D DAC A Nano III MSR Physics Basel, Michael Steinacher 1 Signalabtastung Praktisch alle heutigen

Mehr

Ringlicht-v3 - Frei konfigurierbares Ringlicht mit RS232 Anbindung. Kurzbeschreibung

Ringlicht-v3 - Frei konfigurierbares Ringlicht mit RS232 Anbindung. Kurzbeschreibung Ringlicht-v3 - Frei konfigurierbares Ringlicht mit RS232 Anbindung Kurzbeschreibung Das frei konfigurierbare Ringlicht kann jede beliebige Abfolge an Lichtmustern erzeugen und über einen Triggereingang

Mehr

M-AX-16/C1 (Typ 37) Inhaltsverzeichnis 18-1 18. M-AX-16/C1

M-AX-16/C1 (Typ 37) Inhaltsverzeichnis 18-1 18. M-AX-16/C1 MAX6/C (Typ 37) Inhaltsverzeichnis 8 8. MAX6/C Zählermodul mit 3 Zählkanälen à 2Bit und integriertem InterruptController, Betriebsartenumschaltung per Software Funktionsbeschreibung 82 Blockschaltbild...

Mehr

Herzlich Willkommen Bienvenue Welcome. Beispiele zur Mathematik-/Logikfunktion. Manfred Schleicher

Herzlich Willkommen Bienvenue Welcome. Beispiele zur Mathematik-/Logikfunktion. Manfred Schleicher Herzlich Willkommen Bienvenue Welcome Beispiele zur Mathematik-/Logikfunktion Manfred Schleicher Hinweise zur Präsentation Diese Präsentation zeigt Beispiele zur Anwendung der Mathematikfunktion: Mittelwertbildung

Mehr

Interrupts. Funktionsprinzip. Funktionsprinzip. Beispiel in C

Interrupts. Funktionsprinzip. Funktionsprinzip. Beispiel in C Interrupts Funktionsprinzip Interrupts bei ATmega128 Beispiel in C Funktionsprinzip 1 Was ist ein Interrupt? C muss auf Ereignisse reagieren können, z.b.: - jemand drückt eine Taste - USART hat Daten empfangen

Mehr

analoge Ein- und Ausgänge

analoge Ein- und Ausgänge 2016/07/17 13:39 1/5 analoge Ein- und Ausgänge analoge Ein- und Ausgänge Neben den digitalen Leitungen bietet der Arduino mehrere analoge Ein- und Ausgänge. analoge Ausgänge Die Ausgänge sind mit PWM bezeichnet.

Mehr

Zusatzplatine MP-Bus HZS 562

Zusatzplatine MP-Bus HZS 562 ZUSATZPLATINE MP-BUS HZS 562 Zusatzplatine MP-Bus HZS 562 Die MP-Bus Interfaceelektronik stellt die Schnittstelle zwischen einem CAN-Bus-System und einem MP-Bus-System dar. Die Elektronik wird als MP-Bus

Mehr

Microcontroller Kurs Programmieren. 09.10.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs Programmieren. 09.10.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs Programmieren 9.1.11 Microcontroller Kurs/Johannes Fuchs 1 General Purpose Input Output (GPIO) Jeder der Pins der vier I/O Ports kann als Eingabe- oder Ausgabe-leitung benutzt werden.

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

1Im Gegensatz zu den übrigen Web-IO Digital, ist bei den

1Im Gegensatz zu den übrigen Web-IO Digital, ist bei den 5.9 Über die Standardbetriebsarten hinaus, beinhalten die ERP- Gateway-Modelle 57635 und 57636 zusätzlich das patentierte Wayback-Verfahren für den Zugriff auf die digitalen Ausgänge. Dieses ermöglicht

Mehr

Bedienungsanleitung Version 1.0

Bedienungsanleitung Version 1.0 Botex DMX Operator (DC-1216) Bedienungsanleitung Version 1.0 - Inhalt - 1 KENNZEICHEN UND MERKMALE...4 2 TECHNISCHE ANGABEN...4 3 BEDIENUNG...4 3.1 ALLGEMEINES:...4 3.2 BEDIENUNG UND FUNKTIONEN...5 4 SZENEN

Mehr

ATRAP. PCI HOTLink - Auslesesystem

ATRAP. PCI HOTLink - Auslesesystem Zentrallabor für Elektronik Berichte zum Datenerfassungssystem für physikalische Experimente ATRAP PCI HOTLink - Auslesesystem W. Erven, H. Lövenich, R. Nellen, K. Zwoll Forschungszentrum Jülich Zentrallabor

Mehr

Temperaturmodul. Software. Bedeutung der Leuchtdioden. Kanal-LEDs. System-LEDs. Start nach Reset

Temperaturmodul. Software. Bedeutung der Leuchtdioden. Kanal-LEDs. System-LEDs. Start nach Reset Temperaturmodul Software Bedeutung der Leuchtdioden Alle LED sind sog. Bicolor-LEDs, die, wie der Name nicht sagt, drei Farben anzeigen können. Rot, grün und gelb, wenn rot und grün gemeinsam aktiviert

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

Mod_com.lib. Inhalt. WAGO-I/O-PRO 32 Bibliothek

Mod_com.lib. Inhalt. WAGO-I/O-PRO 32 Bibliothek Anhang A Weitere Bibliotheken WAGO-I/O-PRO 32 Bibliothek Mod_com.lib Inhalt ADD_DESC (Datentyp)...2 ADD_PI_INFORMATION...4 CRC16...6 FBUS_ERROR_INFORMATION...7 GET_DIGITAL_INPUT_OFFSET...8 GET_DIGITAL_OUTPUT_OFFSET...10

Mehr

PCFaceSwitch. Treiber und Steuerprogramm für eine Extender-Karte für den PCI-Express-Bus

PCFaceSwitch. Treiber und Steuerprogramm für eine Extender-Karte für den PCI-Express-Bus PCFaceSwitch Treiber und Steuerprogramm für eine Extender-Karte für den PCI-Express-Bus Version 1.7 Juni 2013 Hinweise zur Installation, Funktionsweise und Lizenzierung Für Ihre Fragen stehen wir gern

Mehr

Calantec GmbH www.calantec.de

Calantec GmbH www.calantec.de Calantec GmbH www.calantec.de Motorsteuerungen CL-Serie Benutzerhandbuch Version 1.10 Calantec GmbH Automatisierungstechnik, Industrieelektronik Aufgang B Helmholtzstraße 2-9 Telefon: 030 453 01 519 Geschäftsführer:

Mehr

Betriebsanleitung Modbus-Konverter Unigate-CL-RS

Betriebsanleitung Modbus-Konverter Unigate-CL-RS BA_MODBUS-Gateway 2011-12-16.doc, Stand: 16.12.2011 (Technische Änderungen vorbehalten) 1 Einleitung Das Unigate-CL-RS Modul fungiert als Gateway zwischen der ExTox RS232 Schnittstelle und dem Kundenbussystem

Mehr

Datensicherung. Beschreibung der Datensicherung

Datensicherung. Beschreibung der Datensicherung Datensicherung Mit dem Datensicherungsprogramm können Sie Ihre persönlichen Daten problemlos Sichern. Es ist möglich eine komplette Datensicherung durchzuführen, aber auch nur die neuen und geänderten

Mehr

EtherNet/IP Topology and Engineering MPx06/07/08VRS

EtherNet/IP Topology and Engineering MPx06/07/08VRS EtherNet/IP Topology and Engineering MPx06/07/08VRS 3 1. Engineering via free EtherNet/IPTM-Port of a device on Bus from MPx07V10 2. Engineering via optional Industrial-Ethernet-Switch 3. Engineering via

Mehr

RC TAC3 HRmural / HRflat - ALARME Technische Informationen

RC TAC3 HRmural / HRflat - ALARME Technische Informationen RC TAC3 HRmural / HRflat - E Technische Informationen (v.07/2009) Die Fernbedienung RC TAC3 HRmural / HRflat zeigt 9 Alarm-Typen an : Type 1: Type 2: Type 3: Type 4: Type 5: Type 6: Type 7: Type 8: Type

Mehr

Funktionserweiterungen, behobene Funktionseinschränkungen und Funktionseinschränkungen, L- force Engineer V2.17.1 SP1

Funktionserweiterungen, behobene Funktionseinschränkungen und Funktionseinschränkungen, L- force Engineer V2.17.1 SP1 Funktionserweiterungen, behobene Funktionseinschränkungen und Funktionseinschränkungen, L- force Engineer V2.17.1 SP1 Inhaltsverzeichnis 1. Behobene Funktionseinschränkungen... 2 1.1. Produktidentifikation...

Mehr

Optisch isoliertes Mess- und Auswertesystem

Optisch isoliertes Mess- und Auswertesystem Impulsgrößen potentialfrei messen: Optisch isoliertes Mess- und Auswertesystem Die genaue Messung schnell veränderlicher Spannungen und Ströme bereitet in vielen Bereichen der Technik, wie z.b. in der

Mehr

Bedienungsanleitung. empure KNiX Port Gateway. Einrichtung in der ETS-Software und Montage

Bedienungsanleitung. empure KNiX Port Gateway. Einrichtung in der ETS-Software und Montage Bedienungsanleitung empure KNiX Port Gateway Einrichtung in der ETS-Software und Montage 21.05.2010 copyright www.empure.de. All trademarks are the property of their respective owners Seite 1-12 Einleitung

Mehr

Vorlesung 5: Interrupts

Vorlesung 5: Interrupts Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme Vorlesung 5: Interrupts Peter B. Ladkin Kommunikation über den Bus CPU läuft zu einer Taktfrequenz I/O Geräte laufen zu anderen

Mehr

DF PROFI II PC/104-Plus

DF PROFI II PC/104-Plus DF PROFI II PC/104-Plus Installationsanleitung V1.3 04.08.2009 Project No.: 5302 Doc-ID.: DF PROFI II PC/104-Plus COMSOFT d:\windoc\icp\doku\hw\dfprofi ii\installation\pc104+\version_1.3\df profi ii pc

Mehr

Ergänzungen zum Manual OS V 2.05/2.06

Ergänzungen zum Manual OS V 2.05/2.06 Ergänzungen zum Manual OS V 2.05/2.06 SYSTEMRESOURCEN - PROGRAMM DOWNLOAD - Ab der Betriebssystemversion 2.05 haben die C-Control Units M-2.0 und Station 2.0 die Möglichkeit das Anwenderprogramm von einem

Mehr

TINA. Teach-In Applikationssoftware. LinMot. Tel: +41 1 445 2282 Fax; +41 1 445 2281 Email: office@linmot.com Internet: www.linmot.

TINA. Teach-In Applikationssoftware. LinMot. Tel: +41 1 445 2282 Fax; +41 1 445 2281 Email: office@linmot.com Internet: www.linmot. TINA Teach-In Applikationssoftware Technoparkstrasse 1 CH-8005 Zürich Tel: +41 1 445 2282 Fax; +41 1 445 2281 Email: office@linmot.com Internet: www.linmot.com Inhaltsverzeichnis 1. Systembeschreibung...

Mehr

SiteAudit Knowledge Base. Move Add Change Tracking. Vorteile Übersicht. In diesem Artikel: Vorteile Übersicht Funktionsübersicht Berichte anpassen

SiteAudit Knowledge Base. Move Add Change Tracking. Vorteile Übersicht. In diesem Artikel: Vorteile Übersicht Funktionsübersicht Berichte anpassen SiteAudit Knowledge Base Move Add Change Tracking Dezember 2010 In diesem Artikel: Vorteile Übersicht Funktionsübersicht Berichte anpassen MAC Benachrichtigungen Vorteile Übersicht Heutzutage ändern sich

Mehr

Bedienungsanleitung BOTEX DMX OPERATOR

Bedienungsanleitung BOTEX DMX OPERATOR Bedienungsanleitung BOTEX DMX OPERATOR 1 2 7 8 10 9 11 12 13 3-192 DMX Kanäle, fest zugeordnet an 12 Scannern. - 30 Bänke, mit je 8 programmierbaren Scenen. - 8 Fader für max. 16 DMX Kanäle pro Scanner

Mehr

Presentation of a diagnostic tool for hybrid and module testing

Presentation of a diagnostic tool for hybrid and module testing Presentation of a diagnostic tool for hybrid and module testing RWTH Aachen III. Physikalisches Institut B M.Axer, F.Beißel, C.Camps, V.Commichau, G.Flügge, K.Hangarter, J.Mnich, P.Schorn, R.Schulte, W.

Mehr

Stecker Stepper-Platine Platz 3

Stecker Stepper-Platine Platz 3 Stecker Stepper-Platine Platz 3 3a X- Enable D 43 3c Y-Enable D 42 4a Mode 1 D 39 4c Mode 2 D 38 5a X-Step Clock D 37 5c Y Step D 36 6a X-Step direction D 35 6c Y-Step direction D 34 7a Ref X AD 14 7c

Mehr

Radar Evaluation Board - REB165 Installation / Getting Started

Radar Evaluation Board - REB165 Installation / Getting Started Radar Evaluation Board - REB165 Installation / Getting Started 1. Installation Treiber/Software RICHTIG FALSCH Verbinden Sie den Radarsensor mit dem Board. Verbinden Sie USB Kabel mit dem Board und Ihrem

Mehr

8.0 Erweiterung mit dem 8 Bit D/A Maxim MAX5382

8.0 Erweiterung mit dem 8 Bit D/A Maxim MAX5382 8.0 Erweiterung mit dem 8 Bit D/A Maxim MAX5382 Der MAX5382 ist ein 8 Bit DA Wandler im SOT23 Gehäuse. Der MAX5380 besitzt eine interne Referenzspannung von 2 V, der MAX5381 von 4 Volt und der verwendete

Mehr

Modbus-Master-Treiber

Modbus-Master-Treiber Modbus-Master-Treiber 1. Einleitung MODBUS ist ein offenes serielles Kommunikationsprotokoll, das auf einer Master/Slave Architektur basiert. Dabei greift der MODBUS-Master (Touch Panel PC) auf die fest

Mehr

USB -> Seriell Adapterkabel Benutzerhandbuch

USB -> Seriell Adapterkabel Benutzerhandbuch USB -> Seriell Adapterkabel Benutzerhandbuch 1. Produkt Eigenschaften 1 2. System Vorraussetzungen 1 3. Treiber Installation (Alle Windows Systeme) 1 4. Den COM Port ändern 2 5. Einstellen eines RS232

Mehr

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI)

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI) Serielle Kommunikation mit dem Arduino Teil 1: Das Serial Peripheral Interface (SPI) Axel Attraktor e.v. 4. Juni 2012 Axel (Attraktor e.v.) 5. Arduino-Stammtisch 4. Juni 2012 1 / 25 Serielle Kommunikation

Mehr

RGB-Sequenzer RS232 RS485 MDX512 AD / IO Platine

RGB-Sequenzer RS232 RS485 MDX512 AD / IO Platine RGB-Sequenzer RS232 RS485 MDX512 AD / IO Platine HARDWARE Platine Osram LED controller 85 x 130 mm, Industriestandard, doppelseitig, Lötstop, Positionsdruck Halterung 4 Bohrlöcher 2,8 mm Durchmesser Ein-

Mehr

JX3-AI4 Versions-Update von V 1.02 auf V 1.03

JX3-AI4 Versions-Update von V 1.02 auf V 1.03 JX3-AI4 Versions-Update von V 1.02 auf V 1.03 Version 1.01 Juni 2009 / Printed in Germany Vorspann Version 1.01 Die Firma Jetter AG behält sich das Recht vor, Änderungen an Ihren Produkten vorzunehmen,

Mehr

MIDI-Module & Sonstige Module

MIDI-Module & Sonstige Module & Sonstige Module Midi Merger Midi Merger4 / 8 / 16 Key Splitter Die Oberfläche des Moduls Key Splitter Sequencer Remote Die Oberfläche Schublade Command Assignment MIDI Monitor MIDI Filter MTCtoCLK Sonstige

Mehr

DEUTSCHE BUNDESBANK Seite 1 Z 10-8. Prüfzifferberechnungsmethoden zur Prüfung von Kontonummern auf ihre Richtigkeit (Stand: September 2015)

DEUTSCHE BUNDESBANK Seite 1 Z 10-8. Prüfzifferberechnungsmethoden zur Prüfung von Kontonummern auf ihre Richtigkeit (Stand: September 2015) DEUTSCHE BUNDESBANK Seite 1 Z 10-8 Prüfzifferberechnungsmethoden zur Prüfung von Kontonummern auf ihre Richtigkeit (Stand: September 2015) 00 Modulus 10, Gewichtung 2, 1, 2, 1, 2, 1, 2, 1, 2 Die Stellen

Mehr

D.1 Vorbereitung. Teil D Analog-Digital-Wandler 1

D.1 Vorbereitung. Teil D Analog-Digital-Wandler 1 D.1 Vorbereitung So wird der Analog-Digital-Wandler des Mikrocontrollers ATmega328P initialisiert: ADMUX = _BV(REFS0); ADCSRA = _BV(ADEN) _BV(ADPS2) _BV(ADPS1) _BV(ADPS0); Der Analog-Digital-Wandler ist

Mehr

Datenblatt GIOD.1 Ein-Ausgabe Modul mit CAN-Bus. ERP-Nr.: 5204183. www.guentner.de. Datenblatt GIOD.1 V_3.0

Datenblatt GIOD.1 Ein-Ausgabe Modul mit CAN-Bus. ERP-Nr.: 5204183. www.guentner.de. Datenblatt GIOD.1 V_3.0 Datenblatt GIOD.1 Ein-Ausgabe Modul mit CAN-Bus ERP-Nr.: 5204183 www.guentner.de Seite 2 / 10 Inhaltsverzeichnis 1 GIOD.1... 3 1.1 Funktionsbeschreibung... 3 1.2 Anschlüsse...5 1.3 Elektrische Eigenschaften...

Mehr

Programmiersprachen Einführung in C. Unser erstes C-Programm. Unser erstes C-Programm. Unser erstes C-Programm. Unser erstes C-Programm

Programmiersprachen Einführung in C. Unser erstes C-Programm. Unser erstes C-Programm. Unser erstes C-Programm. Unser erstes C-Programm Programmiersprachen Einführung in C Teil 2: Prof. Dr. int main (int argc, char *argv[]) int sum = 0; for (i = 0; i

Mehr

Laborübung 4. Zustandsautomaten (Finite State Machines)

Laborübung 4. Zustandsautomaten (Finite State Machines) Laborübung 4 Zustandsautomaten (Finite State Machines) Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Maschines; FSMs) eine wesentliche Grundlage. Mit

Mehr

Problem: Keine Integers in JavaCard. ToDo: Rechnen mit Bytes und Shorts

Problem: Keine Integers in JavaCard. ToDo: Rechnen mit Bytes und Shorts Kapitel 6: Arithmetik in JavaCard Problem: Keine Integers in JavaCard ToDo: Rechnen mit Bytes und Shorts Java SmartCards, Kap. 6 (1/20) Hex-Notation 1 Byte = 8 Bit, b 7 b 6 b 5 b 4 b 3 b 2 b 1 b 0 0101

Mehr

Untersuchungen zur Verbesserung der Auflösung am TTF2 Strahllage-Meßsystem : Knopf-Monitor u. BPM-Elektronik Typ A

Untersuchungen zur Verbesserung der Auflösung am TTF2 Strahllage-Meßsystem : Knopf-Monitor u. BPM-Elektronik Typ A Untersuchungen zur Verbesserung der Auflösung am TTF2 Strahllage-Meßsystem : Knopf-Monitor u. BPM-Elektronik Typ A 1. Ausgangssituation Jorgen Lund-Nielsen, Wolfgang Riesch DESY, Standort Zeuthen, 18.08.2005

Mehr

Verwendung des EASY Mode mit Demo FB für SIMATIC Step7

Verwendung des EASY Mode mit Demo FB für SIMATIC Step7 Produkt: OIT...-F113-B12-CB. Autor: Ralf Rössling / Jürgen Warkus Dokumentversion: 1.1 Datum: 05.09.2012 Verwendung des EASY Mode mit Demo FB für SIMATIC Step7 Um den EASY Mode am OIT System zu nutzen

Mehr

Konfiguration der Messkanäle. Konfiguration der Zeitachse. Abb. 3: Konfigurationsmenü des Sensoreingangs A. Abb. 4: Messparameter Konfigurationsmenü

Konfiguration der Messkanäle. Konfiguration der Zeitachse. Abb. 3: Konfigurationsmenü des Sensoreingangs A. Abb. 4: Messparameter Konfigurationsmenü Anleitung zum Programm CASSY Lab für den Versuch E12 Starten Sie das Programm CASSY Lab durch Doppelklick auf das Icon auf dem Windows- Desktop. Es erscheint ein Fenster mit Lizensierungsinformationen,

Mehr

VERTEX FPGA, ADC Control Board

VERTEX FPGA, ADC Control Board VERTEX FPGA, ADC Control Board Forschungszentrum Jülich GmbH Zentralinstitut für Elektronik Werkzeuge, Methoden und Infrastruktur Experiment- und Detektorsysteme Experimentsoftware Version 1.3 18.05.2006

Mehr

Restschmutzanalyse Residual Dirt Analysis

Restschmutzanalyse Residual Dirt Analysis Q-App: Restschmutzanalyse Residual Dirt Analysis Differenzwägeapplikation, mit individueller Proben ID Differential weighing application with individual Sample ID Beschreibung Gravimetrische Bestimmung

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

Der Anschluss an einen Computer

Der Anschluss an einen Computer Firmware version: 2.1 GUI version: 2.1 Board version: siehe Abbildung Der Anschluss an einen Computer Man verbindet das Controllerboard mit dem PC mit einem USB-Kabel und natürlich den Sensor mit dem entsprechenden

Mehr

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:...

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:... Universität Hamburg, Fachbereich Informatik Arbeitsbereich Technische Aspekte Multimodaler Systeme Praktikum der Technischen Informatik T1 2 Flipflops Name:... Bogen erfolgreich bearbeitet:... Versuch

Mehr

ishrt CommDTM Benutzerhandbuch UNIFIED FIELD COMMUNICATION

ishrt CommDTM Benutzerhandbuch UNIFIED FIELD COMMUNICATION Benutzerhandbuch UNIFIED FIELD COMMUNICATION Inhalt 1 Installation der Software...3 2 Kommunikations-DTM ishrt CommDTM...4 3 Konfiguration ishrt Comm DTM offline...5 3.1 Treiberkonfiguration...5 3.2 Kanalkonfiguration...6

Mehr

SCAN OPERATOR 12. Bedienungsanleitung. Ab Version 1.0. email: service@glp.de Internet: http://www.glp.de

SCAN OPERATOR 12. Bedienungsanleitung. Ab Version 1.0. email: service@glp.de Internet: http://www.glp.de Bedienungsanleitung Ab Version 1.0 email: service@glp.de Internet: http://www.glp.de 2 (V2.0) GLP German Light Production Inhalt 1 Übersicht...5 1.1 Frontansicht...5 1.2 Rückansicht...7 2 Bedienung...7

Mehr

Booster 10'604 Ethernet & D-Point Setup Program

Booster 10'604 Ethernet & D-Point Setup Program Booster 10'604 Ethernet & D-Point Setup Program Document version V01.04 (31/01/06) Alle hiernach beschriebenen Funktionen können jederzeit und ohne vorherige Ankündigung geändert oder gelöscht werden um

Mehr

Bedienungsanleitung PC-Konfigurationssoftware des ID Inclinometers

Bedienungsanleitung PC-Konfigurationssoftware des ID Inclinometers Bedienungsanleitung PC-Konfigurationssoftware des ID Inclinometers 1. Installation und Programmstart Die Verbindung zum Inclinometer funktioniert nicht unter Windows XP, 2000. 1.1 Installation Zur Installation

Mehr

BioAdmin v3 Software Manual

BioAdmin v3 Software Manual BioAdmin v3 Software Manual Version Okt. 06 Revision 1.1 Deutsche Kurzfassung Systemanforderungen Die BioAdmin Software benötigt einen PC mit Microsoft Windows 2K/XP-SP2 als Betriebssystem und eine RS-232

Mehr

Bedienungsanleitung. AMBILL smart link InstallTool Parametrier Software

Bedienungsanleitung. AMBILL smart link InstallTool Parametrier Software Bedienungsanleitung AMBILL smart link InstallTool Parametrier Software VD 9-786 d 03.2011 1 Allgemein Dieses Dokument beschreibt die Parametrierung des AMBILL smart link's mit dem AMBILL smart link InstallTool.

Mehr

Kommunikation HOST TMC420 Controller

Kommunikation HOST TMC420 Controller Kommunikation HOST TMC420 Controller Sofern möglich, sollte zusätzlich neben der seriellen Kommunikation (RS232 bzw. RS485) ein Signalaustausch tels digitaler E/A erfolgen (24 VDC). Dieses ermöglicht eine

Mehr

CdsComXL. Excel add-in für Bearbeitung und Auswertung der CDS-daten. ComXL-020/D, 0102. Spur 9 014.700. Spur 7 014.680. Spur 5 014.660. Spur 3 014.

CdsComXL. Excel add-in für Bearbeitung und Auswertung der CDS-daten. ComXL-020/D, 0102. Spur 9 014.700. Spur 7 014.680. Spur 5 014.660. Spur 3 014. Excel add-in für Bearbeitung und Auswertung der CDS-daten CdsComXL 100 50 0 Spur 9 014.700 Spur 7 014.680 014.660 014.640 Spur 3 Spur 5 014.620 Spur 1 014.600 ComXL-020/D, 0102 Inhaltsverzeichnis 1. Installation----------------------------------------------------------------------------------------------------

Mehr

PBI200. ProfiBus Gateway PBI200. Handbuch Version 2.2k WÖHWA WAAGENBAU. Wöhwa Waagenbau GmbH

PBI200. ProfiBus Gateway PBI200. Handbuch Version 2.2k WÖHWA WAAGENBAU. Wöhwa Waagenbau GmbH PBI200 ProfiBus Gateway PBI200 Handbuch Version 2.2k WÖHWA WAAGENBAU Wöhwa Waagenbau GmbH 74629 Pfedelbach Öhringer Straße 6 Tel. (07941) 9131-0 Fax (07941) 9131-19 07.08.2007 Alle Rechte vorbehalten.

Mehr

Betriebsanleitung Universal Data Manager Modbus-Slave

Betriebsanleitung Universal Data Manager Modbus-Slave Betriebsanleitung Universal Data Manager Modbus-Slave Modbus Verbindung über TCP oder RS485 LINAX A315 LINAX A315 Modbus Verbindung Bd Camille Bauer Metrawatt AG Aargauerstrasse 7 CH-5610 Wohlen/Schweiz

Mehr

Empfindlichkeit und Rauschmaß eines DVB T Sticks

Empfindlichkeit und Rauschmaß eines DVB T Sticks Empfindlichkeit und Rauschmaß eines DVB T Sticks Messung kritischer Spezifikationen eines Salcar Stick DVB T RTL 2832U&R820T SDR Salcar Stick, oder ähnlich Blockschaltbild des R820T Tuners Aufbau für Empfindlichkeitsmessung:

Mehr

AN025. Application Note 025 zu MODULAR-4 (ML3 und ML5) Messen der CPU-Auslastung im Echtzeitbetrieb

AN025. Application Note 025 zu MODULAR-4 (ML3 und ML5) Messen der CPU-Auslastung im Echtzeitbetrieb AN025 Application Note 025 zu MODULAR-4 (ML3 und ML5) Messen der Autor: HB AN025.DOC (6 Seiten) 1. Definition Im folgenden wie auch in allen anderen Sorcus Schriften werden folgende Kurzbezeichnungen verwendet:

Mehr

Künstliches binäres Neuron

Künstliches binäres Neuron Künstliches binäres Neuron G.Döben-Henisch Fachbereich Informatik und Ingenieurwissenschaften FH Frankfurt am Main University of Applied Sciences D-60318 Frankfurt am Main Germany Email: doeben at fb2.fh-frankfurt.de

Mehr

Parallel-IO. Ports am ATmega128

Parallel-IO. Ports am ATmega128 Parallel-IO Ansteuerung Miniprojekt Lauflicht Ports am ATmega128 PortE (PE7...PE0) alternativ, z.b. USART0 (RS232) 1 Pin von PortC Port C (PC7...PC0) 1 Parallel-IO-Port "Sammelsurium" verschiedener Speicher

Mehr

Spezifikationen und Voraussetzung

Spezifikationen und Voraussetzung Projekt IGH DataExpert Paynet Adapter Spezifikationen Voraussetzungen Datum : 21.07.08 Version : 1.0.0.2 21.07.2008 Seite 1 von 7 Inhaltsverzeichnis 1 Einleitung... 3 2 Architektur... 3 2.1 Grundsätze

Mehr

Bedienungsanleitung DD 55 IS. Displaydecoder mit InterBus-S

Bedienungsanleitung DD 55 IS. Displaydecoder mit InterBus-S Bedienungsanleitung DD 55 IS Displaydecoder mit InterBus-S 15/05/13 dd55is DE_1.doc Los \API 1/10 Inhalt 1 Einleitung... 3 2 Anschlußbelegung... 3 3 Prozeßdatenkanal... 3 4 Eingangsdatenwort... 3 5 Statusbits...

Mehr

Boundary Scan Days 2009

Boundary Scan Days 2009 Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia

Mehr

DMA Profibus Anleitung

DMA Profibus Anleitung DMA Profibus Anleitung Revisionen Revision Datum Beschreibung Vorläufig 10.08.2006 Erster Ausdruck Vorläufig 14.08.2006 Slave Adresse SDR, Bytecount CNT hinzugefügt Neue Write, Read, Antwort Telegram Definition

Mehr

Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O)

Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O) Fachhochschule Merseburg FB Informatik und Angewandte Naturwissenschaften Praktikum Messtechnik Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O) Agilent

Mehr

A20_PCI. ARCNET Controller Karte für PCI Bus. Gerätebeschreibung. 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2

A20_PCI. ARCNET Controller Karte für PCI Bus. Gerätebeschreibung. 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2 A20_PCI ARCNET Controller Karte für PCI Bus Gerätebeschreibung 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2 Angaben zur Version Dokument-Nr. Beschreibung Datum TK-04-037-F-1.0 Ausgabe 1 17.04.2001 TK-04-037-F-1.1

Mehr

BESTIMMUNG DES WECHSELSTROMWIDERSTANDES IN EINEM STROMKREIS MIT IN- DUKTIVEM UND KAPAZITIVEM WIDERSTAND.

BESTIMMUNG DES WECHSELSTROMWIDERSTANDES IN EINEM STROMKREIS MIT IN- DUKTIVEM UND KAPAZITIVEM WIDERSTAND. Elektrizitätslehre Gleich- und Wechselstrom Wechselstromwiderstände BESTIMMUNG DES WECHSELSTROMWIDERSTANDES IN EINEM STROMKREIS MIT IN- DUKTIVEM UND KAPAZITIVEM WIDERSTAND. Bestimmung des Wechselstromwiderstandes

Mehr

7-Segment Spannung/Strom-Messmodul

7-Segment Spannung/Strom-Messmodul 7-Segment Spannung/Strom-Messmodul Stand: 08.02.2013 Inhalt: Seite 1: Titelblatt Seite 2: Artikel zur Schaltung Seite 4: Schaltplan Seite 5: Bestückungsliste Seite 6: Bestellliste (Fa. Reichelt) Seite

Mehr

easyident Türöffner easyident Türöffner Art. Nr. FS-0007 FS Fertigungsservice

easyident Türöffner easyident Türöffner Art. Nr. FS-0007 FS Fertigungsservice easyident Türöffner Art. Nr. FS-0007 Wir freuen uns, das sie sich für unser Produkt easyident Türöffner, mit Transponder Technologie entschieden haben. Easyident Türöffner ist für Unterputzmontage in 55mm

Mehr

DTMF Sender. Es können 252 Zeichen maximal am Stück übertragen werden; die Länge des Strings wird mit einem Byte übertragen.

DTMF Sender. Es können 252 Zeichen maximal am Stück übertragen werden; die Länge des Strings wird mit einem Byte übertragen. DTMF Sender Author DK1RI, Version V02.1, 20160104 This project can be found in https://www.github.com/dk1ri Einleitung Dieses Interface ist eine Vorlage für ein Interface, das ein Gerät, das sich mit DTMF

Mehr

Der Avalanche-Generator. Funktionsprinzip und Versuche

Der Avalanche-Generator. Funktionsprinzip und Versuche Der Avalanche-Generator Funktionsprinzip und Versuche ACHTUNG: In der hier beschrieben Schaltung treten Spannungen über 50V auf!!! 1(7) Das Avalanche-Prinzip Der Avalanche-Effekt ( avalanche = Lawine )

Mehr

7V: Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digitalspeicher-Oszilloskop Agilent VEE - Direct I/O (SCPI)

7V: Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digitalspeicher-Oszilloskop Agilent VEE - Direct I/O (SCPI) Hochschule Merseburg (FH) FB INW Praktikum Virtuelle Instrumentierung 7V: Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digitalspeicher-Oszilloskop Agilent VEE - Direct I/O (SCPI) Agilent Digital

Mehr

MATLAB driver for Spectrum boards

MATLAB driver for Spectrum boards MATLAB driver for Spectrum boards User Manual deutsch/english SPECTRUM SYSTEMENTWICKLUNG MICROELECTRONIC GMBH AHRENSFELDER WEG 13-17 22927 GROSSHANSDORF GERMANY TEL.: +49 (0)4102-6956-0 FAX: +49 (0)4102-6956-66

Mehr

High Performance Datenerfassung Tests am Beispiel WEGA

High Performance Datenerfassung Tests am Beispiel WEGA High Performance Datenerfassung am Beispiel WEGA Langmuir 5. Mai 2010 High Performance Datenerfassung am Beispiel WEGA Hardware Timing Netzwerk Hardware zwei identische Systeme bestehend aus Controller

Mehr

Allgemein. Einrichtung. PHOENIX Tool WinUser2PHOENIXUser. Version: 3.5.2 Stand: 2013-04-16

Allgemein. Einrichtung. PHOENIX Tool WinUser2PHOENIXUser. Version: 3.5.2 Stand: 2013-04-16 PHOENIX Tool WinUser2PHOENIXUser Version: 3.5.2 Stand: 2013-04-16 Allgemein Das Tool ermöglicht es, Benutzerinformationen aus dem Windows Active Directory (AD) in den PHOENIX zu importieren. Dabei können

Mehr

Technical Note 0201 Gateway

Technical Note 0201 Gateway Technical Note 0201 Gateway WDGA Drehgeber mit CANopen an Profibus DP - 1 - Inhaltsverzeichnis 1 Allgemeines... 3 1.1 Information... 3 1.2 Hinweis... 3 2 Gateway konfigurieren... 4 2.1 Kommunikationseinstellungen...

Mehr

Signal Processing LWL-Sender/Empfänger mit Outdoor-Box für die störsichere Übertragung von Rechtecksignalen

Signal Processing LWL-Sender/Empfänger mit Outdoor-Box für die störsichere Übertragung von Rechtecksignalen LWL-Sender/Empfänger mit Outdoor-Box für die störsichere Übertragung von Rechtecksignalen LWL Sender/Empfänger mit Outdoor-Box Merkmale LWL-SBR, Übertragungsweiten bis zu 1500 m Wandlung üblicher Rechtecksignale

Mehr

Kennenlernen der Laborgeräte und des Experimentier-Boards

Kennenlernen der Laborgeräte und des Experimentier-Boards Kennenlernen der Laborgeräte und des Experimentier-Boards 1 Zielstellung des Versuches In diesem Praktikumsversuch werden Sie mit den eingesetzten Laborgeräten vertraut gemacht. Es werden verschiedene

Mehr

für POSIDRIVE FDS 4000

für POSIDRIVE FDS 4000 AS-Interface Ankopplung für Frequenzumrichter POSIDRIVE FDS 4000 Dokumentation Vor der Inbetriebnahme unbedingt diese Dokumentation, sowie die Montage- und Inbetriebnahmeanleitung für POSIDRIVE FDS 4000

Mehr