ITG FachtaepicIrfc. Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme. vde-verlag gmbh Berlin Offenbach

Transkript

1 ITG FachtaepicIrfc Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme Vorträge der am 23. und24. ITG-Fachtagung November 1992 in Darmstadt Wissenschaftliche Tagungsleitung: Prof. Dr. Manfred Glesner Technische Hochschule Darmstadt Veranstalten Informationstechnische Gesellschaftim VDE(ITG) VDE/VD/-Gesellschaft Mikroelektronik (GME) Gesellschaft für Informatik e. V. (Gl) wmmm«vde-verlag gmbh Berlin Offenbach

2 Inhalt Allgemeines Tagungsort, Sponsoren 7 Vorwort Prof. Dr. Manfred Glesner - TH Darmstadt 9 Sitzung 1 Systementwurf Zuweisung von globalen Speicherelementen für VHDL-Spezifikationen Multi-Prozess- J. Müller, H. Krämer, - FZI Karlsruhe 13 A Rapid Prototyping Approach to Requirements Validation of Application Specific Embedded Controllers H.-J. Herpel, M. Glesner - TH Darmstadt 23 Verwendung einer Prozeß-Algebra in einem Entwurfskonzept: Fallstudie der Synthese eines Controllers C. Grobe, W.-D. Tiedemann - Universität Passau 35 Sitzung 2 - Innovative Architekturen The Multi-Match-PLA a novel associative programmable arraystructure and its application in controller-synthesis J. Kottsieper, K. Waldschmidt - J.W. Goethe-Universität Frankfurt 47 DSP Concept: Ein schneller Simulator für den Entwurf digitaler Video-Signalverarbeitungs ICs R. Geppert, W. Nebel - Philips Semiconductors RHW, Hamburg S. Zschiegner - TU Hamburg-Harburg 55 Architektur eines Coprozessors für die Automatische Spracherkennung A. Hauenstein, K. zur Lage - TU München 65 Applikations-spezifische Speicher in der Bilddatenreduktion: Das Picture Processing RAM P. Schiefer - TU München 75 Sitzung 3 - Erfahrungsberichte Sicherung der Entwurfsqualität: Erfahrungen aus komplexen Designs C. Reventlow - TU Berlin 85

3 Ein spezielles Modellierungsverfahren zur High-Level-Simulation von ASIC-Systemen M. Behrens - PKI Nürnberg G. Hallbauer, H.-J. Nowottne - FhG IIS Dresden 93 Entwurf von GaAs-MESFET-Analogschaltern für Abtastschaltungen S. Feng, J.-Sauerer, R. Hagelauer, D. Seitzer - FhG Erlangen 103 Sitzung 4 Synthese Optimierung und Resynthese komplexer Datenpfade H. Eveking, S. Höreth - J.W. Goethe-Universität Frankfurt 115 Schnelle Logiksynthese für FPGAs mit Optimierung des Zeitverhaltens M. Hermann, U. Schlichtmann - TU München 125 Force Directed Loop Folding P. Pöchmüller, M. Glesner - TH Darmstadt 135 Synthese von Registerschaltungen für den Datentransfer mit systolischen Arrays M. Schönfeld, M. Schwiegershausen, P. Pirsch - Universität Hannover 147 Sitzung 5 Test Hierarchische Fehlersimulation in kombinatorischen Schaltungen H.C. Wittmann, B.H. Seiss - TU München 159 Fehlerparallelisierung bei der automatischen Testmustergenerierung für sequentielle Schaltungen P.A. Krauss - TU München 167 Berechnung von Signalwahrscheinlichkeiten in sequentiellen Schaltungen B. Eschermann - Universität GH Siegen H. Kollnig - Universität Karlsruhe 175 Sitzung 6 - Verifikation und Physikalischer Entwurf Erweiterte Schaltkreisanalyse mit Worst-Case-Abständen H.E. Grab, C.U. Wieser - TU München 187 Symbolische Verifikation von mit CALLAS Synthetisierten Sequentiellen Schaltungen T. Filkorn, M. Payer, P. Warkentin - Siemens AG 197 Ein iteratives Verfahren zum Plazieren von Standardzellen mit Hilfe von Flußalgorithmen K. Doli - TU München 207

4 Layout Algorithmen für den Entwurf Transparenter Standardzellen A.T. Teby, P.V. Kraus, 0. Anton, D.A. Mlynski - Universität Karlsruhe 217 Sitzung 7 - Neuronale Netze und Fuzzy Logik Architekturkonzept eines Fuzzy-Risc-Prozessors mit optimiertem Speicherbedarf A.P. Ungering, P. Roer, H. Surmann, D. Daszkiewicz, K. Goser - Univ. Dortmund 229 A Fuzzy-Neural Architecture with a New Method for Rule Extraction S.K. Halgamuge, M. Glesner - TH Darmstadt 239 Plakatbeiträge HAMS - ein neuronal motivierter Interpolationsspeicher in parallel arbeitender Hardware W.S. Mischo - TH Darmstadt 249 Neuartige Prallel-Architekturen des 8x8 DCT für die Echtzeit- Transformation von HDTV-Signalen S. Wolter, M. Heine, M. Riege, R. Laur - Universität Bremen 251 Ein Ansatz zur automatisierten Synthese analoger Systemkomponenten J. Kampe - TU Ilmenau 253 Eine integrierte Umgebung für die frühen Phasen des Entwurfs komplexer Steuerungs- und Regelungssysteme J. Bortolazzi, J. Ernst, Y. Tanurhan, K. Müller-Glaser - Univ. Erlangen Nürnberg 255 Die Anbindung eines Standardzell-Entwurfssystems an MIMOLA N. Hendrich - Universität Hamburg 257 On-line Bildfilterung mit künstlichen neuronalen Netzen B. Michaelis, G. Krell - TU Otto von Guericke, Magdeburg 259 Ein Chip zur automatischen Meßwertkorrektur bei intelligenten Sensoren W. Rülling, P. Leber - FH Furtwangen 261 Hardware-Entwurf mit SDL W. Glunz - Siemens AG T. Kruse, D. Monjau - TU Chemnitz/Siemens AG 263 Methodik und Werkzeuge für den Entwurf komplexer heterogener Systeme K. Buchenrieder - Siemens AG S. Kahlert, D. Monjau - TU Chemnitz/Siemens AG 265 Ein softwareorientierter Ansatz zum Hardware/Software Co-Entwurf J. Henkel, R. Ernst - TU Braunschweig 267

5 Ein Ersatzschaltbild-Modell für N-Leiter-Systeme A. Simsek, A. Eder - TU Berlin 269 Schaltungstechniken und Architekturen für die parallele Signalverarbeitung in BiCMOS-Technik W. Eßer, K. Schroth, G. Zimmer - FhG IMS Dresden B. Hosticka - FhG IMS Duisburg 271 Die formale Validierung einer 'Bausteintafel' delay-insensitiver Grundelemente T. Reinhardt, M. Mendler - Universität Erlangen T. Stroup - University of Edinburgh 273 Synthesis for Testability durch Synthesesteuerung C. Nagel - Universität GH Paderborn 275