Wandel auf alien Ebenen - Elektronik erfolgreich entwickeln, produzieren und vertreiben

Transkript

1 Wandel auf alien Ebenen - Elektronik erfolgreich entwickeln, produzieren und vertreiben Konferenzband zur 11. FED-Konferenz,,Elektronik-Design - Leiterplatten - Baugruppen 2003"

2 Inhaltsverzeichnis Workshops Workshop 2: Forderprograme fur KMU: Schnelle Wege zu neuen Produkten und Technologien 9 Harald Egner, Fraunhofer TEG Workshop 3: IPC-2152: Neue Richtwerte fiir die Strombelastbarkeit von Leiterziigen in Leiterplatten 10 Dr. Johannes Adam, Flomerics Ltd., Deutschland Workshop 4: Das Equipment zur erfolgreichen Durchfiihrung bleifreier Lotprozesse. Wie konnen vorhandene Anlagen modifiziert werden? Teil 1 34 Dr. Hans Bell, rehm Anlagenbau, Deutschland Teil 2: Wellenloten, Reflektivloten, Reflowloten 45 Rudiger Martini, Herbert Streckfuss GmbH Teil 3: Lotsysteme in der bleifreien Elektronikfertigung 52 Dipl.-lng. (FH) Jurgen Friedrich, Ersa GmbH Teil 4 68 Rolf L. Diehm, Seho Workshop 5: Wie werden flexible Leiterplatten anwendungs- und fertigungsgerecht konstruiert? 69 Horst Kober, Freudenberg Forschungsdienste KG, Deutschland Workshop 6: Risikofaktor Lotstoppmaske: Einfluss von Material, Design und Fertigungsablauf auf die Leiterplatten- und Baugruppenqualitat Teil 1: Risikofaktor Lotstoppmaske in der Leiterplattenfertigung 74 Wolfgang Martin, Greule GmbH, Gedruckte Schaltungen, Engelsbrand Teil 2: Anwendererfahrungen 82 Herbert Schaaf, Alcatel SEL, Stuttgart Teil 3 88 Oliver Lehmann, VOGT electronic FUBA GmbH, Deutschland Workshop 7: Einfiihrung in das IPC-Richtlinienwerk 97 Dr. Hartmut Poschmann, FED, Berlin Workshop 8: Erfahrungen im Wellenloten mit der moglichen bleifreien Standardlot- Variante SnCuNi Teil 1: Erfahrungen mit SnCuNi 98 Werner Fink, E.G.O. Control Systems Teil 2: Erfahrungsbericht bleifreies Loten - Wellenloten mit SnCuNi 104 Hubert Ebert, JUMO GmbH & Co. KG, Fulda Fachverband Elektronik-Design (FED) 2003

3 Teil 3: Die Praxis mit dem System SN100C (SnCuNi) beim HAL, Reflow, Welle und Rework 122 Thomas Kolossa, Balver Zinn Teil Ulrich Niklas, Zollner Elektronik AG Workshop 9: Elektronische Baugruppen fur Einsatztemperaturen bis 200 C (Laminate, Design, Packaging, Prufungen) 132 Wolfgang Kempe, Daimler Chrysler Workshop 10: Optische Inspektion, AOI und Rontgen - Teststrategische Gesichtspunkte fur Baugruppen Teil Steffen Koppenhofer, Robert Bosch Elektronik GmbH, Salzgitter Teil Ortwin Torke, Unternehmensgruppe Zollner Teil Dr. Thomas Ahrens, Fraunhofer ISIT Workshop 11: Integrierte Prozesskontrolle in KMU mit PI aus IPC-A-610C 145 Rainer Taube, Taube Electronic Workshop 12: Packungsdichte erhohen durch kundenspezifisches IC-Packaging. Ablauf von der Entwicklung bis zur Montage der Baugruppe 146 Joachim Krause und Torsten Schmidt, ZAVT GmbH, Lippstadt Plenum Treiber und Getriebene - Wege aus Defensive 161 Jorg Glaser-Gallion, MP Management Partner Rating, Audit und Assessments sinnvoll in die Unternehmensfiihrung Einbinden 171 Dipl.-lng., Dipl.-Betriebsok. Harry Kuckelkom, Ihlemann AG, Braunschweig Neue Technologien fur Verdrahtungstrager von Morgen 185 Prof. Dr. Klaus-Jurgen Wolter und Dr.-lng. Markus Detert, TU Dresden Vortrage Management Der Markt fur Contract Electronic Manufacturing 213 Carsten Franke, Vogt electronic Letron GmbH, Deutschland Rating - Mittelstand ohne Mittel 225 Harald Engels, IBF - Institut fur Betriebsfuhrung AG Mitarbeitermotivation und -zufriedenheit bei einem EMS-Provider 226 Manfred Tillmann, Schlafhorst Electronics GmbH, Monchengladbach Fachverband Elektronik-Design (FED) 2003

4 Outsourcing: Chance Oder Risiko? 234 Wilfried Hofrichter, INNOVAND Consulting GmbH, Winsen-Luhe Vortrage Design Die Zukunft der EDA-lndustrie 239 Dirk Muller, Pro Design Electronic + CAD-Layout GmbH Pluggen von Leiterplatten: Der Weg aus der Platz-Misere? Prozesse, Moglichkeiten und Strategien fiir komplexere Baugruppen 247 Arnold Wiemers (ILFA Feinstleitertechnik) und Kurt Schrader (ILFA GmbH) Die Weiterentwicklung des PCB-Design-Tool-Bereiches 261 Klaus Pontius, Altium High Speed Design: Signalintegritats- und EMC-Analyse auf der Leiterplatte 262 Bernd Menzel, Mentor Graphics, Deutschland GmbH Abstrahlung leicht gemacht 280 Masoud Raeisi (Zuken EMC Technology Center) Logische Verkabelung elektronischer Komponenten im Fokus fertigungsorientierter Dokumentation 281 Ulrich Prottung, CIM-Team GmbH, Ulm Designregeln sind kein Dogma: Vieles steht auf dem Priifstand 290 Wilhelm Lobner (AT&S) und Gerhard Groner (PG FEDA/DL Design) Die optimale Schnittstelle zwischen Entwicklung und Produktion - Design for Manufacturing 307 Helmut Hainzl, Tecwings GmbH, Osterreich Vortrage Leiterplatten Mittelstandische Leiterplattenindustrie in Deutschland: Chancen und Risiken 313 Dipl.-Kfm. Arno Leggewie, straschu Leiterplatten GmbH, Deutschland Neue und fortgeschrittene ILC-Auswertesoftware zur Verbesserung der Registration bei der Fertigung komplexer Multilayerleiterplatten 319 Dr. Lothar Weitzel, Elektronik Schopfheim, Wtirth High Performance Multilayer-Basismaterialien fur erhohte elektrische und thermische Anforderungen 327 Walter Bach, Nelco Dielektra Hochwertige Haftvermittler fur Multilayer 338 Jean-Claude Knaff, Atotech Europe Asymetrischer Lagenaufbau bei Multilayern mit Aluminium und Kupfer durch Innovatives Fertigungsverfahren FELAM 357 Norbert Krutt, FELA Leiterplattentechnik GmbH, Schwenningen Fachverband Elektronik-Design (FED) 2003

5 Mikro-Flex-Substrate: Neue Entwicklungen zur Herstellung feinster Leiterstrukturen 366 Dr. Jiirgen Gunther, Freudenberg Forschungsdienste KG, Weinheim Technologietrends bei der Durchkontaktierung neuer Basismaterialien 373 Tom Thieme, Atotech Deutschland GmbH Leiterplattenoberflachen fiir die bleifreie Zeit 384 Lothar Oberender und Dr. Christof Lehnberger, Andus Electronic GmbH, Berlin Beschichtungsmaterialien fiir Leiterplatten aus okologischer Sicht 394 Dr. Manfred Suppa, Lackwerke Peters GmbH + Co KG, Kempen Vortrage Baugruppen Erdriickt uns die wachsende Packiging-Vielfalt? Wohin fiihrt der Weg? 402 Joachim Krause, ZAVT, Lippstadt Montagetechnik mittelformatiger High Density Interconnection-Baugruppen 428 Michael Jeremias, EADS Deutschland Strategien zum Aufbau eines ROHs-konformen Bauelementestamms 457 Dr. Ralph Moles, Bosch Siemens Hausgeratewerk Design, Aufbau und Qualifikation von Advanced Packaging 472 Wolfgang Binder, Binder Elektronik und Matthias Geiger, Dipl.-lng., FH E-CTI: Electronic Container Transport & Integration 488 Hoyte Swager, Neways Electronics International, Niederlande Wie beeinflussen Design und Fertigung der Laderschablonen die Baugruppenqualitat? 490 Dipl.-Phys. Johannes Neutzling, Rostock Leiterplatten GmbH + Co.KG, Rostock Bleifreie Lottechnologie unter Zuverlassigkeitsaspekten 500 Dr. Pascal J.T.L. Obemdorff, Philipps Zuverlassigkeit elektronischer Baugruppen 513 Prof. Dr. Michael Kaloudis, Steinbeis-Transferzentrum fur Werkstoff- und Verbindungstechnik Einfluss von unterschiedlichen Basismaterialien auf die Zuverlassigkeit von Lotverbindungen bei thermischer Beanspruchung 517 Roland Menzel, Du Pont de Nemours (Deutschland) GmbH, Bad Homburg Vortrage Embedded Components Embedded Components - ein weiterer Weg zur Baugruppenminiaturisierung 526 Rainer Pludra und Wolfgang Bauer, AT&S 3D-lntegration in der Leistungselektronik: Integrierte Bauelemente - Materialien und Herstellung, Teil 1: Materialien 537 Eike Langkabel, Isola AG, Germany Fachverband Elektronik-Design (FED)

6 3D-lntegration in der Leistungselektronik: Integrierte Bauelemente - Materialien und Herstellung, Teil 2: Herstellung der Leiterplatten 548 Jan-Dierk Biisselmann, Straschu Leiterplatten Embedded Discrete Ceramics Passive Components Inside PCBs 553 Gerard Vanrietvelde, DuPont de Nemours, France Design von Multilayern mit Embbeded Passives 566 Bernd Menzel, MENTOR GRAPHICS Deutschland GmbH Abschlussvortrag Fahrplan Bleifrei - Ihr Kursbuch fiir den Dr. Gundolf Reichelt, FED Anhang Hinweise und Informationen zu Normen und Publikationen Fachverband Elektronik-Design (FED) 2003