6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches.

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches."

Transkript

1 A Digitaltechnik 6 Speicherelemente Übersicht n Read-Only Memory ROM Random Access Memory RAM Datenbusse Revision 1.4 Caches Speicher Memory RAM in PCs ROM: read-only memory RAM: random-access memory (besser wäre read and write memory) 30 pin SIMM 72 pin SIMM MicroDIMM 184 pin RAMBus RIMM SRAM: static RAM Zustand bleibt solange Strom anliegt 100 pin DIMM 72 pin 144 pin SDRAM 200 pin DDR 200 pin DDR-2 DRAM: dynamic RAM implementiert mit Kondensatoren Zustand verliert sich ohne regelmässiges Auffrischen (engl. refresh) 168 pin SDRAM DIMM 184 pin DDR DIMM 240 pin DDR-2 DIMM Digitaltechnik Kapitel 6: Speicherelemente 3 Digitaltechnik Kapitel 6: Speicherelemente 4 n Aufbau DATA Speicher RAM/ROM-Chips speichern viele (Milliarden) Bits Diese Bits werden durch n unterschieden Die wird binärcodiert übergeben : Lesen/Schreiben Die Datenleitungen werden sowohl zum Lesen als auch zum Schreiben verwendet RAM/ROM-Chips sind als 2D-Matrix aufgebaut Die wird in Zeilen- und Spaltenadresse aufgeteilt (engl. row und column) Die Binärcodierung wird durch einen in eine unäre Codierung umgewandelt Digitaltechnik Kapitel 6: Speicherelemente 5 Digitaltechnik Kapitel 6: Speicherelemente 6

2 Exkurs: Exkurs: Spezifikation n-bit : Implementierung: dec : {0, 1} n {0, 1} 2n b 1 mit i {0,... 2 n 1}. dec(x) i x = i o 1 1-Bit o 3 o 2 b 0 Beispiel: dec(000) = dec(001) = dec(111) = b 0 o 0 o 1 1-Bit 1-Bit o 0 2-Bit Digitaltechnik Kapitel 6: Speicherelemente 7 Digitaltechnik Kapitel 6: Speicherelemente 8 Exkurs: Read-Only Memory ROM Rekursionsschema: Früher: Diodenmatrizen manuell verdrahtet b n b n 1 b 1 b 0 n-bit o 2 n+1 1 o 2 n+1 2 o 2 n PROM: programmable ROM EPROM: löschbar durch ultraviolettes Licht o 2n 1 n-bit o 2n 2 EEPROM: elektronisch löschbar o 0 n + 1-Bit Flash-EEPROM: USB-Sticks, Digitalkameras, IPODs,... Digitaltechnik Kapitel 6: Speicherelemente 9 Digitaltechnik Kapitel 6: Speicherelemente 10 ROM Modell in Verilog Ad: Rom Modell in Verilog 5 module my rom16x7(input [3:0] address, output [6:0] data); reg [6:0] rom [3:0]; initial begin rom[0]= b ; // aehnliche Zeilen... rom[15]= b ; 10 end assign data=rom[address]; endmodule Eigentlich nur Simulations-Modell, Implementierung des ROMs separat Timing mag interessant sein: assign #5 data =... Einfache kombinatorische Logik lässt sich als ROM implementieren EPROM/Flash: Programmierung durch Anlegen hoher Spannung (z.b. -12 V) Programmierbarkeit wird normalerweise nicht modelliert Digitaltechnik Kapitel 6: Speicherelemente 11 Digitaltechnik Kapitel 6: Speicherelemente 12

3 SRAM Zelle mit zwei Invertern SRAM Zelle in CMOS Line Line VDD Schreib- und lesbar Line wählt Zelle aus Zustand wird von den gekoppelten Invertern (Latch) gehalten Auslesen durch Vergleich von und GND Digitaltechnik Kapitel 6: Speicherelemente 13 Digitaltechnik Kapitel 6: Speicherelemente 14 DRAM Erinnerung: Kondensatoren DRAM verwendet die Kapazität von Kondensatoren einfacherer und regelmäßigerer Aufbau als SRAM hohe Integrationsdichte, günstige Fertigungskosten Aber: langsamerer Ladung Entladung 1 Ladung % Zeit schnelles aber teures SRAM für Cache Speicher (später) langsames aber billiges DRAM für Hauptspeicher Speichern elektrische Ladung für begrenzte Zeit Digitaltechnik Kapitel 6: Speicherelemente 15 Digitaltechnik Kapitel 6: Speicherelemente 16 DRAM Zelle Datenbusse Line Anbindung mehrerer Spreicherchips: Prozessor GND Bit wird als Kapazität gespeichert und muss ständig aufgefrischt werden Nein: I/O Pins sind teuer! Digitaltechnik Kapitel 6: Speicherelemente 17 Digitaltechnik Kapitel 6: Speicherelemente 18

4 Datenbusse Interface RAM-Chips Ziel: effektive Nutzung der teuren Verbindungsleitungen Idee: Daten- und Adressleitungen teilen! Kontrollsignale: (Chip Select) aktiviert einen bestimmten RAM-Chip (Write Enable) (Output Enable) unaktiviert sind Ausgaben eines RAM-Chips im Tristate (Z) Prozessor Datenleitungen Adressleitungen Steuerleitungen Schreiben durch Setzen von, Lesen durch Setzen von Interface Constraint: und sind nie gleichzeitig gesetzt Digitaltechnik Kapitel 6: Speicherelemente 19 Digitaltechnik Kapitel 6: Speicherelemente 20 Schreibzyklus Lesezyklus Digitaltechnik Kapitel 6: Speicherelemente 21 Digitaltechnik Kapitel 6: Speicherelemente 22 RAM-Modell in Verilog Kaskadierung von RAM-Chips (6 bit wide) (in and out) module my ram16x8(input [3:0] address, inout [7:0] data, input,, ); 5 reg [7:0] ram [3:0]; assign data = (! &&!)? ram[address] : bzzzzzzzz; ) 10 if (! &&!) ram[address] <= data; endmodule } { SRAM 16x8 SRAM 16x8 } { SRAM 16x8 } { SRAM 16x8 } { Achtung: und sind active-low! Digitaltechnik Kapitel 6: Speicherelemente 23 Digitaltechnik Kapitel 6: Speicherelemente 24

5 R AC WAVEFORMS READ CYCLE NO. 1 (1,2) ( Controlled) (CE = = VIL, UB or LB = VIL) 1 Chapter 2 ADDRESS t RC 2 Fast, Asynchronous SRAM DOUT PREVIOUS DATA VALID t OHA t AA DATA VALID t OHA 3 The Spartan-3 Starter Kit board has a megabyte of fast asynchronous SRAM, surfacemounted to the backside of the board. The memory array includes two 256Kx16 ISSI IS61LV25616AL-10T 10 ns SRAM devices, as shown in Figure 2-1. A detailed schematic appears in Figure A-8. Das SRAM auf dem FPGA-Board Das SRAM auf dem FPGA-Board READ1.eps 4 (see (see Table Table 2-3) 2-3) Spartan-3 FPGA CE1 UB1 LB1 (see (see Table 2-4) (see (see Table 2-1) CE2 UB2 LB2 (P7) (T4) (P6) (N5) (R4) (P5) (G3) ISSI 256Kx16 SRAM (10 ns) I/O[15:0] A[17:0] CE UB LB ISSI 256Kx16 SRAM (10 ns) I/O[15:0] A[17:0] CE UB LB IC10 IC11 READ CYCLE NO. 2 (1,3) (K4) Notes: (xx) = FPGA pin number 1. is HIGH for a Read Cycle. UG130_c2_01_ The device is continuously selected., CE, UB, or LB = VIL. Digitaltechnik Kapitel 6: Speicherelemente 3. Figure 2-1: FPGA to SRAM Connections 25 Digitaltechnik is prior Kapitel to or 6: coincident Speicherelemente with CE LOW transition. 26 ADDRESS CE LB, UB DOUT VDD Supply Current tlzce HIGH-Z tlzb taa td tlz tace tba trc trc DATA VALID Lesezyklus des IS61LV25616AL von ISSI tpu 50% thzce tpd toha thz thzb 50% ICC ISB UB_CEDR2.eps Row- und Column--Strobes Spartan-3 Starter Kit Board User Guide 11 UG130 (v1.0.3) October 15, / Schreibzyklus 12 Idee: Leitungen sparen durch stückweise Übertragung der Integrated Silicon Solution, Inc Rev. E 02/14/06 Row Col Beispiel: Zeile und Spalte werden getrennt übertragen : Row Strobe, : Column Strobe Digitaltechnik Kapitel 6: Speicherelemente 27 Digitaltechnik Kapitel 6: Speicherelemente 28 / Lesezyklus RAM-Modell mit / in Verilog module DRAM8MBIT(input [9:0] address, inout [7:0] data, input,,, ); Row Col reg [9:0] row addr; 5 reg [19:0] mem addr; reg [7:0] mem [0:(1<<19) 1]; ) 10 row addr <= address; ) begin mem addr = (row addr<<10) + address; if (==0) 15 mem[mem addr] <= data; end assign data =!? mem[mem addr] : bzzzzzzzz; 20 endmodule Digitaltechnik Kapitel 6: Speicherelemente 29 Digitaltechnik Kapitel 6: Speicherelemente 30

6 Caches Caches Erinnerung: DRAM langsam/billig, SRAM schnell/teuer Idee: SRAM als schnellen Zwischenspeicher (Cache) für DRAM verwenden CPU Cache (SRAM) Speicher (DRAM) Versteckt die Latenz des langsamen DRAMs Oft gute Trefferraten: > 90 % Digitaltechnik Kapitel 6: Speicherelemente 31 Bus-Bursts RAM wird oft sequentiell gelesen Caches sind daher in Zeilen organisiert: aufeinanderfolgende n (z.b. 256 Bytes) Bus-Bursts: effiziente Übertragung einer ganzen Zeile (ggf. mit Interleaving) Digitaltechnik Kapitel 6: Speicherelemente 33 Double Rate (DDR) RAM Digitaltechnik 6GB 1066MHz KapitelDDR3 6: Speicherelemente ECC Reg w/par CL7 DIMM (Kit of 3) DR, x8 w/therm Sen KVR1066D3D8R7SK3/6G Get Price 32 6GB 1333MHz DDR3 ECC Reg w/par CL9 DIMM (Kit of 3) SR, x4 w/therm Sen KVR1333D3S4R9SK3/6G Get Price 6GB 1333MHz DDR3 ECC Reg w/par CL9 DIMM (Kit of 3) DR, x8 w/therm Sen KVR1333D3D8R9SK3/6G Get Price 8GB 1066MHz DDR3 Non-ECC CL7 DIMM (Kit of 2) KVR1066D3N7K2/8G Get Price 8GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 2) DR, x4 w/therm Sen KVR1066D3D4R7SK2/8G Get Price Bus-Bursts 8GB 1066MHz DDR3 ECC Reg w/parity CL7 DIMM Quad Rank, x4 w/therm Sen KVR1066D3Q4R7S/8G Get Price 8GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 2) QR, x8 w/therm Sen KVR1066D3Q8R7SK2/8G Get Price 8GB 1333MHz DDR3 ECC Reg w/par CL9 DIMM (Kit of 2) DR, x4 w/therm Sen KVR1333D3D4R9SK2/8G Get Price 12GB 1066MHz DDR3 Non-ECC CL7 DIMM (Kit of 3) KVR1066D3N7K3/12G Get Price 12GB 1066MHz DDR3 ECC CL7 DIMM (Kit of 3) with Thermal Sensor KVR1066D3E7SK3/12G Get Price 12GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 3) DR, x4 w/therm Sen KVR1066D3D4R7SK3/12G Get Price 12GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 3) QR, x8 w/therm Sen KVR1066D3Q8R7SK3/12G Get Price 12GB 1333MHz DDR3 ECC Reg w/par CL9 DIMM (Kit of 3) DR, x4 w/therm Sen KVR1333D3D4R9SK3/12G Get Price DATA CLK Row Col 16GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 2) QR, x4 w/therm Sen KVR1066D3Q4R7SK2/16G Get Price 24GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 3) QR, x4 w/therm Sen KVR1066D3Q4R7SK3/24G Get Price HyperX DDR 333MHz and 400MHz Description Part Number Price 512MB 333MHz DDR Non-ECC CL2 ( ) DIMM KHX2700/512 Get Price 512MB 400MHz DDR Non-ECC CL2 ( ) DIMM KHX3200A/512 Get Price 1GB 333MHz DDR Non-ECC CL2 ( ) DIMM (Kit of 2) KHX2700K2/1G Get Price 1GB 400MHz DDR Non-ECC CL2.5 ( ) DIMM KHX3200/1G Get Price 1GB 400MHz DDR Non-ECC CL2 ( ) DIMM KHX3200A/1G Get Price 1GB 400MHz DDR Non-ECC CL2 ( ) DIMM (Kit of 2) KHX3200AK2/1G Get Price 2GB 400MHz DDR Non-ECC CL2.5 ( ) DIMM (Kit of 2) KHX3200K2/2G Get Price Latency (CL) D0 D1 D2 D3 2GB 400MHz DDR Non-ECC CL2 ( ) DIMM (Kit of 2) KHX3200AK2/2G Get Price HyperX DDR2 800MHz, 900MHz, 1000MHz, 1066MHz and 1150MHz Description Part Number Price 512MB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM KHX6400D2LL/512 Get Price 512MB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM KHX8500D2/512 Get Price 1GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM KHX6400D2/1G Get Price 1GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM KHX6400D2LL/1G Get Price 1GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM (Kit of 2) KHX6400D2LLK2/1G Get Price 1GB 800MHz DDR2 Non-ECC Low Lat CL4 ( ) DIMM (NVIDIA SLI-Ready) KHX6400D2LLK2/1GN Get Price 1GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM KHX8500D2/1G Get Price 1GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX8500D2K2/1G Get Price 1GB 1066MHz DDR2 CL5 ( ) DIMM (Kit of 2) (NVIDIA SLI-Ready) KHX8500D2K2/1GN Get Price 1GB 1150MHz DDR2 Non-ECC CL5 ( ) DIMM KHX9200D2/1G Get Price 1GB 1200MHz DDR2 Non-ECC CL5 ( ) DIMM KHX9600D2/1G Get Price 2GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM KHX6400D2/2G Get Price Digitaltechnik Kapitel 6: Speicherelemente 34 2GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM KHX6400D2LL/2G Get Price 2GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX6400D2K2/2G Get Price 2GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) Tall HS KHX6400D2T1K2/2G Get Price 2GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM (Kit of 2) KHX6400D2LLK2/2G Get Price 2GB 800MHz DDR2 Non-ECC Low-Lat CL4 ( ) DIMM (NVIDIA SLI-Ready) KHX6400D2LLK2/2GN Get Price Timings 2GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM KHX8500D2/2G Get Price 2GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX8500D2K2/2G Get Price 2GB 1066MHz DDR2 CL5 ( ) DIMM (Kit of 2) (NVIDIA SLI-Ready) KHX8500D2K2/2GN Get Price 2GB 1150MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX9200D2K2/2G Get Price 2GB 1200MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX9600D2K2/2G Get Price 2GB 800MHz DDR2 ECC Low-Latency CL4 ( ) FBDIMM (Kit of 2) KHX6400F2LLK2/2G Get Price 4GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX6400D2K2/4G Get Price Row Col 4GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM (Kit of 2) KHX6400D2LLK2/4G Get Price 4GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX8500D2K2/4G Get Price 4GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) Tall HS KHX8500D2T1K2/4G Get Price 4GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 4) KHX8500D2K4/4G Get Price 8GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM (Kit of 4) KHX6400D2LLK4/8G Get Price HyperX DDR3 1375MHz, 1600MHZ, 1625MHz, 1800MHz, 1866MHz and 2000MHz Description Part Number Price 1GB 1375MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX11000D3LL/1G Get Price 1GB 1600MHz DDR3 Non-ECC CL9 ( ) DIMM KHX12800D3/1G Get Price 1GB 1625MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX13000D3LL/1G Get Price 1GB 1625MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX13000AD3LL/1G Get Price 1GB 1800MHz DDR3 Non-ECC CL8 ( ) DIMM KHX14400D3/1G Get Price DATA CLK D0 D1 D2 D3 1GB 1800MHz DDR3 Non-ECC CL8 ( ) DIMM KHX14400AD3/1G Get Price 2GB 1375MHz DDR3 Non-ECC CL9 (9-9-9) DIMM (Kit of 2) KHX11000D3K2/2G Get Price 2GB 1375MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX11000D3LL/2G Get Price 2GB 1375MHz DDR3 Non-ECC CL7 ( ) DIMM (Kit of 2) KHX11000D3LLK2/2G Get Price 2GB 1375MHz DDR3 Non-ECC CL7 ( ) DIMM (Kit of 2) Intel XMP KHX11000D3LLK2/2GX Get Price Latency (CL) 2GB 1600MHz DDR3 Non-ECC CL9 ( ) DIMM KHX12800D3/2G Get Price 2GB 1600MHz DDR3 Non-ECC CL9 ( ) DIMM (Kit of 2) KHX12800D3K2/2G Get Price 2GB 1625MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX13000D3LL/2G Get Price 2GB 1625MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM (Kit of 2) KHX13000D3LLK2/2G Get Price 2GB 1625MHz DDR3 Low Latency CL8 ( ) DIMM (Kit of 2) NVIDIA SLI KHX13000D3LLK2/2GN Get Price Digitaltechnik Kapitel 6: Speicherelemente 35 Digitaltechnik Kapitel 6: Speicherelemente 36

7 Timings Beispiel: Aktueller Standard: 1. Latency 2. -to- Delay 3. Precharge 4. Act-to-Precharge Delay Digitaltechnik Kapitel 6: Speicherelemente 37

Digitaltechnik. 6 Speicherelemente. Revision 1.4

Digitaltechnik. 6 Speicherelemente. Revision 1.4 Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Speicher (1) zur Realisierung eines Rechnerspeichers benötigt man eine Materie mit physikalischen Eigenschaften, die

Speicher (1) zur Realisierung eines Rechnerspeichers benötigt man eine Materie mit physikalischen Eigenschaften, die Speicher (1) Definition: Speichern ist die kurz- oder langfristige Änderung einer oder mehrerer physikalischer Eigenschaften einer Materie durch ein externes Ereignis. zur Realisierung eines Rechnerspeichers

Mehr

DIE EVOLUTION DES DRAM

DIE EVOLUTION DES DRAM DIE EVOLUTION DES DRAM Gliederung 1. Motivation 2. Aufbau und Funktionsweise 3. SDRAM 4. DDR SDRAM 5. DDR SDRAM Versionen 06.02.2018 Die Evolution des DRAM Folie 2 von 27 1. Motivation Motivation - Immer

Mehr

RO-Tutorien 3 / 6 / 12

RO-Tutorien 3 / 6 / 12 RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1 9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register

Mehr

Rechnerorganisation. 1. Juni 201 KC Posch

Rechnerorganisation. 1. Juni 201 KC Posch .6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus

Mehr

B Hauptspeicher und Cache

B Hauptspeicher und Cache und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:

Mehr

B Hauptspeicher und Cache

B Hauptspeicher und Cache und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher

Mehr

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),

Mehr

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese

Mehr

Ergänzung: RAM und ROM. SS 2012 Grundlagen der Rechnerarchitektur Speicher 72

Ergänzung: RAM und ROM. SS 2012 Grundlagen der Rechnerarchitektur Speicher 72 Ergänzung: RAM und ROM SS 2012 Grundlagen der Rechnerarchitektur Speicher 72 Speichern eines Bits versus viele MB Wir wissen wie wir einzelne Bits speichern können (Erinnerung: Latches, Flip Flops) Mehrere

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).

Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS). 3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche

Mehr

E Hauptspeicher und Cache

E Hauptspeicher und Cache und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:

Mehr

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12 Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1 Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht

Mehr

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Elektrizitätslehre und Elektronik. Halbleiterspeicher 1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

RAM - Random Access Memory

RAM - Random Access Memory RAM - Random Access Memory Random Access Memory (dt. Speicher mit wahlfreiem Zugriff), abgekürzt RAM, ist ein Speicher, der besonders bei Computern als Arbeitsspeicher Verwendung findet. RAMs werden als

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 7. Vorlesung Klaus Kasper Inhalt Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Digitaltechnik 2 2 Digitaltechnik

Mehr

Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :

Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : H. Hauptspeicher H.. Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : Hierarchische Datenspeicherung. - Programmierung, Datenbanken,

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin Vorlesung Technologische Grundlagen der Informationsverarbeitung Speicherung von Daten Dipl.-Ing. Gert Martin Datenspeicherung Prinzipien: Magnetische Speicherung Halbleiterspeicher (Speicher mit elektronischen

Mehr

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Prof. Dr.-Ing. Sorin A. Huss Fachbereich Informatik Integrierte Schaltungen und Systeme SS 2009 Integrierte Schaltungen und Systeme Einführung

Mehr

19. Speicher Überblick Entwicklung: Speicherchips

19. Speicher Überblick Entwicklung: Speicherchips 19. Speicher 19.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche

Mehr

Course DEVICES & CIRCUITS

Course DEVICES & CIRCUITS Course DEVICES & CIRCUITS Chapter: Semiconductor Memories Michael E. Auer Source of figures: Jaeger/Blalock: Microelectronic Circuit Design, McGraw-Hill Course Content Introduction and Milestones in Microelectronics

Mehr

einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten...

einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten... 3 DRAM (10) Vor-/Nachteile von DRAM-Bausteinen: periodischer Refresh erforderlich hohe Zugriffszeit von ca. 60 ns für das erste Datenwort, dank FPM kürzere Zugriffszeit von ca. 30 ns für folgende Datenworte

Mehr

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM Referat von Sonja Trotter Hauptspeicher / Arbeitsspeicher / Speicher / RAM Inhaltsverzeichnis 1. Einleitung 2. Speicher 3. Hauptspeicher 3.1. Arbeitsspeicher 3.1.1. Allgemein 3.1.2. Leistungsmerkmale des

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Rechnernetze und Organisation

Rechnernetze und Organisation Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer

Mehr

Vorlesung: Technische Informatik 3

Vorlesung: Technische Informatik 3 Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235

Mehr

2. Halbleiterspeicher

2. Halbleiterspeicher 2. Halbleiterspeicher Speicher mit wahlfreiem Zugriff (Random Access Memory): Zu jeder Speicherstelle kann gleich schnell zugegriffen werden. Matrixförmige Anordnung von 1Bit Speicherzellen, jede Speicherzelle

Mehr

SRAM-Zelle Lesevorgang

SRAM-Zelle Lesevorgang SRAM-Zelle Lesevorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High - Potential 195 SRAM-Zelle Schreibvorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches

Mehr

2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first

2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first 2. Ansatzpunkt: Reduktion der Penalty 2.1. Early Restart und critical word first Beide Techniken basieren darauf, die Wartezeit der CPU auf das Mindestmaß zu beschränken. Early restart lädt den Block wie

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Adressierung von Speichern und Eingabe- Ausgabegeräten

Adressierung von Speichern und Eingabe- Ausgabegeräten Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur

Mehr

Digitaltechnik. 2 Technologie. Revision 1.05

Digitaltechnik. 2 Technologie. Revision 1.05 Digitaltechnik 2 Technologie A Revision.05 Abstrakte Schalter Schalter in Hardware Integrierte Schaltkreise Physikalische Aspekte Latches, Flipflops und Clocks Field-Programmable Gate Arrays (FPGAs) Logikgatter

Mehr

Flüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher).

Flüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher). 3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Automation und Prozessrechentechnik

Automation und Prozessrechentechnik Automation und Prozessrechentechnik Sommersemester 2 Prozessrechner, Mikroprozessor Aufgabe eines Prozessrechners Ein Prozessrechner ist ein (digitaler) Rechner, der einen technischen Prozess nach Vorgaben

Mehr

REFERAT ÜBER RAM-MODULE:

REFERAT ÜBER RAM-MODULE: REFERAT ÜBER RAM-MODULE: I N H A L T : M O D U L F O R M E N R A M - T y p e n T A K T R A T E N D A T E N R A T E N B U R S T - M O D I D Y N A M I S C H E S - R A M S T A T I S C H E S - R A M C O L

Mehr

Wozu dient ein Logikanalysator?

Wozu dient ein Logikanalysator? Wozu dient ein Logikanalysator? Beispiel: Microcontroller Microcontroller kommen vor in Haushaltsgeräten (Waschmaschine,...) in Fahrzeugen (ABS, Motorsteuerung, Radio,...) in Computern (Tastatur, Festplatte,

Mehr

Halbleiterspeicher. Halbleiterspeicher

Halbleiterspeicher. Halbleiterspeicher Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung

Mehr

Notizen-Neuerungen PC- HAUPTSPEICHER

Notizen-Neuerungen PC- HAUPTSPEICHER PC- HAUPTSPEICHER Einleitung...2 Erklärung... 2 Technische Grundlagen... 3 Die Vorläufer der heutigen Speicherarten...4 Von SDRAM zu DDR RAM und RDRAM... 5 Die Unterschiede zwischen SDRAM und DDR RAM...

Mehr

GRAFIK 128x64 IN 2 GRÖSSEN MIT ST7565. preliminary

GRAFIK 128x64 IN 2 GRÖSSEN MIT ST7565. preliminary GRAFIK 128x64 IN 2 GRÖSSEN MIT ST7565 Stand 10.2.2009 Displayabmessungen -6X9: 56x43mm (Abbildung) -6X8: 34x25mm TECHNISCHE DATEN * INKL. KONTROLLER ST7565 * VDD = 2,7... 3,3V * LOW POWER, ALSO IDEAL FÜR

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.

Mehr

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten?

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? Speichern von Daten Teil 2.3 Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? 1 von 23 Inhaltsverzeichnis 3... Speicher sind Wichtig! 4... Speicher Einheiten 7... Flüchtiger Speicher

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Hardware - Komponenten

Hardware - Komponenten Hardware - Komponenten Gehäuse Mainboard Prozessor Hauptspeicher Schnittstellen Erweiterungskarten www.allgemeinbildung.ch - 12.03.2009 Gehäuse (Tower) ❼ (1) Einschübe für Laufwerke (Floppy, CD, DVD) (2)

Mehr

6. Die Spartan-Familie

6. Die Spartan-Familie 6. Die Spartan-Familie 1 Programm für heute: Die Spartan-Familie Aufbau, Größe und Ausführung SRAM und DRAM Block RAM LCs, CLBs und Slices IO-Blöcke Routing Matrix 2 Der Spartan-3-Chip Globaler Aufbau

Mehr

Digital-Analog-Konverter (DAC)

Digital-Analog-Konverter (DAC) . Digital-Analog-Konverter (DAC) Problem: geringe Abweichung der Übertragungselemente von der Idealität führt durch Fehlerfortpflanzung zu großem Fehler analoge Technik: Minimierung der Fehler digitale

Mehr

Use of the LPM (Load Program Memory)

Use of the LPM (Load Program Memory) Use of the LPM (Load Program Memory) Use of the LPM (Load Program Memory) Instruction with the AVR Assembler Load Constants from Program Memory Use of Lookup Tables The LPM instruction is included in the

Mehr

Hardware Programmierbare Logik

Hardware Programmierbare Logik Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 14. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Halbleiterspeicher i Statisches RAM Dynamisches RAM Zahlendarstellung

Mehr

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk . Kingston DIMM Riegel, High-End RAM mit Passiv-Kühlung Autor: Ramon Schenk Inhaltsverzeichnis 1 Übersicht Dokumentation... 2 2 Der... 2 2.1 Erläuterung... 2 2.2 Speicherverfahren... 2 2.3 Bedeutung des

Mehr

Klassifizierung der Halbleiterspeicher

Klassifizierung der Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig AM nicht löschbar OM POM löschbar EPOM EEPOM statisch AM dynamisch AM abei bedeuten die Abürzungen: OM AM POM EPOM EEPOM

Mehr

LCD-GRAFIKMODUL 120x32 PIXEL

LCD-GRAFIKMODUL 120x32 PIXEL LCD-GRAFIK MODUL 120x32 PIXEL Stand 12.2010-20..+70 C EA T120L-53 EA T120A-54LED TECHNISCHE DATEN * KONTRASTREICHE SUPERTWIST ANZEIGE (GRÜN) * KONTROLLER AX6120 ODER KOMPATIBEL INTEGRIERT * ANSCHLUSS AN

Mehr

Teil 3 Mikrocontroller

Teil 3 Mikrocontroller Teil 3 Mikrocontroller 3.1 Programm- und Datenspeicher 3.2 Realisierung von Speicherzellen 3.3 Programmierung Teil 3 Mikrocontroller 1 Advanced Architecture Optimizes the Atmel AVR CPU Delivering High

Mehr

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik

Mehr

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Dipl.-Ing. (FH) Christoph Landmann, M.Sc. Regional Product Engineer Automated Test National Instruments Germany GmbH Agenda Was ist Peer-To-Peer

Mehr

Mikroprozessortechnik Grundlagen 1

Mikroprozessortechnik Grundlagen 1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Elektrohandel. Dirk ter Meer. Gutes muss nicht Teuer sein!!

Elektrohandel. Dirk ter Meer. Gutes muss nicht Teuer sein!! Kingston HyperX 4GB 1600MHZ DDR3 O-ECC Kingston 4GB 1600MHz DDR3 Kit, HyperX. Memory: DDR3, 240-pin DIMM, PC/server, 1 x 4096, DIMM Hersteller : Kingston HyperX Herstellerartikelnr. : KHX1600C9D3/4G EA

Mehr

Einführung in Computer Microsystems Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes

Einführung in Computer Microsystems Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes Einführung in Computer Microsystems Sommersemester 2010 3. Vorlesung Dr.-Ing. Wolfgang Heenes 28. April 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Verilog HDL, Simulation und

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI)

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI) Serielle Kommunikation mit dem Arduino Teil 1: Das Serial Peripheral Interface (SPI) Axel Attraktor e.v. 4. Juni 2012 Axel (Attraktor e.v.) 5. Arduino-Stammtisch 4. Juni 2012 1 / 25 Serielle Kommunikation

Mehr

SMP Übung 2 1. Aufgabe

SMP Übung 2 1. Aufgabe SMP Übung 2 1. Aufgabe a) Kilo: K = 2 10 = 1.024 Mega: M = 2 20 = 1.048.576 Giga: G = 2 30 = 1.073.741.824 Tera: T = 2 40 = 1.099.511.627.776 b) Der Prozessor hat 30 Adressleitungen A[31..2], mit denen

Mehr

Der I²C-Bus. Vorstellung des Inter-Integrated Circuit -Bus. Aufbau und Funktionsweise. Beispiel PortExpander am Arduino

Der I²C-Bus. Vorstellung des Inter-Integrated Circuit -Bus. Aufbau und Funktionsweise. Beispiel PortExpander am Arduino Der I²C-Bus Vorstellung des Inter-Integrated Circuit -Bus Aufbau und Funktionsweise Beispiel PortExpander am Arduino Weitere Anwendungsmöglichkeiten Was ist der I²C-Bus entwickelt von Philips Anfang der

Mehr

Semestralklausur Einführung in Computer Microsystems

Semestralklausur Einführung in Computer Microsystems Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:

Mehr

Eine Möglichkeit: Latch als Speicherzelle

Eine Möglichkeit: Latch als Speicherzelle SRAM Eine Möglichkeit: Latch als Speicherzelle Man könnte ein Latch z.b. aus Gated Invertern benutzen Diese Zelle benötigt 4 Steuerleitungen (LD, RD und Inverse), einen Bus, 2 Versorgungen Viele Leitungen

Mehr

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers Versuchsreihe 4 Aufbau eines Volladdierers Aufbau eines Volladdierers Aufbau eines Volladdierers mit diskreten Bausteinen Aufbau eines Volladdierers

Mehr

1,8V Flash and SRAM 28F3208W30

1,8V Flash and SRAM 28F3208W30 ,8V Flash and SRAM 28F328W3 Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 33,8V Flash and SRAM 28F328W3 BGA-Gehäuse Auf 7x9 mm Fläche 28MBit Flash und 8MBit SRAM Liers - PEG-Vorlesung

Mehr

1. Basiskomponenten eines Rechners 1.3 Befehlssatzarchitekturen (1) Mehr Flexibilität beim Datenzugriff. Vier Klassen von Befehlssatz-Architekturen

1. Basiskomponenten eines Rechners 1.3 Befehlssatzarchitekturen (1) Mehr Flexibilität beim Datenzugriff. Vier Klassen von Befehlssatz-Architekturen 1.3 Befehlssatzarchitekturen (1) Bisher: weitgehende feste Zuordnung der Daten zu Registern Zu inflexibel Mehr Flexibilität beim Datenzugriff Vier Klassen von Befehlssatz-Architekturen 73 1.3 Befehlssatzarchitekturen

Mehr

auf differentiellen Leitungen

auf differentiellen Leitungen Eingebettete Taktübertragung auf differentiellen Leitungen Johannes Reichart Kleinheubacher Tagung Miltenberg, 28.09.2009 Institut für Prof. Elektrische Dr.-Ing. und Optische Manfred Nachrichtentechnik

Mehr

Die Technik hinter IoT: Arduino, Raspberry Pi & Co.

Die Technik hinter IoT: Arduino, Raspberry Pi & Co. Die Technik hinter IoT: Arduino, Raspberry Pi & Co. Praxisbeispiele für den Hausgebrauch Uwe Steinmann MMK GmbH 25.-26. September 2017 Uwe Steinmann (MMK GmbH) Die Technik hinter IoT 25.-26. September

Mehr

Eberle-Ersatzteilliste Spare parts

Eberle-Ersatzteilliste Spare parts Steuer- und Eberle-Ersatzteilliste Spare parts 040011131600 WU 400/15 VOLTAGE MONITOR UC20 040011660100 WU 400 VOLTAGE MONITOR UC65 26 040015140100 MRI 400 CURRENT MEASURING RELA 040022156400 DWN 400-22

Mehr

Eingebettete Taktübertragung auf Speicherbussen

Eingebettete Taktübertragung auf Speicherbussen Eingebettete Taktübertragung auf Speicherbussen Johannes Reichart Workshop Hochgeschwindigkeitsschnittstellen Stuttgart, 07.11.2008 Unterstützt durch: Qimonda AG, München Institut für Prof. Elektrische

Mehr

CAN-Bus-Systems. Microprocessor-controlled Can-Bus-node with digital and analog signal in- and outputs.

CAN-Bus-Systems. Microprocessor-controlled Can-Bus-node with digital and analog signal in- and outputs. CAN-BUS-node 1362 3 digital inputs, active high 8 analog inputs for resistor sensor 10 digital outputs 24V/200mA short-circuit-proof 2 digital outputs 24V/2A short-circuit-proof 5 digital outputs 24V/5A

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen

Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen QuickStart Guide to read a transponder with a scemtec TT reader and software UniDemo Voraussetzung: - PC mit der

Mehr

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset. Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur

Mehr

Lösungsvorschlag 2. Übung Technische Grundlagen der Informatik II Sommersemester 2009

Lösungsvorschlag 2. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Fachgebiet Rechnerarchitektur Fachbereich Informatik Aufgabe 2.1: Zähler Lösungsvorschlag 2. Übung Technische Grundlagen der Informatik II Sommersemester 2009 a) Beschreiben Sie einen 4-Bit-Zähler in Verilog

Mehr

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der

Mehr

Speichermedien

Speichermedien Definition = alle Medien die Informationen/Daten aufnehmen oder zeitweise speichern Daten= Informationen die technische Geräte verarbeiten können Verschiedene Arten zu Speichern: USB-Sticks Speicherkarten

Mehr

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01 eil 3: Vom ransistor zum Ein-Chip-ystem ransistoren in der igitaltechnik Gatter Flip-Flops RM Ein-Chip-ystem Hardware-Pyramide EV ystem Zentraleinheit, Peripherie komplee Funktionsbaugr. peicherzellen,

Mehr

ems2.cp04d [ 18010 ] Automationsstation 14 Multifunktionseingänge, 6 Relaisausgänge, 4 Analoge Ausgänge DIGICONTROL Anwendung

ems2.cp04d [ 18010 ] Automationsstation 14 Multifunktionseingänge, 6 Relaisausgänge, 4 Analoge Ausgänge DIGICONTROL Anwendung DIGICONTROL- Gerätedatenblatt ems2.cp04d www.gfr.de [ 18010 ] Kategorie: Automationsstationen Automationsstation 14 Multifunktionseingänge, 6 Relaisausgänge, 4 Analoge Ausgänge DIGICONTROL ems2.cp04d Anwendung

Mehr

HP Workstation z640 - Workstation - Xeon E5 2,4 GHz - RAM: MB DDR-4 - HDD: 256 GB Serial ATA - Nicht verfügbar

HP Workstation z640 - Workstation - Xeon E5 2,4 GHz - RAM: MB DDR-4 - HDD: 256 GB Serial ATA - Nicht verfügbar HP Workstation z640 - Workstation - Xeon E5,4 GHz - RAM: 16.384 MB DDR-4 - HDD: 56 GB Serial ATA - verfügbar Intel Xeon E5-630 v3 (.4GHz - 0MB) - 16GB ( x 8GB) DDR4 SDRAM - 56GB Z Turbo Drive PCIe SSD

Mehr

Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes

Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes Grundlagen der Informatik III Wintersemester 2010/2011 13. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la

Mehr