6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches.

Transkript

1 A Digitaltechnik 6 Speicherelemente Übersicht n Read-Only Memory ROM Random Access Memory RAM Datenbusse Revision 1.4 Caches Speicher Memory RAM in PCs ROM: read-only memory RAM: random-access memory (besser wäre read and write memory) 30 pin SIMM 72 pin SIMM MicroDIMM 184 pin RAMBus RIMM SRAM: static RAM Zustand bleibt solange Strom anliegt 100 pin DIMM 72 pin 144 pin SDRAM 200 pin DDR 200 pin DDR-2 DRAM: dynamic RAM implementiert mit Kondensatoren Zustand verliert sich ohne regelmässiges Auffrischen (engl. refresh) 168 pin SDRAM DIMM 184 pin DDR DIMM 240 pin DDR-2 DIMM Digitaltechnik Kapitel 6: Speicherelemente 3 Digitaltechnik Kapitel 6: Speicherelemente 4 n Aufbau DATA Speicher RAM/ROM-Chips speichern viele (Milliarden) Bits Diese Bits werden durch n unterschieden Die wird binärcodiert übergeben : Lesen/Schreiben Die Datenleitungen werden sowohl zum Lesen als auch zum Schreiben verwendet RAM/ROM-Chips sind als 2D-Matrix aufgebaut Die wird in Zeilen- und Spaltenadresse aufgeteilt (engl. row und column) Die Binärcodierung wird durch einen in eine unäre Codierung umgewandelt Digitaltechnik Kapitel 6: Speicherelemente 5 Digitaltechnik Kapitel 6: Speicherelemente 6

2 Exkurs: Exkurs: Spezifikation n-bit : Implementierung: dec : {0, 1} n {0, 1} 2n b 1 mit i {0,... 2 n 1}. dec(x) i x = i o 1 1-Bit o 3 o 2 b 0 Beispiel: dec(000) = dec(001) = dec(111) = b 0 o 0 o 1 1-Bit 1-Bit o 0 2-Bit Digitaltechnik Kapitel 6: Speicherelemente 7 Digitaltechnik Kapitel 6: Speicherelemente 8 Exkurs: Read-Only Memory ROM Rekursionsschema: Früher: Diodenmatrizen manuell verdrahtet b n b n 1 b 1 b 0 n-bit o 2 n+1 1 o 2 n+1 2 o 2 n PROM: programmable ROM EPROM: löschbar durch ultraviolettes Licht o 2n 1 n-bit o 2n 2 EEPROM: elektronisch löschbar o 0 n + 1-Bit Flash-EEPROM: USB-Sticks, Digitalkameras, IPODs,... Digitaltechnik Kapitel 6: Speicherelemente 9 Digitaltechnik Kapitel 6: Speicherelemente 10 ROM Modell in Verilog Ad: Rom Modell in Verilog 5 module my rom16x7(input [3:0] address, output [6:0] data); reg [6:0] rom [3:0]; initial begin rom[0]= b ; // aehnliche Zeilen... rom[15]= b ; 10 end assign data=rom[address]; endmodule Eigentlich nur Simulations-Modell, Implementierung des ROMs separat Timing mag interessant sein: assign #5 data =... Einfache kombinatorische Logik lässt sich als ROM implementieren EPROM/Flash: Programmierung durch Anlegen hoher Spannung (z.b. -12 V) Programmierbarkeit wird normalerweise nicht modelliert Digitaltechnik Kapitel 6: Speicherelemente 11 Digitaltechnik Kapitel 6: Speicherelemente 12

3 SRAM Zelle mit zwei Invertern SRAM Zelle in CMOS Line Line VDD Schreib- und lesbar Line wählt Zelle aus Zustand wird von den gekoppelten Invertern (Latch) gehalten Auslesen durch Vergleich von und GND Digitaltechnik Kapitel 6: Speicherelemente 13 Digitaltechnik Kapitel 6: Speicherelemente 14 DRAM Erinnerung: Kondensatoren DRAM verwendet die Kapazität von Kondensatoren einfacherer und regelmäßigerer Aufbau als SRAM hohe Integrationsdichte, günstige Fertigungskosten Aber: langsamerer Ladung Entladung 1 Ladung % Zeit schnelles aber teures SRAM für Cache Speicher (später) langsames aber billiges DRAM für Hauptspeicher Speichern elektrische Ladung für begrenzte Zeit Digitaltechnik Kapitel 6: Speicherelemente 15 Digitaltechnik Kapitel 6: Speicherelemente 16 DRAM Zelle Datenbusse Line Anbindung mehrerer Spreicherchips: Prozessor GND Bit wird als Kapazität gespeichert und muss ständig aufgefrischt werden Nein: I/O Pins sind teuer! Digitaltechnik Kapitel 6: Speicherelemente 17 Digitaltechnik Kapitel 6: Speicherelemente 18

4 Datenbusse Interface RAM-Chips Ziel: effektive Nutzung der teuren Verbindungsleitungen Idee: Daten- und Adressleitungen teilen! Kontrollsignale: (Chip Select) aktiviert einen bestimmten RAM-Chip (Write Enable) (Output Enable) unaktiviert sind Ausgaben eines RAM-Chips im Tristate (Z) Prozessor Datenleitungen Adressleitungen Steuerleitungen Schreiben durch Setzen von, Lesen durch Setzen von Interface Constraint: und sind nie gleichzeitig gesetzt Digitaltechnik Kapitel 6: Speicherelemente 19 Digitaltechnik Kapitel 6: Speicherelemente 20 Schreibzyklus Lesezyklus Digitaltechnik Kapitel 6: Speicherelemente 21 Digitaltechnik Kapitel 6: Speicherelemente 22 RAM-Modell in Verilog Kaskadierung von RAM-Chips (6 bit wide) (in and out) module my ram16x8(input [3:0] address, inout [7:0] data, input,, ); 5 reg [7:0] ram [3:0]; assign data = (! &&!)? ram[address] : bzzzzzzzz; ) 10 if (! &&!) ram[address] <= data; endmodule } { SRAM 16x8 SRAM 16x8 } { SRAM 16x8 } { SRAM 16x8 } { Achtung: und sind active-low! Digitaltechnik Kapitel 6: Speicherelemente 23 Digitaltechnik Kapitel 6: Speicherelemente 24

5 R AC WAVEFORMS READ CYCLE NO. 1 (1,2) ( Controlled) (CE = = VIL, UB or LB = VIL) 1 Chapter 2 ADDRESS t RC 2 Fast, Asynchronous SRAM DOUT PREVIOUS DATA VALID t OHA t AA DATA VALID t OHA 3 The Spartan-3 Starter Kit board has a megabyte of fast asynchronous SRAM, surfacemounted to the backside of the board. The memory array includes two 256Kx16 ISSI IS61LV25616AL-10T 10 ns SRAM devices, as shown in Figure 2-1. A detailed schematic appears in Figure A-8. Das SRAM auf dem FPGA-Board Das SRAM auf dem FPGA-Board READ1.eps 4 (see (see Table Table 2-3) 2-3) Spartan-3 FPGA CE1 UB1 LB1 (see (see Table 2-4) (see (see Table 2-1) CE2 UB2 LB2 (P7) (T4) (P6) (N5) (R4) (P5) (G3) ISSI 256Kx16 SRAM (10 ns) I/O[15:0] A[17:0] CE UB LB ISSI 256Kx16 SRAM (10 ns) I/O[15:0] A[17:0] CE UB LB IC10 IC11 READ CYCLE NO. 2 (1,3) (K4) Notes: (xx) = FPGA pin number 1. is HIGH for a Read Cycle. UG130_c2_01_ The device is continuously selected., CE, UB, or LB = VIL. Digitaltechnik Kapitel 6: Speicherelemente 3. Figure 2-1: FPGA to SRAM Connections 25 Digitaltechnik is prior Kapitel to or 6: coincident Speicherelemente with CE LOW transition. 26 ADDRESS CE LB, UB DOUT VDD Supply Current tlzce HIGH-Z tlzb taa td tlz tace tba trc trc DATA VALID Lesezyklus des IS61LV25616AL von ISSI tpu 50% thzce tpd toha thz thzb 50% ICC ISB UB_CEDR2.eps Row- und Column--Strobes Spartan-3 Starter Kit Board User Guide 11 UG130 (v1.0.3) October 15, / Schreibzyklus 12 Idee: Leitungen sparen durch stückweise Übertragung der Integrated Silicon Solution, Inc Rev. E 02/14/06 Row Col Beispiel: Zeile und Spalte werden getrennt übertragen : Row Strobe, : Column Strobe Digitaltechnik Kapitel 6: Speicherelemente 27 Digitaltechnik Kapitel 6: Speicherelemente 28 / Lesezyklus RAM-Modell mit / in Verilog module DRAM8MBIT(input [9:0] address, inout [7:0] data, input,,, ); Row Col reg [9:0] row addr; 5 reg [19:0] mem addr; reg [7:0] mem [0:(1<<19) 1]; ) 10 row addr <= address; ) begin mem addr = (row addr<<10) + address; if (==0) 15 mem[mem addr] <= data; end assign data =!? mem[mem addr] : bzzzzzzzz; 20 endmodule Digitaltechnik Kapitel 6: Speicherelemente 29 Digitaltechnik Kapitel 6: Speicherelemente 30

6 Caches Caches Erinnerung: DRAM langsam/billig, SRAM schnell/teuer Idee: SRAM als schnellen Zwischenspeicher (Cache) für DRAM verwenden CPU Cache (SRAM) Speicher (DRAM) Versteckt die Latenz des langsamen DRAMs Oft gute Trefferraten: > 90 % Digitaltechnik Kapitel 6: Speicherelemente 31 Bus-Bursts RAM wird oft sequentiell gelesen Caches sind daher in Zeilen organisiert: aufeinanderfolgende n (z.b. 256 Bytes) Bus-Bursts: effiziente Übertragung einer ganzen Zeile (ggf. mit Interleaving) Digitaltechnik Kapitel 6: Speicherelemente 33 Double Rate (DDR) RAM Digitaltechnik 6GB 1066MHz KapitelDDR3 6: Speicherelemente ECC Reg w/par CL7 DIMM (Kit of 3) DR, x8 w/therm Sen KVR1066D3D8R7SK3/6G Get Price 32 6GB 1333MHz DDR3 ECC Reg w/par CL9 DIMM (Kit of 3) SR, x4 w/therm Sen KVR1333D3S4R9SK3/6G Get Price 6GB 1333MHz DDR3 ECC Reg w/par CL9 DIMM (Kit of 3) DR, x8 w/therm Sen KVR1333D3D8R9SK3/6G Get Price 8GB 1066MHz DDR3 Non-ECC CL7 DIMM (Kit of 2) KVR1066D3N7K2/8G Get Price 8GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 2) DR, x4 w/therm Sen KVR1066D3D4R7SK2/8G Get Price Bus-Bursts 8GB 1066MHz DDR3 ECC Reg w/parity CL7 DIMM Quad Rank, x4 w/therm Sen KVR1066D3Q4R7S/8G Get Price 8GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 2) QR, x8 w/therm Sen KVR1066D3Q8R7SK2/8G Get Price 8GB 1333MHz DDR3 ECC Reg w/par CL9 DIMM (Kit of 2) DR, x4 w/therm Sen KVR1333D3D4R9SK2/8G Get Price 12GB 1066MHz DDR3 Non-ECC CL7 DIMM (Kit of 3) KVR1066D3N7K3/12G Get Price 12GB 1066MHz DDR3 ECC CL7 DIMM (Kit of 3) with Thermal Sensor KVR1066D3E7SK3/12G Get Price 12GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 3) DR, x4 w/therm Sen KVR1066D3D4R7SK3/12G Get Price 12GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 3) QR, x8 w/therm Sen KVR1066D3Q8R7SK3/12G Get Price 12GB 1333MHz DDR3 ECC Reg w/par CL9 DIMM (Kit of 3) DR, x4 w/therm Sen KVR1333D3D4R9SK3/12G Get Price DATA CLK Row Col 16GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 2) QR, x4 w/therm Sen KVR1066D3Q4R7SK2/16G Get Price 24GB 1066MHz DDR3 ECC Reg w/par CL7 DIMM (Kit of 3) QR, x4 w/therm Sen KVR1066D3Q4R7SK3/24G Get Price HyperX DDR 333MHz and 400MHz Description Part Number Price 512MB 333MHz DDR Non-ECC CL2 ( ) DIMM KHX2700/512 Get Price 512MB 400MHz DDR Non-ECC CL2 ( ) DIMM KHX3200A/512 Get Price 1GB 333MHz DDR Non-ECC CL2 ( ) DIMM (Kit of 2) KHX2700K2/1G Get Price 1GB 400MHz DDR Non-ECC CL2.5 ( ) DIMM KHX3200/1G Get Price 1GB 400MHz DDR Non-ECC CL2 ( ) DIMM KHX3200A/1G Get Price 1GB 400MHz DDR Non-ECC CL2 ( ) DIMM (Kit of 2) KHX3200AK2/1G Get Price 2GB 400MHz DDR Non-ECC CL2.5 ( ) DIMM (Kit of 2) KHX3200K2/2G Get Price Latency (CL) D0 D1 D2 D3 2GB 400MHz DDR Non-ECC CL2 ( ) DIMM (Kit of 2) KHX3200AK2/2G Get Price HyperX DDR2 800MHz, 900MHz, 1000MHz, 1066MHz and 1150MHz Description Part Number Price 512MB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM KHX6400D2LL/512 Get Price 512MB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM KHX8500D2/512 Get Price 1GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM KHX6400D2/1G Get Price 1GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM KHX6400D2LL/1G Get Price 1GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM (Kit of 2) KHX6400D2LLK2/1G Get Price 1GB 800MHz DDR2 Non-ECC Low Lat CL4 ( ) DIMM (NVIDIA SLI-Ready) KHX6400D2LLK2/1GN Get Price 1GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM KHX8500D2/1G Get Price 1GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX8500D2K2/1G Get Price 1GB 1066MHz DDR2 CL5 ( ) DIMM (Kit of 2) (NVIDIA SLI-Ready) KHX8500D2K2/1GN Get Price 1GB 1150MHz DDR2 Non-ECC CL5 ( ) DIMM KHX9200D2/1G Get Price 1GB 1200MHz DDR2 Non-ECC CL5 ( ) DIMM KHX9600D2/1G Get Price 2GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM KHX6400D2/2G Get Price Digitaltechnik Kapitel 6: Speicherelemente 34 2GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM KHX6400D2LL/2G Get Price 2GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX6400D2K2/2G Get Price 2GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) Tall HS KHX6400D2T1K2/2G Get Price 2GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM (Kit of 2) KHX6400D2LLK2/2G Get Price 2GB 800MHz DDR2 Non-ECC Low-Lat CL4 ( ) DIMM (NVIDIA SLI-Ready) KHX6400D2LLK2/2GN Get Price Timings 2GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM KHX8500D2/2G Get Price 2GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX8500D2K2/2G Get Price 2GB 1066MHz DDR2 CL5 ( ) DIMM (Kit of 2) (NVIDIA SLI-Ready) KHX8500D2K2/2GN Get Price 2GB 1150MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX9200D2K2/2G Get Price 2GB 1200MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX9600D2K2/2G Get Price 2GB 800MHz DDR2 ECC Low-Latency CL4 ( ) FBDIMM (Kit of 2) KHX6400F2LLK2/2G Get Price 4GB 800MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX6400D2K2/4G Get Price Row Col 4GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM (Kit of 2) KHX6400D2LLK2/4G Get Price 4GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) KHX8500D2K2/4G Get Price 4GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 2) Tall HS KHX8500D2T1K2/4G Get Price 4GB 1066MHz DDR2 Non-ECC CL5 ( ) DIMM (Kit of 4) KHX8500D2K4/4G Get Price 8GB 800MHz DDR2 Non-ECC Low-Latency CL4 ( ) DIMM (Kit of 4) KHX6400D2LLK4/8G Get Price HyperX DDR3 1375MHz, 1600MHZ, 1625MHz, 1800MHz, 1866MHz and 2000MHz Description Part Number Price 1GB 1375MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX11000D3LL/1G Get Price 1GB 1600MHz DDR3 Non-ECC CL9 ( ) DIMM KHX12800D3/1G Get Price 1GB 1625MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX13000D3LL/1G Get Price 1GB 1625MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX13000AD3LL/1G Get Price 1GB 1800MHz DDR3 Non-ECC CL8 ( ) DIMM KHX14400D3/1G Get Price DATA CLK D0 D1 D2 D3 1GB 1800MHz DDR3 Non-ECC CL8 ( ) DIMM KHX14400AD3/1G Get Price 2GB 1375MHz DDR3 Non-ECC CL9 (9-9-9) DIMM (Kit of 2) KHX11000D3K2/2G Get Price 2GB 1375MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX11000D3LL/2G Get Price 2GB 1375MHz DDR3 Non-ECC CL7 ( ) DIMM (Kit of 2) KHX11000D3LLK2/2G Get Price 2GB 1375MHz DDR3 Non-ECC CL7 ( ) DIMM (Kit of 2) Intel XMP KHX11000D3LLK2/2GX Get Price Latency (CL) 2GB 1600MHz DDR3 Non-ECC CL9 ( ) DIMM KHX12800D3/2G Get Price 2GB 1600MHz DDR3 Non-ECC CL9 ( ) DIMM (Kit of 2) KHX12800D3K2/2G Get Price 2GB 1625MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM KHX13000D3LL/2G Get Price 2GB 1625MHz DDR3 Non-ECC Low-Latency CL7 ( ) DIMM (Kit of 2) KHX13000D3LLK2/2G Get Price 2GB 1625MHz DDR3 Low Latency CL8 ( ) DIMM (Kit of 2) NVIDIA SLI KHX13000D3LLK2/2GN Get Price Digitaltechnik Kapitel 6: Speicherelemente 35 Digitaltechnik Kapitel 6: Speicherelemente 36

7 Timings Beispiel: Aktueller Standard: 1. Latency 2. -to- Delay 3. Precharge 4. Act-to-Precharge Delay Digitaltechnik Kapitel 6: Speicherelemente 37