Matthias Oster Dr. sc. techn. (ETH), Dipl-Ing. Elektrotechnik (TUM)

Transkript

1 Bewerbungsunterlagen Matthias Oster Dr. sc. techn. (ETH), Dipl-Ing. Elektrotechnik (TUM) Probusweg Zürich Tel. 044/ , 076/ Matthias.Oster@ini.phys.ethz.ch

2 Lebenslauf Persönliche Daten Name: geboren am: Familienstand: Staatsangehörigkeit: Promotion Matthias Oster 13. Juni 1977 in München ledig deutsch 11/ /2006 Promotion an der Eidgenössischen Technischen Hochschule Zürich (ETH), Institut für Neuroinformatik, Uni-ETH Zürich Doktorarbeit: Pulsbasierte neuronale Netzwerke zur Maximumselektion in einem Multi-chip Bildverarbeitungssystem im EU-Projekt CAVIAR (Convolution Address-eventrepresentation Vision Architecture for Real-time Processing) Abschluss: Dr. sc. techn. Studium 10/ /2002 Studium der Elektro- und Informationstechnik an der Technischen Universität München (TUM) Fachrichtung Informations- und Kommunikationstechnologie Diplomarbeit: Abschätzung der Leistungsfähigkeit analoger Schaltungskomponenten mit Hilfe der Fourier-Motzkin- Elimination Mitglied der Studienstiftung des deutschen Volkes, e-fellows.net Zertifikat des Zentrums für Digitale Technologie und Management Abschluss: Dipl.-Ing., Note 1.4 Schulausbildung 09/ /1996 Theresiengymnasium München Leistungskurse Mathematik und Altgriechisch Teilnahme am Bundeswettbewerb Mathematik (1. Preis) und an der Deutschen Schülerakademie 1994 Abschluss: Abitur, Note 1.1

3 Berufserfahrung und Praktika zur Zeit Postdoktorand: Implementierung von Selektionsnetzwerken zur Mustererkennung im europäischen DAISY-Projekt Institut für Neuroinformatik, Uni-ETH Zürich 08/ /2000 Technischer Support für die Datenerfassungssysteme in der amerikanischen CART-Rennserie, Infineon Technologies AG / Indianapolis, USA 07/ /1999 Programmierung von Softwarealgorithmen in Linearer Algebra, Lehrstuhl für Entwurfsautomatisierung, TUM 03/ /1998 Aufbau einer Prüfstandssteuerun, Lehrstuhl für Maschinenelemente, TUM 06/ /1997 Praktikum in der Metallverarbeitung, Lehrlingswerkstatt der Knorr Bremse AG, München Wehrdienst 09/ /1997 Stabsdienst der Bundeswehr in der Fernmeldeschule Feldafing Sonstiges Sprachen EDV-Kenntnisse Hobbies Deutsch (Muttersprache), Englisch (verhandlungssicher), Französisch und Italienisch (Grundkenntnisse) Bildverarbeitung mit neuronalen Netzen, Matlab und Halcon Analyse und Simulation in Matlab und Mathematica System- und Objektorientierte Programmierung in C++/C unter Linux und auf Embedded Systems Entwurf und Test von analogen (im subthreshold Bereich) und digitalen VLSI Schaltungen mit Tanner S-Edit Entwicklung von analogen und digitalen Schaltungen auf PCBs mit Protel und Eagle Bergsport (DAV), Skitouren, Kajak (Kanuclub Zürich), Musik (Geige) Zürich, 02. Februar 2007

4 Anlagen Publikationsliste (in Englisch) Doktorurkunde Diplomzeugnis: Haupt- und Vordiplom, Ranking Bescheinigung der Studienstiftung des deutschen Volkes Praktikumszeugnisse: Knorr Bremse AG, Lehrstuhl für Maschinenelemente (TUM), Infineon Technologies AG Abiturzeugnis

5 Publications PhD Thesis Oster, M.: Spike-based Winner-Take-All Computation in a Multi-Chip Vision System, PhD Thesis, ETH Zurich 2006 Journal Papers Liu, S.-C. and Oster, M.: Quantification of Spike-Based Winner-Take-All VLSI Networks, Transactions on Circuits and Systems, IEEE (in preparation) Linares-Barranco, A., Oster, M., Cascado, D., Jimenez, G., Civit, A. and Linares-Barranco, B.: Inter-spikeintervals analysis of AER Poisson like generator hardware, Neurocomputing (accepted) Peer-reviewed Conference Papers Oster, M., Douglas, R.J. and Liu, S.-C.: The Role of A Winner-Take-All Network in Transforming Time- Varying Poisson Distributed Spike Inputs into a Sparse Representation, IEEE International Symposium on Circuits and Systems (ISCAS 2007) (accepted) Liu, S.-C. and Oster, M.: Feature competition in a spike-based winner-take-all VLSI network, In Proceedings of the 2006 IEEE International Symposium on Circuits and Systems (ISCAS 2006), May 2006 Linares-Barranco, A., Cascado, D., Jimenez, G., Civit, A., Oster, M. and Linares-Barranco, B.: Poisson AER Generator: Inter-Spike-Intervals Analysis, In Proceedings of the 2006 IEEE International Symposium on Circuits and Systems (ISCAS 2006), May 2006 Oster, M and Liu, S.-C.: Spiking Inputs to a Winner-take-all Network, Advances in Neural Information Processing Systems (NIPS), 18: , Dec, Y. Weiss and B. Schölkopf and J. Platt (Eds.), MIT Press, 2005 Serrano-Gotarredona, R., Oster, M., Lichtsteiner, P., Linares-Barranco, A., Paz-Vincent, R., Gómez- Rodríguez, F., Kolle Riis, H., Delbrück, T., Liu, S. C., Zahnd, S., Whatley, A. M., Douglas, R., Häfliger, P., Jimenez-Moreno, G., Civit, A., Serrano-Gotarredona, T., Acosta-Jiménez, A. and Linares- Barranco, B.: AER Building Blocks for Multi-Layer Multi-Chip Neuromorphic Vision Systems, In Advances in Neural Information Processing Systems (NIPS), 18: , Dec, Y. Weiss and B. Schölkopf and J. Platt (Eds.), MIT Press, 2005 Oster, M., Whatley, A. M., Liu, S.-C. and Douglas, R. J.: A Hardware/Software Framework for Real-time Spiking Systems, In Artificial Neural Networks: Biological Inspirations ICANN 2005: 15th International Conference, Warsaw, Poland, September 11-15, Proceedings, Part I, 3696: , Sep, Wlodzislaw Duch, Janusz Kacprzyk, Erkki Oja, et al. (Eds.), Springer, 2005 Oster, M. and Liu, S.-C.: A Winner-take-all Spiking Network with Spiking Inputs, In Proceedings of the 11th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2004), 11: , 2004 Others Oster, M. et al: CAVIAR - Building Blocks for a Large-Scale Spiking Vision System, 50 th Anniversary Summit of Artificial Intelligence, 2006 Oster, M.: Tuning avlsi chips with a mouse click, In The Neuromorphic Engineer Newsletter, 2:(1) 9, 2005 Ad Hoc Networking - Technology and Trends, CDTM Trend Report 2000/2001, BoD Norderstedt, 2001