Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS)."

Transkript

1 3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche einzelne Chips, heute Speichermodule mit mehreren Chips. Problem: Kluft zwischen CPU Takt und Zugriffszeit auf Speicher --> Caches. Flüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher). Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS). Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 71

2 3.2.1 Aufbau und Funktion 3.2. DRAM DRAM = Dynamic Random Access Memory: Gespeicherte Information wird durch Ladung eines Kondensators dargestellt. Kondensator entlädt sich im Laufe der Zeit Auffrischung notwendig. Nicht so schnell wie SRAM, aber günstig typ. Module zu 256/512 MB. Einheitsspeicherzelle: Besteht aus 1 Kondensator und 1 Transistor (speichert 1-Bit). Anordnung beispielsweise als Matrix (z.b. 4 MBit Chip = 2048x2048 Zellen). Adressierung eines Bits durch Zeile & Spalte. Zeile 1 WL1 BL1 BL1 Spalte 1 Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 72

3 Aufbau (Blockdiagramm): RAS CAS WE DRAM- Steuerung Vorladeschaltkreis A in Adreß- Puffer Zeilendekoder Speicherzellenfeld D in Datenpuffer Leseverstärker + I/O-Gatter Datenpuffer D out Spaltendecoder Adressen werden immer in zwei Teilen übergeben; Multiplexing mit: RAS (Row Address Strobe), CAS (Column Address Strobe). Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 73

4 3.2.2 Lesen und Schreiben Ablauf beim Lesen: Vorladeschaltkreis lädt alle Bitleitungspaare (BL) vor jedem Zugriff auf V cc /2 (sorgt ferner für exakt gleiches Potential auf allen Bitleitungspaaren). Entnahme der Zeilenadresse aus Adreßpuffer und Übergabe an Zeilendecoder. Zeilendecoder aktiviert die gewünschten Wortleitungen Ladungen aller Kondensatoren der adressierten Zeile fließen auf die Bitleitungen Kapazität der Kondensatoren sehr gering nur sehr kleine Potentialänderungen (ohne Vorladeschaltkreis wäre Auslesen fehleranfällig) Leseverstärker verstärkt die Potentialdifferenz der Bitleitungspaare. Alle Leseverstärker geben das Signal an I/O-Gatter ab. Spaltendecoder selektiert I/O-Gatter (Spalte) Ergebnis an Ausgabepuffer. Bem.: Schaltung erzeugt beim Auslesen gleichzeitig einen Refresh der Daten! Ablauf beim Schreiben: Zeilenadresse RAS-Signal mit WE aktivieren. Restlicher Ablauf ähnlich wie beim Lesen. Am Ende stellt der Vorladeschaltkreis die Bitleitungspaare auf V cc /2 ein. der nächste Speicherzyklus kann beginnen Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 74

5 Wichtige Zeiten: RAS-Vorladezeit (RAS Precharge Time, t PR ) = Zeit für Vorladen & Ausgleichen erst danach kann der Chip einen Zugriff auf seine Speicherzellen ausführen. RAS-Zugriffszeit (RAS active time, t RAS ): Zeitspanne zw. Anlegen der Zeilenadresse und Ausgabe der Daten. CAS-Zugriffszeit (CAS access time, t CAS ): Zeitspanne zw. dem Anlegen der Spaltenadresse und der Ausgabe der Daten (wesentlich kürzer als t RAS ). Zykluszeit = RAS-Zugriffszeit + RAS-Vorladezeit: Zeit, bis Speicher für nächsten Zugriff wieder bereit ist (ca. 80% für t PR ). Ansteuerung der Speicherchips durch Memory-Controller: in Northbridge integriert. Schnittstelle zw. Systembus und Signalleitungen der DRAM-Chips. Steuert: Multiplexing (Zeilen-/Spaltenadresse) und Auffrischung (Refresh) Auffrischung Je nach Spezifikation alle 1 16ms (beim Lesen automatisch). Moderne DRAM-Chips verfügen über mehrere interne Refresh-Modi. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 75

6 RAS-only-Refresh: Am weitesten verbreitet (beherrschen alle DRAM-Typen). Durchführen eines Blindlesezyklus. Nur RAS-Signal wird aktiviert = Refresh-Zeile (CAS bleibt inaktiv). Zeile wird gelesen und verstärkt, aber nicht zum Ausgangsdatenpuffer übertragen (wegen fehlendem CAS-Signal). Externe Logik notwendig, die alle Zeilen nach und nach selektiert. (DMA-Chip löst periodisch, mithilfe des Timers, eine Blindübertragung aus). CAS-vor-RAS-Refresh: Refresh-Adresse wird von einem internen Adreßzähler hochgezählt Es sind auch mehrere Refresh-Zyklen hintereinander möglich (bis ca. 200). Anstoß des Refresh von außen durch Signalfolge CAS vor RAS. Spart DMA-Zyklen gegenüber RAS-only-Refresh. Hidden-Refresh: Refresh wird direkt an den Lesezyklus angehängt (versteckt hinter Lesezugriff). Effektiver, da kein Refresh beginnt, während Daten ausgelesen werden. Kein explizites Anstoßen von außen notwendig. DRAM-Chip hat internen Adreßzähler. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 76

7 3.2.4 Betriebsmodi Ziel: Zugriffszeiten verkürzen Page-Mode: Bei aufeinanderfolgenden Adressen bleibt die Zeilenadresse identisch. Zeilenadresse (RAS) einmal angelegen, Spaltenadresse (CAS) ändern. RAS Vorladezeit entfällt, sowie Übertragung & Dekodierung der Zeilenadresse Zykluszeit bis zu 70% weniger (für nachfolgende Zugriffe) ca. 200 Zugriffe innerhalb einer Page am Stück möglich, dann Potentialabgleich notwendig. Beispiel: 1 MBit Chip (1024x1024) 1 Page hat 1024 Bits. (32-Bit Datenbus beim i Chips 4 KB MMU-Page = 32x1024 Bit) Interleave-Mode: Ziel: Umgehung der RAS-Vorladezeit. Speicherbereiche werden in Blöcke aufgeteilt (z.b. alle geraden Adressen in Bank-0 / alle ungerade Adressen in Bank-1). Bei sequentiellen Adreßzugriffen wird zwischen den Bänken abgewechselt. während Zykluszeit für Bank-1 noch läuft, bereits Zugriff auf Bank-0 mögl. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 77

8 3.2.5 Speichermodule DIPs: Einzelner Speicherchips In Motherboard eingelötet oder mit Sockel. DIP = Dual Inline Package. Bis Ende der 80er Jahre. SIP Modul: 30 PINs, Datenbreite 8-Bit. SIP = Single Inline Package. Für 16-Bit Systeme (286, 386SX). Kapazitäten: bis 1MB. SIMM Modul: 30 Kontakte, Datenbreite 8-Bit. SIMM = Single Inline Memory Module. Paarweise in 16-Bit Systemen (286, 386SX). Vierfach in 32-Bit Systemen (386DX, 486). Kapazitäten: 256KB, 1MB, 4MB und sehr selten 16MB. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 78

9 PS/2 SIMM Modul: 72 Kontakte, Datenbreite 32-Bit. PS/2 = IBM Personal System/2. Kapazitäten: 1-16 MB (FPM RAM) und 64MB (EDO RAM): Mind. 1 Modul im 486, ab Pentium paarweise. DIMM Modul: 168 Kontakte, Datenbreite 64-Bit. Kontakte auf beiden Seiten nicht verbunden. DIMM = Double Inline Memory Module. Kapazitäten: MB (SDRAMs). EDO-DIMMs für Apple Rechner. Primär für Pentium II/III und AMD Systeme. RIMM Modul: 168 Kontakte, Datenbreite 16-Bit. 184 Kontakte, Datenbreite 32-Bit. RIMM = Rambus Inline Memory Module. Für Pentium III und P4; Kapazitäten -1GB. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 79

10 3.2.6 Asynchrone DRAMs Merkmale: Steuerung erfolgt durch bestimmte Sequenzen von Signalflanken. Timing entscheidet über die Funktion. Refresh gesteuert durch Signale. DRAM, FPM, EDO, BEDO. FPM RAM FPM RAM = Fast Page Mode RAM. DRAM Baustein, der den Page-Mode nutzt. Auf SIMM (33 MHz) und PS/2 (66 MHz). Zugriffszeiten: ns. Beispiel: Pentium mit FSB 66 MHz 60ns FPM RAM burst read: Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 80

11 EDO RAM EDO RAM = Extended Data Out RAM. Module: PS/2, SIMM, DIMM. PS/2 Module (66 MHz) und Zugriffszeiten: 50-70ns. Zeitliche Überschneidung von aufeinander folgenden Speicherzugriffen mögl. Chips können Daten noch zum Auslesen bereithalten, während bereits die nächste Adresse angelegt wird ( Extended Data Out). Lesevorgänge können damit bis zu 20 % schneller erfolgen. burst-reads: je nach Chipsatz oder (mit 50ns Chips). Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 81

12 BEDO RAM BEDO RAM = Burst EDO RAM Zugriffszeiten: 50ns Module: PS/2, SIMM. Burst: Nachdem die Adresse angelegt wurde, können die nächsten drei Daten in jeweils einem Taktzyklus gelesen werden Unterschiede zu EDO RAM: Lesedaten erst im zweiten CAS-Zyklus verfügbar. Interner Adresszähler vorhanden. Max. 66 MHz nur kurz auf dem Markt. Im Gegensatz zu FP RAM und EDO RAM auch Schreiben in Bursts mögl. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 82

13 3.2.7 Synchrone DRAMs SDRAM: SDRAM = Synchronous DRAM. Taktraten: MHz; Zugriffszeiten: 7-15 ns. Arbeiten synchron mit dem Systemtakt. DIMM-Module bis zu 1GB. Intern in mehreren Bänken organisiert Interleaving. Refresh erfolgt intern automatisch. Befehle über 4-PINs: CS,RAS,CAS,WE. Lese- und Schreib-Bursts ( ). CAS Latency: Angabe: CL2 oder CL3 (Taktzyklen). Unterschied bei 100 MHz beträgt beim ersten Zugriff eines Bursts nur 10ns. durchschnittliche Verzögerung 2,5ns. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 83

14 Typischerweise EEPROM auf Modul: Nennt sich SPD = Serial Precence Detect. Speichert Konfigurationsinformation. Optimale Einstellungen automatisch und nicht manuell im BIOS-Setup. Theoretische Bandbreiten: PC66: 528 MB/s; PC100: 800 MB/s PC133: 1064 MB/s; PC150: 1200 MB/s Reales Beispiel: burst timing und PC100 ~ 457 MB/s Unterscheidung zwischen Modulen: registered : mit zusätzl. Pufferchips. unbuffered : ohne Pufferung. ECC = Error-Correcting Code (bessere Fehlererkennung als Parity) Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 84

15 DDR-SDRAM DDR-SDRAM = Double Data Rate SDRAM. DIMM Module haben 184 Kontakte. Kapazität derzeit bis 1GB. Aufbau und Funktion wie SDRAM, aber Daten werden sowohl bei aufund absteigender Taktflanke übertragen doppelte Datenrate. Geschwindigkeitsvorteil nur im Burst-Modus! Namen und Daten (theoretische Bandbreiten): DDR200 PC MHz 1600 MB/s DDR266 PC MHz 2133 MB/s DDR333 PC MHz 2700 MB/s DDR400 PC MHz 3200 MB/s Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 85

16 RDRAM RDRAM = Rambus DRAM ( RIMM Module: 16-Bit mit 184 Kontakten und 32-Bit mit 232 Kontakten. Taktraten: 400, 533 MHz und Zugriffszeiten: 7-15 ns. Speicherarchitektur in Busform. Keine neue Technik, bereits im Nintendo-64 verwendet. Besteht aus drei Komponenten: Memory Controller Channel: 16-Bit breiten Datenbus. 8-Bit Adreßbus (getrennte Leitungen für Zeilen & Spalten). Max. 32 RDRAM-Chips pro Channel. RDRAM: jeder Chip besitzt volle Datenbreite von 16-Bit. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 86

17 Bem.: Intels 840-Chipsatz unterstützt 2 Channels, der 820 nur einen. Hohe Taktung notwendig, da Datenbus nur 16-Bit breit. Wie bei DDR SDRAM werden beide Taktflanken genutzt 800 MHz (max. 1,6 GByte/s pro Channel möglich). Bus-Topologie: Bus muß terminiert werden Vermeidung von Reflexionen. Unbelegte Sockel müssen überbrückt werden C-RIMM. Pro Channel max. 2 RIMMs möglich. Interleaving zwischen Chips. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 87

18 RDRAM-Chip: Datentransfer intern mit Datenbreite 128-Bit und ECC. Interne Taktfrequenz = 100 MHz alle 10 ns können 128 Bit von und zur Speichermatrix transferiert werden (= Channel-Geschw. von 1,6 GByte/s). Interne RDRAM-Logik teilt die Daten in 16-Bit-Pakete auf. Bis zu 16 Bänke (Interleaving intern). Timing-Werte ebenfalls in SPD EPROM auf Modul. Nachteile: Die hohen Taktraten erfordern sehr genaues Timing. Keine großen Geschwindigkeitsvorteile gegenüber SDRAM. Hoher Preis im Vergleich zu SDRAM. Namen und Daten (theoretische Bandbreiten): RIMM1600 PC Bit 400 MHz 1600 MB/s RIMM2100 PC Bit 533 MHz 2133 MB/s RIMM3200 PC Bit 400 MHz 3200 MB/s RIMM4200 PC Bit 533 MHz 4266 MB/s Wettbewerb zwischen SDRAM und RDRAM unentschieden. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 88

19 3.3.1 Aufbau und Funktion 3.3. SRAM SRAM = Static Random Access Memory: Gespeicherte Information wird durch Zustand eines Flip-Flops dargestellt. Benötigen im Gegensatz zu DRAMs keine Auffrischung. Schneller als DRAM, aber geringere Integration: teurer und weniger Kapazität typischerweise für Caches Einheitsspeicherzelle: Besteht aus 6 Transistoren: Zwei für die Auswahl, Je zwei T. pro Inverter. Adressierung eines Bits durch Zeile & Spalte. Zeile 1 WL1 BL1 Spalte 1 BL1 Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 89

20 Aufbau (Blockdiagramm): CS WE SRAM- Steuerung A in Zeilen- Puffer Zeilendekoder Speicherzellenfeld D in Datenpuffer Leseverstärker + I/O-Gatter Datenpuffer D out Spaltendecoder Spalten-Puffer A in Adressen werden ohne Multiplexing übergeben: CS (Chip Select), WE (Write Enable). Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 90

21 3.3.2 Lesen und Schreiben Ablauf beim Lesen: Kein Vorladeschaltkreis notwendig. Entnahme der Zeilenadresse aus Adreßpuffer und Übergabe an Zeilendecoder. Zeilendecoder aktiviert Wortleitungen Auswahltransistoren schalten durch Nun haben alle Bitleitungen die Zustände der Flip-Flops. Leseverstärker hebt Signale an (sind bereits viel stärker als bei DRAMs). Spaltendecoder selektiert I/O-Gatter (Spalte) Ergebnis an Ausgabepuffer. Ablauf beim Schreiben: Spaltenadresse an Spaltendecoder selektiert Spalte. Eingabedaten werden entsprechendem Leseverstärker zugeführt. Gleichzeitig aktiviert der Zeilendecoder eine Zeilenadresse Zugriffstransistoren schalten durch Flip-Flop gibt gespeicherte Daten auf Bitleitungen aus. Verstärktes Eingabesignal viel stärker überschreibt Zustand des Flip-Flops Merkmale: Keine RAS-/CAS-Erholzeiten notwendig Spezielle Zugriffsmodi z.b. Page-Mode und Interleaving überflüssig. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 91

22 3.4. ROM & Freunde Information bleibt auch nach Abschalten der Spannung erhalten. ROM: ROM = Read Only Memory. Zustand einer Speicherzelle definiert durch feste Verdrahtung von Bauelementen zwischen Wort- und Bitleitungen. Daten müssen bereits beim Herstellungsprozeß berücksichtigt werden. Vorteil: sehr kompakter Schaltungsaufbau, da optimiert auf zu speichernde Daten. Nachteil: sehr unflexibel (für die Änderung eines Bits muß die Schaltung geändert werden) reine ROMs sind sehr selten. PROM: PROM = Programmable ROM. Information wird eingebrannt. Hierfür wird eine Maske verwendet, die für die Erzeugung der einzelnen Schichten des Chips verwendet wird. Vorteil: flexibler wie reine ROMs, gleicher Herstellungsprozeß für verschied. Chips (nur unterschiedl. Maske). Nachteil: Programmierung nur durch Hersteller möglich. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 92

23 EPROM: EPROM = Erasable PROM. Spezielle Speichertransistoren repräsentieren Zustand eines Bits. Programmierung durch spezielles Gerät. Löschbar durch Bestrahlung mit UV-Licht (Chips ist mit lichtdurchlässigem Fenster versehen). Programmierzeit: 50ms. Löschzeit: 20 Minuten. Vorteil: Chip mehrfach nutzbar. Nachteil: Löschen umständlich und langsam. EEPROM: EPROM = Electrical EPROM. Z.B. BIOS von PC. Bits werden wie beim EPROM in speziellen Speichertransistoren gesichert. Elektronen werden elektrisch aus Speichertransistor abgesaugt. Schreiben und Löschen erfolgt byteweise Chip muss ausgebaut werden. Programmierzeit: 50ms. Löschzeit: 1ms. Vorteil: Löschen einfacher und schneller. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 93

24 Flash-Speicher: Verwendet in Memory-Cards, Handys, Modems, BIOS,... Ersatz für Festplatten und Disketten weniger empfindlich geg. Stöße etc. Kapazität bis zu 512 MB. Speicherfähigkeit: Jahre. Ca Programmier- und Löschzyklen möglich. Ähnlich wie ein EEPROM aufgebaut. Blockweiser Zugriff z.b. 512 Byte (im Gegensatz zu EEPROM). Lesezugriff: ca ns Block-Schreibzeit: ms Block-Löschzeit: 2-100ms. Vorteile: Sehr flexibel. Chip muss zum programmieren nicht ausgebaut werden. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 94

Flüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher).

Flüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher). 3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche

Mehr

19. Speicher Überblick Entwicklung: Speicherchips

19. Speicher Überblick Entwicklung: Speicherchips 19. Speicher 19.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

RO-Tutorien 3 / 6 / 12

RO-Tutorien 3 / 6 / 12 RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft

Mehr

einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten...

einfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten... 3 DRAM (10) Vor-/Nachteile von DRAM-Bausteinen: periodischer Refresh erforderlich hohe Zugriffszeit von ca. 60 ns für das erste Datenwort, dank FPM kürzere Zugriffszeit von ca. 30 ns für folgende Datenworte

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

RAM - Random Access Memory

RAM - Random Access Memory RAM - Random Access Memory Random Access Memory (dt. Speicher mit wahlfreiem Zugriff), abgekürzt RAM, ist ein Speicher, der besonders bei Computern als Arbeitsspeicher Verwendung findet. RAMs werden als

Mehr

B Hauptspeicher und Cache

B Hauptspeicher und Cache und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:

Mehr

B Hauptspeicher und Cache

B Hauptspeicher und Cache und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher

Mehr

DIE EVOLUTION DES DRAM

DIE EVOLUTION DES DRAM DIE EVOLUTION DES DRAM Gliederung 1. Motivation 2. Aufbau und Funktionsweise 3. SDRAM 4. DDR SDRAM 5. DDR SDRAM Versionen 06.02.2018 Die Evolution des DRAM Folie 2 von 27 1. Motivation Motivation - Immer

Mehr

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung

Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),

Mehr

E Hauptspeicher und Cache

E Hauptspeicher und Cache und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:

Mehr

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1

Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1 Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht

Mehr

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1 9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 7. Vorlesung Klaus Kasper Inhalt Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Digitaltechnik 2 2 Digitaltechnik

Mehr

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM

Referat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM Referat von Sonja Trotter Hauptspeicher / Arbeitsspeicher / Speicher / RAM Inhaltsverzeichnis 1. Einleitung 2. Speicher 3. Hauptspeicher 3.1. Arbeitsspeicher 3.1.1. Allgemein 3.1.2. Leistungsmerkmale des

Mehr

Klassifizierung der Halbleiterspeicher

Klassifizierung der Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig AM nicht löschbar OM POM löschbar EPOM EEPOM statisch AM dynamisch AM abei bedeuten die Abürzungen: OM AM POM EPOM EEPOM

Mehr

Notizen-Neuerungen PC- HAUPTSPEICHER

Notizen-Neuerungen PC- HAUPTSPEICHER PC- HAUPTSPEICHER Einleitung...2 Erklärung... 2 Technische Grundlagen... 3 Die Vorläufer der heutigen Speicherarten...4 Von SDRAM zu DDR RAM und RDRAM... 5 Die Unterschiede zwischen SDRAM und DDR RAM...

Mehr

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM

Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese

Mehr

2. Halbleiterspeicher

2. Halbleiterspeicher 2. Halbleiterspeicher Speicher mit wahlfreiem Zugriff (Random Access Memory): Zu jeder Speicherstelle kann gleich schnell zugegriffen werden. Matrixförmige Anordnung von 1Bit Speicherzellen, jede Speicherzelle

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Rechnerorganisation. 1. Juni 201 KC Posch

Rechnerorganisation. 1. Juni 201 KC Posch .6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus

Mehr

Digitaltechnik. 6 Speicherelemente. Revision 1.4

Digitaltechnik. 6 Speicherelemente. Revision 1.4 Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser

Mehr

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12

Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12 Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

Ergänzung: RAM und ROM. SS 2012 Grundlagen der Rechnerarchitektur Speicher 72

Ergänzung: RAM und ROM. SS 2012 Grundlagen der Rechnerarchitektur Speicher 72 Ergänzung: RAM und ROM SS 2012 Grundlagen der Rechnerarchitektur Speicher 72 Speichern eines Bits versus viele MB Wir wissen wie wir einzelne Bits speichern können (Erinnerung: Latches, Flip Flops) Mehrere

Mehr

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Elektrizitätslehre und Elektronik. Halbleiterspeicher 1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

Computer-Systeme. Teil 3: Das Boxmodell von Variablen

Computer-Systeme. Teil 3: Das Boxmodell von Variablen Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen

Mehr

Mikroprozessortechnik Grundlagen 1

Mikroprozessortechnik Grundlagen 1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches

Mehr

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk

Lerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk . Kingston DIMM Riegel, High-End RAM mit Passiv-Kühlung Autor: Ramon Schenk Inhaltsverzeichnis 1 Übersicht Dokumentation... 2 2 Der... 2 2.1 Erläuterung... 2 2.2 Speicherverfahren... 2 2.3 Bedeutung des

Mehr

Speicher (1) zur Realisierung eines Rechnerspeichers benötigt man eine Materie mit physikalischen Eigenschaften, die

Speicher (1) zur Realisierung eines Rechnerspeichers benötigt man eine Materie mit physikalischen Eigenschaften, die Speicher (1) Definition: Speichern ist die kurz- oder langfristige Änderung einer oder mehrerer physikalischer Eigenschaften einer Materie durch ein externes Ereignis. zur Realisierung eines Rechnerspeichers

Mehr

REFERAT ÜBER RAM-MODULE:

REFERAT ÜBER RAM-MODULE: REFERAT ÜBER RAM-MODULE: I N H A L T : M O D U L F O R M E N R A M - T y p e n T A K T R A T E N D A T E N R A T E N B U R S T - M O D I D Y N A M I S C H E S - R A M S T A T I S C H E S - R A M C O L

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie 1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl

Mehr

Halbleiterspeicher. Halbleiterspeicher

Halbleiterspeicher. Halbleiterspeicher Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung

Mehr

2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first

2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first 2. Ansatzpunkt: Reduktion der Penalty 2.1. Early Restart und critical word first Beide Techniken basieren darauf, die Wartezeit der CPU auf das Mindestmaß zu beschränken. Early restart lädt den Block wie

Mehr

SRAM-Zelle Lesevorgang

SRAM-Zelle Lesevorgang SRAM-Zelle Lesevorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High - Potential 195 SRAM-Zelle Schreibvorgang 1 im Flipflop gespeichert U DD Bit Bit Wort - Low - Potential - High

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 14. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Halbleiterspeicher i Statisches RAM Dynamisches RAM Zahlendarstellung

Mehr

Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :

Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : H. Hauptspeicher H.. Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : Hierarchische Datenspeicherung. - Programmierung, Datenbanken,

Mehr

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin

Vorlesung. Technologische Grundlagen der Informationsverarbeitung. Speicherung von Daten. Dipl.-Ing. Gert Martin Vorlesung Technologische Grundlagen der Informationsverarbeitung Speicherung von Daten Dipl.-Ing. Gert Martin Datenspeicherung Prinzipien: Magnetische Speicherung Halbleiterspeicher (Speicher mit elektronischen

Mehr

Rechnernetze und Organisation

Rechnernetze und Organisation Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer

Mehr

Speicherkapazität und Zugriffszeit einiger. Informationsspeicher. Informationsspeicher

Speicherkapazität und Zugriffszeit einiger. Informationsspeicher. Informationsspeicher Informationsspeicher sind eine entscheidende Grundlage für Informationstechnik, sie haben die Aufgabe, Daten und Programme effektiv verfügbar zu machen. Ihre technischen und ökonomischen Parameter begrenzen

Mehr

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie

Mehr

Vorlesung: Technische Informatik 3

Vorlesung: Technische Informatik 3 Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches.

6 Speicherelemente. Digitaltechnik. Übersicht. Adressen. Read-Only Memory ROM. Random Access Memory RAM. Datenbusse. Caches. A Digitaltechnik 6 Speicherelemente Übersicht n Read-Only Memory ROM Random Access Memory RAM Datenbusse Revision 1.4 Caches Speicher Memory RAM in PCs ROM: read-only memory RAM: random-access memory (besser

Mehr

PC-Speichertechnologien im Überblick

PC-Speichertechnologien im Überblick PC-Speichertechnologien im Überblick Student: Martin Stephan Matrikel-Nr.: 11556 Fach: LCT Labor-Computertechnik Studiengang: Technische Informatik Angewandte Informatik Semester: I7I 1 Inhaltsverzeichnis

Mehr

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für 1.3 Speicherwerk (1) Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für Leistungsfähigkeit und Kosten eines Rechners Idealvorstellung Ausreichend Kapazität Zugriffszeit kann stets

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

Klausur zur Mikroprozessortechnik

Klausur zur Mikroprozessortechnik Prof. Dr. K. Wüst WS 2001 FH Gießen Friedberg, FB MNI Studiengang Informatik Klausur zur Mikroprozessortechnik Nachname: Vorname: Matrikelnummer: 7.3.2001 Punkteverteilung Aufgabe Punkte erreicht 1 3 2

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

Speicher. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Speicher. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Speicher Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Historische Entwicklung Begriffe SRAM DRAM Nichtflüchtige Speicher Caches Speicher 2 Lernziele

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.

Mehr

Der Prozessor, der mitdenkt! Alles zu intelligenter Leistung und den Intel Core i5 vpro Prozessoren mit Turbo-Boost-Technik.

Der Prozessor, der mitdenkt! Alles zu intelligenter Leistung und den Intel Core i5 vpro Prozessoren mit Turbo-Boost-Technik. Page 1 of 7 Empfehlungen von plista Schlossgarten mit Gewalt mehr US-Astronomen finden «bewohnbaren» Planeten mehr Teure Kredite ablösen & Zinsen sparen Dispo und andere Kredite mit dem günstigen C&A Ratenkredit

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Speicherarten eines Mikrokontrollers

Speicherarten eines Mikrokontrollers Speicherarten eines Mikrokontrollers Simon Hermann 4. Juni 2015 Speicherarten eines Mikrokontrollers Gliederung Klassifizierung von Halbleiterspeichern EEPROM 1. Aufbau 2. Read/Write Prozess 3. Arten der

Mehr

Speichermedien

Speichermedien Definition = alle Medien die Informationen/Daten aufnehmen oder zeitweise speichern Daten= Informationen die technische Geräte verarbeiten können Verschiedene Arten zu Speichern: USB-Sticks Speicherkarten

Mehr

4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3)

4 DRAM-Varianten (2) 4 DRAM-Varianten. 4 DRAM-Varianten (4) 4 DRAM-Varianten (3) 4 DRAM-Varianten Möglichkeiten der Beschleunigung des Zugriffs auf Daten aus DRAM-Bausteinen: 1) Überlappung: Auslesen eines Datenwortes erfolgt simultan zum Anlegen der Adresse für den nächsten Zugriff

Mehr

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches

Speicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Prof. Dr.-Ing. Sorin A. Huss Fachbereich Informatik Integrierte Schaltungen und Systeme SS 2009 Integrierte Schaltungen und Systeme Einführung

Mehr

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme SSDs und Flash Memory Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme Seite 2 Inhalt Motivation Aufbau und Funktionsweise NAND vs NOR SLC vs MLC Speicherorganisation Vergleich mit konventionellen

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

Grundlagen der Rechnerarchitektur. Speicher

Grundlagen der Rechnerarchitektur. Speicher Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie

Mehr

(51) Intel e G06F 12/08

(51) Intel e G06F 12/08 (19) Europäisches Patentamt European Patent Office Office europeen.peen des brevets ^ P 0 772 1 29 A2 (12) EUROPÄISCHE PATENTANMELDUNG (43) Veröffentlichungstag: 07.05.1997 Patentblatt 1997/19 (51) Intel

Mehr

Hardware - Komponenten

Hardware - Komponenten Hardware - Komponenten Gehäuse Mainboard Prozessor Hauptspeicher Schnittstellen Erweiterungskarten www.allgemeinbildung.ch - 12.03.2009 Gehäuse (Tower) ❼ (1) Einschübe für Laufwerke (Floppy, CD, DVD) (2)

Mehr

als Powerpoint-Präsentation bestellen unter www.computer-wissen.net bzw. www.sic-info.de

als Powerpoint-Präsentation bestellen unter www.computer-wissen.net bzw. www.sic-info.de Übersicht Speicher Speichermedien nur systemintern verwendet (nicht vom Benutzer) z.b. Hauptspeicher... vom Benutzer (extern) verwendet z.b. Festplatte, CD, USB-Stick... 07-10-27 (c) Dipl.-Inf. Göran Sonnemann

Mehr

Teil I: Wat isse ne Mikrokontroller?

Teil I: Wat isse ne Mikrokontroller? Programmierung von ATMEL AVR Mikroprozessoren am Beispiel des ATtiny13 Eine Einführung in Aufbau, Funktionsweise, Programmierung und Nutzen von Mikroprozessoren Teil I: Wat isse ne Mikrokontroller? Wat

Mehr

Software-Beschreibung Elektronische Identifikations-Systeme BIS Softwarekopplung PROFIBUS DP mit BIS C-60_2-...an S7

Software-Beschreibung Elektronische Identifikations-Systeme BIS Softwarekopplung PROFIBUS DP mit BIS C-60_2-...an S7 Software-Beschreibung Elektronische Identifikations-Systeme BIS Softwarekopplung PROFIBUS DP mit BIS C-60_2-...an S7 Dieser Funktionsbaustein ermöglicht eine Kommunikation zwischen einer Balluff- Auswerteeinheit

Mehr

Automation und Prozessrechentechnik

Automation und Prozessrechentechnik Automation und Prozessrechentechnik Sommersemester 2 Prozessrechner, Mikroprozessor Aufgabe eines Prozessrechners Ein Prozessrechner ist ein (digitaler) Rechner, der einen technischen Prozess nach Vorgaben

Mehr

Michael Gründl CS CN 24.09.2004. Themen:

Michael Gründl CS CN 24.09.2004. Themen: Themen: RAID: - Level - Parity (Referat Neuser) - Physikalischer Aufbau o Software-Raid o Hardware-Raid o Konfiguration (siehe Übung) - Speichernetze o DAS o NAS o SAN Halbleiterspeicher: - Übersicht -

Mehr

Mikrocomputertechnik - Speicher

Mikrocomputertechnik - Speicher 4. peicher 4.1 Allgemeines peicherpyramide 4-1 peichermatrix 4-2 4.2 Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig RAM nicht löschbar ROM PROM löschbar

Mehr

Epromologie, Grundwissen

Epromologie, Grundwissen Epromologie, Grundwissen von Peter Bee und Erwin Reuß EPROM's, oder ROM's, sind eine sehr nützliche Sache. Eingesetzt werden sie immer dann, wenn ein Programm sofort nach dem Einschalten des Computers

Mehr

DDR2 - Die Grundlagen

DDR2 - Die Grundlagen DDR2 - Die Grundlagen Alles wird schneller! Einleitung Auf den ersten Blick sieht ein DDR2-Modul aus wie ein seit eh und je bekannter Speicherriegel. Ein wenig über 13 cm lang und rund 3 cm hoch. Doch

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel

Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel 2 Der Mikrocontroller Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel 1 beschrieben. Auf dem Chip sind die, ein ROM- für das Programm, ein RAM- für die variablen

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

Hardware-Komponenten. DI (FH) Levent Öztürk

Hardware-Komponenten. DI (FH) Levent Öztürk Hardware-Komponenten DI (FH) Levent Öztürk Motherboard/ Hauptplatine Die Hauptplatine ist die zentrale Platine eines Computers. Auf ihr sind die einzelnen Bauteile wie Hauptprozessor (CPU), Speicher, der

Mehr

Eine Möglichkeit: Latch als Speicherzelle

Eine Möglichkeit: Latch als Speicherzelle SRAM Eine Möglichkeit: Latch als Speicherzelle Man könnte ein Latch z.b. aus Gated Invertern benutzen Diese Zelle benötigt 4 Steuerleitungen (LD, RD und Inverse), einen Bus, 2 Versorgungen Viele Leitungen

Mehr

EEPROM Lesen/Schreiben über SPI-Bus

EEPROM Lesen/Schreiben über SPI-Bus EEPROM Lesen/Schreiben über SPI-Bus Experiment EEPROMtest 6 A.Schultze / DK4AQ 15.06.2013 Was ist ein EEPROM? EEPROM = Electrical Erasable Programmable Read Only Memory Ein EEPROM kann elektrisch geschrieben

Mehr

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset. Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur

Mehr

CU-R-CONTROL. Beschreibung zur Schaltung ATMega16-32+ISP MC-Controller Steuerung auf Basis ATMEL Mega16/32. Autor: Christian Ulrich

CU-R-CONTROL. Beschreibung zur Schaltung ATMega16-32+ISP MC-Controller Steuerung auf Basis ATMEL Mega16/32. Autor: Christian Ulrich Seite 1 von 10 CU-R-CONTROL Beschreibung zur Schaltung ATMega16-32+ISP MC-Controller Steuerung auf Basis ATMEL Mega16/32 Autor: Christian Ulrich Datum: 08.12.2007 Version: 1.00 Seite 2 von 10 Inhalt Historie

Mehr

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten?

Teil 2.3. Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? Speichern von Daten Teil 2.3 Welche Hardware (Elektronik) benutzt ein Computer zum Speichern von Daten? 1 von 23 Inhaltsverzeichnis 3... Speicher sind Wichtig! 4... Speicher Einheiten 7... Flüchtiger Speicher

Mehr

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Speicherung von Signalen - Flipflops, Zähler, Schieberegister Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen

Mehr

Hardware Crash Course

Hardware Crash Course Hardware Crash Course Marc Langheinrich Frauenförderung D-INFK ETH Zürich Der erste PC (IBM, 1981) Intel 8088, 4.77MHz 16kB Hauptspeicher (erweiterbar bis 64kB) 360kB 5¼ Floppy (optional) MDA Grafikkarte

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

Quick XMP Ü bertaktungseinstellungen

Quick XMP Ü bertaktungseinstellungen Quick XMP Ü bertaktungseinstellungen Intel XMP (Extreme Memory Profile) ermöglicht Anwendern das einfache Ü bertakten von XPG Speicher durch die Änderung von Einstellungen im BIOS und somit das Erreichen

Mehr

Die neue Satellite-Familie.

Die neue Satellite-Familie. Die neue Satellite-Familie. 433 MHz (2610CDT) oder 466 MHz (2650XDVD) Intel Mobile Celeron Prozessor für besonders hohe Leistung 12,1 TFT- (2610CDT) oder 14,1 TFT (2650XDVD) Farbdisplay für brillante Sichtverhältnisse

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

Die Komponenten in Ihrem Computer 14.05.2008

Die Komponenten in Ihrem Computer 14.05.2008 Fast überall stehen Sie, die Computer. Sobald man über Computer spricht, fallen sehr viele Fachbegriffe, wie RAM, Dual-Core, MHz, GHz, SATA, ATA, um nur einige zu nennen. Viele können aber mit diesen Begriffe

Mehr

Neue Speichermedien für Datenbanken

Neue Speichermedien für Datenbanken Projektpräsentation im Wahlmodul Datenbank Implementierungstechniken 10. Juli 2015 Inhalt 1 Flash Memory (SSD) vs. Main Memory (DRAM) 2 Auswirkungen auf DBS-System 3 Kennzahlen 4 Aspekte von Green IT 5

Mehr

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der

Mehr