Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).
|
|
- Kurt Lehmann
- vor 8 Jahren
- Abrufe
Transkript
1 3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche einzelne Chips, heute Speichermodule mit mehreren Chips. Problem: Kluft zwischen CPU Takt und Zugriffszeit auf Speicher --> Caches. Flüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher). Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS). Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 71
2 3.2.1 Aufbau und Funktion 3.2. DRAM DRAM = Dynamic Random Access Memory: Gespeicherte Information wird durch Ladung eines Kondensators dargestellt. Kondensator entlädt sich im Laufe der Zeit Auffrischung notwendig. Nicht so schnell wie SRAM, aber günstig typ. Module zu 256/512 MB. Einheitsspeicherzelle: Besteht aus 1 Kondensator und 1 Transistor (speichert 1-Bit). Anordnung beispielsweise als Matrix (z.b. 4 MBit Chip = 2048x2048 Zellen). Adressierung eines Bits durch Zeile & Spalte. Zeile 1 WL1 BL1 BL1 Spalte 1 Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 72
3 Aufbau (Blockdiagramm): RAS CAS WE DRAM- Steuerung Vorladeschaltkreis A in Adreß- Puffer Zeilendekoder Speicherzellenfeld D in Datenpuffer Leseverstärker + I/O-Gatter Datenpuffer D out Spaltendecoder Adressen werden immer in zwei Teilen übergeben; Multiplexing mit: RAS (Row Address Strobe), CAS (Column Address Strobe). Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 73
4 3.2.2 Lesen und Schreiben Ablauf beim Lesen: Vorladeschaltkreis lädt alle Bitleitungspaare (BL) vor jedem Zugriff auf V cc /2 (sorgt ferner für exakt gleiches Potential auf allen Bitleitungspaaren). Entnahme der Zeilenadresse aus Adreßpuffer und Übergabe an Zeilendecoder. Zeilendecoder aktiviert die gewünschten Wortleitungen Ladungen aller Kondensatoren der adressierten Zeile fließen auf die Bitleitungen Kapazität der Kondensatoren sehr gering nur sehr kleine Potentialänderungen (ohne Vorladeschaltkreis wäre Auslesen fehleranfällig) Leseverstärker verstärkt die Potentialdifferenz der Bitleitungspaare. Alle Leseverstärker geben das Signal an I/O-Gatter ab. Spaltendecoder selektiert I/O-Gatter (Spalte) Ergebnis an Ausgabepuffer. Bem.: Schaltung erzeugt beim Auslesen gleichzeitig einen Refresh der Daten! Ablauf beim Schreiben: Zeilenadresse RAS-Signal mit WE aktivieren. Restlicher Ablauf ähnlich wie beim Lesen. Am Ende stellt der Vorladeschaltkreis die Bitleitungspaare auf V cc /2 ein. der nächste Speicherzyklus kann beginnen Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 74
5 Wichtige Zeiten: RAS-Vorladezeit (RAS Precharge Time, t PR ) = Zeit für Vorladen & Ausgleichen erst danach kann der Chip einen Zugriff auf seine Speicherzellen ausführen. RAS-Zugriffszeit (RAS active time, t RAS ): Zeitspanne zw. Anlegen der Zeilenadresse und Ausgabe der Daten. CAS-Zugriffszeit (CAS access time, t CAS ): Zeitspanne zw. dem Anlegen der Spaltenadresse und der Ausgabe der Daten (wesentlich kürzer als t RAS ). Zykluszeit = RAS-Zugriffszeit + RAS-Vorladezeit: Zeit, bis Speicher für nächsten Zugriff wieder bereit ist (ca. 80% für t PR ). Ansteuerung der Speicherchips durch Memory-Controller: in Northbridge integriert. Schnittstelle zw. Systembus und Signalleitungen der DRAM-Chips. Steuert: Multiplexing (Zeilen-/Spaltenadresse) und Auffrischung (Refresh) Auffrischung Je nach Spezifikation alle 1 16ms (beim Lesen automatisch). Moderne DRAM-Chips verfügen über mehrere interne Refresh-Modi. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 75
6 RAS-only-Refresh: Am weitesten verbreitet (beherrschen alle DRAM-Typen). Durchführen eines Blindlesezyklus. Nur RAS-Signal wird aktiviert = Refresh-Zeile (CAS bleibt inaktiv). Zeile wird gelesen und verstärkt, aber nicht zum Ausgangsdatenpuffer übertragen (wegen fehlendem CAS-Signal). Externe Logik notwendig, die alle Zeilen nach und nach selektiert. (DMA-Chip löst periodisch, mithilfe des Timers, eine Blindübertragung aus). CAS-vor-RAS-Refresh: Refresh-Adresse wird von einem internen Adreßzähler hochgezählt Es sind auch mehrere Refresh-Zyklen hintereinander möglich (bis ca. 200). Anstoß des Refresh von außen durch Signalfolge CAS vor RAS. Spart DMA-Zyklen gegenüber RAS-only-Refresh. Hidden-Refresh: Refresh wird direkt an den Lesezyklus angehängt (versteckt hinter Lesezugriff). Effektiver, da kein Refresh beginnt, während Daten ausgelesen werden. Kein explizites Anstoßen von außen notwendig. DRAM-Chip hat internen Adreßzähler. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 76
7 3.2.4 Betriebsmodi Ziel: Zugriffszeiten verkürzen Page-Mode: Bei aufeinanderfolgenden Adressen bleibt die Zeilenadresse identisch. Zeilenadresse (RAS) einmal angelegen, Spaltenadresse (CAS) ändern. RAS Vorladezeit entfällt, sowie Übertragung & Dekodierung der Zeilenadresse Zykluszeit bis zu 70% weniger (für nachfolgende Zugriffe) ca. 200 Zugriffe innerhalb einer Page am Stück möglich, dann Potentialabgleich notwendig. Beispiel: 1 MBit Chip (1024x1024) 1 Page hat 1024 Bits. (32-Bit Datenbus beim i Chips 4 KB MMU-Page = 32x1024 Bit) Interleave-Mode: Ziel: Umgehung der RAS-Vorladezeit. Speicherbereiche werden in Blöcke aufgeteilt (z.b. alle geraden Adressen in Bank-0 / alle ungerade Adressen in Bank-1). Bei sequentiellen Adreßzugriffen wird zwischen den Bänken abgewechselt. während Zykluszeit für Bank-1 noch läuft, bereits Zugriff auf Bank-0 mögl. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 77
8 3.2.5 Speichermodule DIPs: Einzelner Speicherchips In Motherboard eingelötet oder mit Sockel. DIP = Dual Inline Package. Bis Ende der 80er Jahre. SIP Modul: 30 PINs, Datenbreite 8-Bit. SIP = Single Inline Package. Für 16-Bit Systeme (286, 386SX). Kapazitäten: bis 1MB. SIMM Modul: 30 Kontakte, Datenbreite 8-Bit. SIMM = Single Inline Memory Module. Paarweise in 16-Bit Systemen (286, 386SX). Vierfach in 32-Bit Systemen (386DX, 486). Kapazitäten: 256KB, 1MB, 4MB und sehr selten 16MB. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 78
9 PS/2 SIMM Modul: 72 Kontakte, Datenbreite 32-Bit. PS/2 = IBM Personal System/2. Kapazitäten: 1-16 MB (FPM RAM) und 64MB (EDO RAM): Mind. 1 Modul im 486, ab Pentium paarweise. DIMM Modul: 168 Kontakte, Datenbreite 64-Bit. Kontakte auf beiden Seiten nicht verbunden. DIMM = Double Inline Memory Module. Kapazitäten: MB (SDRAMs). EDO-DIMMs für Apple Rechner. Primär für Pentium II/III und AMD Systeme. RIMM Modul: 168 Kontakte, Datenbreite 16-Bit. 184 Kontakte, Datenbreite 32-Bit. RIMM = Rambus Inline Memory Module. Für Pentium III und P4; Kapazitäten -1GB. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 79
10 3.2.6 Asynchrone DRAMs Merkmale: Steuerung erfolgt durch bestimmte Sequenzen von Signalflanken. Timing entscheidet über die Funktion. Refresh gesteuert durch Signale. DRAM, FPM, EDO, BEDO. FPM RAM FPM RAM = Fast Page Mode RAM. DRAM Baustein, der den Page-Mode nutzt. Auf SIMM (33 MHz) und PS/2 (66 MHz). Zugriffszeiten: ns. Beispiel: Pentium mit FSB 66 MHz 60ns FPM RAM burst read: Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 80
11 EDO RAM EDO RAM = Extended Data Out RAM. Module: PS/2, SIMM, DIMM. PS/2 Module (66 MHz) und Zugriffszeiten: 50-70ns. Zeitliche Überschneidung von aufeinander folgenden Speicherzugriffen mögl. Chips können Daten noch zum Auslesen bereithalten, während bereits die nächste Adresse angelegt wird ( Extended Data Out). Lesevorgänge können damit bis zu 20 % schneller erfolgen. burst-reads: je nach Chipsatz oder (mit 50ns Chips). Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 81
12 BEDO RAM BEDO RAM = Burst EDO RAM Zugriffszeiten: 50ns Module: PS/2, SIMM. Burst: Nachdem die Adresse angelegt wurde, können die nächsten drei Daten in jeweils einem Taktzyklus gelesen werden Unterschiede zu EDO RAM: Lesedaten erst im zweiten CAS-Zyklus verfügbar. Interner Adresszähler vorhanden. Max. 66 MHz nur kurz auf dem Markt. Im Gegensatz zu FP RAM und EDO RAM auch Schreiben in Bursts mögl. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 82
13 3.2.7 Synchrone DRAMs SDRAM: SDRAM = Synchronous DRAM. Taktraten: MHz; Zugriffszeiten: 7-15 ns. Arbeiten synchron mit dem Systemtakt. DIMM-Module bis zu 1GB. Intern in mehreren Bänken organisiert Interleaving. Refresh erfolgt intern automatisch. Befehle über 4-PINs: CS,RAS,CAS,WE. Lese- und Schreib-Bursts ( ). CAS Latency: Angabe: CL2 oder CL3 (Taktzyklen). Unterschied bei 100 MHz beträgt beim ersten Zugriff eines Bursts nur 10ns. durchschnittliche Verzögerung 2,5ns. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 83
14 Typischerweise EEPROM auf Modul: Nennt sich SPD = Serial Precence Detect. Speichert Konfigurationsinformation. Optimale Einstellungen automatisch und nicht manuell im BIOS-Setup. Theoretische Bandbreiten: PC66: 528 MB/s; PC100: 800 MB/s PC133: 1064 MB/s; PC150: 1200 MB/s Reales Beispiel: burst timing und PC100 ~ 457 MB/s Unterscheidung zwischen Modulen: registered : mit zusätzl. Pufferchips. unbuffered : ohne Pufferung. ECC = Error-Correcting Code (bessere Fehlererkennung als Parity) Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 84
15 DDR-SDRAM DDR-SDRAM = Double Data Rate SDRAM. DIMM Module haben 184 Kontakte. Kapazität derzeit bis 1GB. Aufbau und Funktion wie SDRAM, aber Daten werden sowohl bei aufund absteigender Taktflanke übertragen doppelte Datenrate. Geschwindigkeitsvorteil nur im Burst-Modus! Namen und Daten (theoretische Bandbreiten): DDR200 PC MHz 1600 MB/s DDR266 PC MHz 2133 MB/s DDR333 PC MHz 2700 MB/s DDR400 PC MHz 3200 MB/s Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 85
16 RDRAM RDRAM = Rambus DRAM ( RIMM Module: 16-Bit mit 184 Kontakten und 32-Bit mit 232 Kontakten. Taktraten: 400, 533 MHz und Zugriffszeiten: 7-15 ns. Speicherarchitektur in Busform. Keine neue Technik, bereits im Nintendo-64 verwendet. Besteht aus drei Komponenten: Memory Controller Channel: 16-Bit breiten Datenbus. 8-Bit Adreßbus (getrennte Leitungen für Zeilen & Spalten). Max. 32 RDRAM-Chips pro Channel. RDRAM: jeder Chip besitzt volle Datenbreite von 16-Bit. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 86
17 Bem.: Intels 840-Chipsatz unterstützt 2 Channels, der 820 nur einen. Hohe Taktung notwendig, da Datenbus nur 16-Bit breit. Wie bei DDR SDRAM werden beide Taktflanken genutzt 800 MHz (max. 1,6 GByte/s pro Channel möglich). Bus-Topologie: Bus muß terminiert werden Vermeidung von Reflexionen. Unbelegte Sockel müssen überbrückt werden C-RIMM. Pro Channel max. 2 RIMMs möglich. Interleaving zwischen Chips. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 87
18 RDRAM-Chip: Datentransfer intern mit Datenbreite 128-Bit und ECC. Interne Taktfrequenz = 100 MHz alle 10 ns können 128 Bit von und zur Speichermatrix transferiert werden (= Channel-Geschw. von 1,6 GByte/s). Interne RDRAM-Logik teilt die Daten in 16-Bit-Pakete auf. Bis zu 16 Bänke (Interleaving intern). Timing-Werte ebenfalls in SPD EPROM auf Modul. Nachteile: Die hohen Taktraten erfordern sehr genaues Timing. Keine großen Geschwindigkeitsvorteile gegenüber SDRAM. Hoher Preis im Vergleich zu SDRAM. Namen und Daten (theoretische Bandbreiten): RIMM1600 PC Bit 400 MHz 1600 MB/s RIMM2100 PC Bit 533 MHz 2133 MB/s RIMM3200 PC Bit 400 MHz 3200 MB/s RIMM4200 PC Bit 533 MHz 4266 MB/s Wettbewerb zwischen SDRAM und RDRAM unentschieden. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 88
19 3.3.1 Aufbau und Funktion 3.3. SRAM SRAM = Static Random Access Memory: Gespeicherte Information wird durch Zustand eines Flip-Flops dargestellt. Benötigen im Gegensatz zu DRAMs keine Auffrischung. Schneller als DRAM, aber geringere Integration: teurer und weniger Kapazität typischerweise für Caches Einheitsspeicherzelle: Besteht aus 6 Transistoren: Zwei für die Auswahl, Je zwei T. pro Inverter. Adressierung eines Bits durch Zeile & Spalte. Zeile 1 WL1 BL1 Spalte 1 BL1 Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 89
20 Aufbau (Blockdiagramm): CS WE SRAM- Steuerung A in Zeilen- Puffer Zeilendekoder Speicherzellenfeld D in Datenpuffer Leseverstärker + I/O-Gatter Datenpuffer D out Spaltendecoder Spalten-Puffer A in Adressen werden ohne Multiplexing übergeben: CS (Chip Select), WE (Write Enable). Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 90
21 3.3.2 Lesen und Schreiben Ablauf beim Lesen: Kein Vorladeschaltkreis notwendig. Entnahme der Zeilenadresse aus Adreßpuffer und Übergabe an Zeilendecoder. Zeilendecoder aktiviert Wortleitungen Auswahltransistoren schalten durch Nun haben alle Bitleitungen die Zustände der Flip-Flops. Leseverstärker hebt Signale an (sind bereits viel stärker als bei DRAMs). Spaltendecoder selektiert I/O-Gatter (Spalte) Ergebnis an Ausgabepuffer. Ablauf beim Schreiben: Spaltenadresse an Spaltendecoder selektiert Spalte. Eingabedaten werden entsprechendem Leseverstärker zugeführt. Gleichzeitig aktiviert der Zeilendecoder eine Zeilenadresse Zugriffstransistoren schalten durch Flip-Flop gibt gespeicherte Daten auf Bitleitungen aus. Verstärktes Eingabesignal viel stärker überschreibt Zustand des Flip-Flops Merkmale: Keine RAS-/CAS-Erholzeiten notwendig Spezielle Zugriffsmodi z.b. Page-Mode und Interleaving überflüssig. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 91
22 3.4. ROM & Freunde Information bleibt auch nach Abschalten der Spannung erhalten. ROM: ROM = Read Only Memory. Zustand einer Speicherzelle definiert durch feste Verdrahtung von Bauelementen zwischen Wort- und Bitleitungen. Daten müssen bereits beim Herstellungsprozeß berücksichtigt werden. Vorteil: sehr kompakter Schaltungsaufbau, da optimiert auf zu speichernde Daten. Nachteil: sehr unflexibel (für die Änderung eines Bits muß die Schaltung geändert werden) reine ROMs sind sehr selten. PROM: PROM = Programmable ROM. Information wird eingebrannt. Hierfür wird eine Maske verwendet, die für die Erzeugung der einzelnen Schichten des Chips verwendet wird. Vorteil: flexibler wie reine ROMs, gleicher Herstellungsprozeß für verschied. Chips (nur unterschiedl. Maske). Nachteil: Programmierung nur durch Hersteller möglich. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 92
23 EPROM: EPROM = Erasable PROM. Spezielle Speichertransistoren repräsentieren Zustand eines Bits. Programmierung durch spezielles Gerät. Löschbar durch Bestrahlung mit UV-Licht (Chips ist mit lichtdurchlässigem Fenster versehen). Programmierzeit: 50ms. Löschzeit: 20 Minuten. Vorteil: Chip mehrfach nutzbar. Nachteil: Löschen umständlich und langsam. EEPROM: EPROM = Electrical EPROM. Z.B. BIOS von PC. Bits werden wie beim EPROM in speziellen Speichertransistoren gesichert. Elektronen werden elektrisch aus Speichertransistor abgesaugt. Schreiben und Löschen erfolgt byteweise Chip muss ausgebaut werden. Programmierzeit: 50ms. Löschzeit: 1ms. Vorteil: Löschen einfacher und schneller. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 93
24 Flash-Speicher: Verwendet in Memory-Cards, Handys, Modems, BIOS,... Ersatz für Festplatten und Disketten weniger empfindlich geg. Stöße etc. Kapazität bis zu 512 MB. Speicherfähigkeit: Jahre. Ca Programmier- und Löschzyklen möglich. Ähnlich wie ein EEPROM aufgebaut. Blockweiser Zugriff z.b. 512 Byte (im Gegensatz zu EEPROM). Lesezugriff: ca ns Block-Schreibzeit: ms Block-Löschzeit: 2-100ms. Vorteile: Sehr flexibel. Chip muss zum programmieren nicht ausgebaut werden. Systemprogrammierung II, Winter 2002/03, P. Schulthess & M. Schöttner 94
Flüchtige Halbleiterspeicher: statisch: SRAM (für Caches). dynamisch: DRAM (für Arbeitsspeicher).
3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche
Mehr19. Speicher Überblick Entwicklung: Speicherchips
19. Speicher 19.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche
MehrTutorium Rechnerorganisation
Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrDigital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1
Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)
MehrRO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrKlassifizierung der Halbleiterspeicher
Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig AM nicht löschbar OM POM löschbar EPOM EEPOM statisch AM dynamisch AM abei bedeuten die Abürzungen: OM AM POM EPOM EEPOM
Mehreinfache DRAMs sind heute nicht mehr erhältlich, sondern nur noch die schnelleren DRAM-Varianten...
3 DRAM (10) Vor-/Nachteile von DRAM-Bausteinen: periodischer Refresh erforderlich hohe Zugriffszeit von ca. 60 ns für das erste Datenwort, dank FPM kürzere Zugriffszeit von ca. 30 ns für folgende Datenworte
MehrRAM - Random Access Memory
RAM - Random Access Memory Random Access Memory (dt. Speicher mit wahlfreiem Zugriff), abgekürzt RAM, ist ein Speicher, der besonders bei Computern als Arbeitsspeicher Verwendung findet. RAMs werden als
MehrHalbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1
Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM
MehrB Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrB Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrDIE EVOLUTION DES DRAM
DIE EVOLUTION DES DRAM Gliederung 1. Motivation 2. Aufbau und Funktionsweise 3. SDRAM 4. DDR SDRAM 5. DDR SDRAM Versionen 06.02.2018 Die Evolution des DRAM Folie 2 von 27 1. Motivation Motivation - Immer
MehrReferat von Sonja Trotter. Hauptspeicher / Arbeitsspeicher / Speicher / RAM
Referat von Sonja Trotter Hauptspeicher / Arbeitsspeicher / Speicher / RAM Inhaltsverzeichnis 1. Einleitung 2. Speicher 3. Hauptspeicher 3.1. Arbeitsspeicher 3.1.1. Allgemein 3.1.2. Leistungsmerkmale des
MehrModul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1
Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht
MehrBesprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung
Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),
MehrE Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrE Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 6. Vorlesung Klaus Kasper Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2 Frequenzteiler
MehrRechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1
9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 7. Vorlesung Klaus Kasper Inhalt Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Digitaltechnik 2 2 Digitaltechnik
MehrIT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1
IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien
MehrNotizen-Neuerungen PC- HAUPTSPEICHER
PC- HAUPTSPEICHER Einleitung...2 Erklärung... 2 Technische Grundlagen... 3 Die Vorläufer der heutigen Speicherarten...4 Von SDRAM zu DDR RAM und RDRAM... 5 Die Unterschiede zwischen SDRAM und DDR RAM...
MehrSpeicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM
Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese
Mehr13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
MehrErweiterung von Adressraum und Bit Tiefe
Erweiterung von Adressraum und Bit Tiefe Erweiterung des vorigen Beispiels ist offensichtlich: Vergrößerung des Adressraums (in der Größenordnung 2 n ): Füge eine Adressleitung hinzu und verdoppele die
MehrLehrer: Einschreibemethoden
Lehrer: Einschreibemethoden Einschreibemethoden Für die Einschreibung in Ihren Kurs gibt es unterschiedliche Methoden. Sie können die Schüler über die Liste eingeschriebene Nutzer Ihrem Kurs zuweisen oder
MehrMikrocontroller Grundlagen. Markus Koch April 2011
Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede
Mehr2. Halbleiterspeicher
2. Halbleiterspeicher Speicher mit wahlfreiem Zugriff (Random Access Memory): Zu jeder Speicherstelle kann gleich schnell zugegriffen werden. Matrixförmige Anordnung von 1Bit Speicherzellen, jede Speicherzelle
MehrElektrische Logigsystem mit Rückführung
Mathias Arbeiter 23. Juni 2006 Betreuer: Herr Bojarski Elektrische Logigsystem mit Rückführung Von Triggern, Registern und Zählern Inhaltsverzeichnis 1 Trigger 3 1.1 RS-Trigger ohne Takt......................................
MehrRechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1.
Rechnerstrukturen 5. Speicher 5.1 Motivation Speichertypen RAM / ROM Dynamisches RAM Inhalt Cache-Speicher Voll Assoziativ n-wege Assoziativ Direct Mapping 5.2 (c) Peter Sturm, Universität Trier 1 Der
MehrSoftware-Beschreibung Elektronische Identifikations-Systeme BIS Softwarekopplung PROFIBUS DP mit BIS C-60_2-...an S7
Software-Beschreibung Elektronische Identifikations-Systeme BIS Softwarekopplung PROFIBUS DP mit BIS C-60_2-...an S7 Dieser Funktionsbaustein ermöglicht eine Kommunikation zwischen einer Balluff- Auswerteeinheit
MehrQuick XMP Ü bertaktungseinstellungen
Quick XMP Ü bertaktungseinstellungen Intel XMP (Extreme Memory Profile) ermöglicht Anwendern das einfache Ü bertakten von XPG Speicher durch die Änderung von Einstellungen im BIOS und somit das Erreichen
MehrOutlook. sysplus.ch outlook - mail-grundlagen Seite 1/8. Mail-Grundlagen. Posteingang
sysplus.ch outlook - mail-grundlagen Seite 1/8 Outlook Mail-Grundlagen Posteingang Es gibt verschiedene Möglichkeiten, um zum Posteingang zu gelangen. Man kann links im Outlook-Fenster auf die Schaltfläche
MehrCU-R-CONTROL. Beschreibung zur Schaltung ATMega16-32+ISP MC-Controller Steuerung auf Basis ATMEL Mega16/32. Autor: Christian Ulrich
Seite 1 von 10 CU-R-CONTROL Beschreibung zur Schaltung ATMega16-32+ISP MC-Controller Steuerung auf Basis ATMEL Mega16/32 Autor: Christian Ulrich Datum: 08.12.2007 Version: 1.00 Seite 2 von 10 Inhalt Historie
MehrWie man Registrationen und Styles von Style/Registration Floppy Disketten auf die TYROS-Festplatte kopieren kann.
Wie man Registrationen und Styles von Style/Registration Floppy Disketten auf die TYROS-Festplatte kopieren kann. Einleitung Es kommt vor, dass im Handel Disketten angeboten werden, die Styles und Registrationen
MehrKlausur zur Mikroprozessortechnik
Prof. Dr. K. Wüst WS 2001 FH Gießen Friedberg, FB MNI Studiengang Informatik Klausur zur Mikroprozessortechnik Nachname: Vorname: Matrikelnummer: 7.3.2001 Punkteverteilung Aufgabe Punkte erreicht 1 3 2
MehrTechnische Informatik Basispraktikum Sommersemester 2001
Technische Informatik Basispraktikum Sommersemester 2001 Protokoll zum Versuchstag 4 Datum: 21.6.2001 Gruppe: David Eißler/ Autor: Verwendete Messgeräte: - digitales Experimentierboard (EB6) - Netzgerät
MehrSSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme
SSDs und Flash Memory Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme Seite 2 Inhalt Motivation Aufbau und Funktionsweise NAND vs NOR SLC vs MLC Speicherorganisation Vergleich mit konventionellen
MehrSchaltungen Jörg Roth 197
Schaltungen Jörg Roth 197 2.2.2 Flipflops Flipsflops sind einfache rückgekoppelte Schaltungen, die jeweils ein einzelnes Bit speichern können. Es gibt verschiedene Typen, die sich im "Komfort" der Ansteuerung
MehrLerndokumentation. Arbeitsspeicher. Lerndokumentation Arbeitsspeicher. Ausbildung Vorlehre Informatik. Autor: Ramon Schenk
. Kingston DIMM Riegel, High-End RAM mit Passiv-Kühlung Autor: Ramon Schenk Inhaltsverzeichnis 1 Übersicht Dokumentation... 2 2 Der... 2 2.1 Erläuterung... 2 2.2 Speicherverfahren... 2 2.3 Bedeutung des
MehrComputer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology
Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
Mehreasyident Türöffner easyident Türöffner Art. Nr. FS-0007 FS Fertigungsservice
easyident Türöffner Art. Nr. FS-0007 Wir freuen uns, das sie sich für unser Produkt easyident Türöffner, mit Transponder Technologie entschieden haben. Easyident Türöffner ist für Unterputzmontage in 55mm
MehrAGROPLUS Buchhaltung. Daten-Server und Sicherheitskopie. Version vom 21.10.2013b
AGROPLUS Buchhaltung Daten-Server und Sicherheitskopie Version vom 21.10.2013b 3a) Der Daten-Server Modus und der Tresor Der Daten-Server ist eine Betriebsart welche dem Nutzer eine grosse Flexibilität
MehrMatrix42. Use Case - Sicherung und Rücksicherung persönlicher Einstellungen über Personal Backup. Version 1.0.0. 23. September 2015 - 1 -
Matrix42 Use Case - Sicherung und Rücksicherung persönlicher Version 1.0.0 23. September 2015-1 - Inhaltsverzeichnis 1 Einleitung 3 1.1 Beschreibung 3 1.2 Vorbereitung 3 1.3 Ziel 3 2 Use Case 4-2 - 1 Einleitung
MehrDer Prozessor, der mitdenkt! Alles zu intelligenter Leistung und den Intel Core i5 vpro Prozessoren mit Turbo-Boost-Technik.
Page 1 of 7 Empfehlungen von plista Schlossgarten mit Gewalt mehr US-Astronomen finden «bewohnbaren» Planeten mehr Teure Kredite ablösen & Zinsen sparen Dispo und andere Kredite mit dem günstigen C&A Ratenkredit
Mehra. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF
ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren
MehrLubuntu als Ersatz für Windows
Lubuntu als Ersatz für Windows Das kostenfreie Betriebssystem Lubuntu kann als Distribution für ältere Hard- und Software eingesetzt werden, um z.b. Windows als Betriebssystem abzulösen. Lubuntu bietet
MehrBenutzung der LS-Miniscanner
Benutzung der LS-Miniscanner Seit Januar 2010 ist es möglich für bestimmte Vorgänge (Umlagerungen, Retouren, Inventur) die von LS lieferbaren Miniscanner im Format Autoschlüsselgröße zu benutzen. Diese
MehrInstallationsanleitung Maschinenkonfiguration und PPs
Installationsanleitung Maschinenkonfiguration und PPs Release: VISI 19 Autor: Nikodemus Braun Datum: 24. September 2010 Update: Anja Gerlach Datum: 31. Mai 2011 Inhaltsverzeichnis 1 Einbinden der Postprozessoren
MehrSU-2000. http://www.ahlersedv.de. Egerlandstr. 24a, 85368 Moosburg 08761/4245 oder 63708, FAX 1485. Vorteile der Cartridges
Vorteile der Cartridges Der SU-2000 ist ein neues Gang- Programmiergerät, das speziell für die Arbeit ohne PC ausgelegt ist. Die Bedienung ist unkompliziert und umfassend möglich mit dem integrierten LCD-Display
MehrRam/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12
Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static
Mehr5 Zusammengesetzte und reguläre Schaltungsstrukturen
5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare
MehrDIGITALVARIO. Anleitung Bootloader. Ausgabe 0.1 deutsch 29.11.2005. für Direkt-Digital-Vario. Firmware ab 00-06-00 Hardware 01 Seriennummer ab 0003
DIGITALVARIO Anleitung Bootloader Ausgabe 0.1 deutsch 29.11.2005 für Direkt-Digital-Vario Firmware ab 00-06-00 Hardware 01 Seriennummer ab 0003 1. Funktion Der Bootloader dient dazu Updates der Variosoftware
MehrS7-Hantierungsbausteine für R355, R6000 und R2700
S7-Hantierungsbausteine für R355, R6000 und R2700 1. FB90, Zyklus_R/W Dieser Baustein dient zur zentralen Kommunikation zwischen Anwenderprogramm und dem Modul R355 sowie den Geräten R6000 und R2700 über
MehrMeinungen der Bürgerinnen und Bürger in Hamburg und Berlin zu einer Bewerbung um die Austragung der Olympischen Spiele
Meinungen der Bürgerinnen und Bürger in Hamburg und Berlin zu einer Bewerbung um die Austragung der Olympischen Spiele 4. März 2015 q5337/31319 Le forsa Politik- und Sozialforschung GmbH Büro Berlin Schreiberhauer
MehrGEZIELT MEHR SICHERHEIT MIT 4I ACCESS SERVER & 4I CONNECT CLIENT
Seite 1/7 GEZIELT MEHR SICHERHEIT MIT 4I ACCESS SERVER & 4I CONNECT CLIENT ZENTRAL LOKALE MANAGEMENT-PLATTFORM FÜR EINE W ELTWEIT SICHERE INDUSTRIELLE KOMMUNIKATION. Seite 2/7 Auf den folgenden Seiten
MehrPraktikum Digitaltechnik
dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig
MehrA. Ersetzung einer veralteten Govello-ID ( Absenderadresse )
Die Versendung von Eintragungsnachrichten und sonstigen Nachrichten des Gerichts über EGVP an den Notar ist nicht möglich. Was kann der Notar tun, um den Empfang in seinem Postfach zu ermöglichen? In zahlreichen
Mehr1. EINLEITUNG 2. GLOBALE GRUPPEN. 2.1. Globale Gruppen anlegen
GLOBALE GRUPPEN 1. EINLEITUNG Globale Gruppen sind system- oder kategorieweite Gruppen von Nutzern in einem Moodlesystem. Wenn jede Klasse einer Schule in eine globale Gruppe aufgenommen wird, dann kann
MehrElektronischer Kontoauszug
Elektronischer Kontoauszug Mit dem elektronischen Kontoauszug können Sie den papierhaften Auszug, den Sie bisher per Post oder an einem unserer Kontoauszugsdrucker erhalten, vollständig ersetzen. Ihre
MehrAdvoware mit VPN Zugriff lokaler Server / PC auf externe Datenbank
Advoware mit VPN Zugriff lokaler Server / PC auf externe Datenbank Die Entscheidung Advoware über VPN direkt auf dem lokalen PC / Netzwerk mit Zugriff auf die Datenbank des zentralen Servers am anderen
MehrSimulation LIF5000. Abbildung 1
Simulation LIF5000 Abbildung 1 Zur Simulation von analogen Schaltungen verwende ich Ltspice/SwitcherCAD III. Dieses Programm ist sehr leistungsfähig und wenn man weis wie, dann kann man damit fast alles
MehrAuf der linken Seite wählen Sie nun den Punkt Personen bearbeiten.
Personenverzeichnis Ab dem Wintersemester 2009/2010 wird das Personenverzeichnis für jeden Mitarbeiter / jede Mitarbeiterin mit einer Kennung zur Nutzung zentraler Dienste über das LSF-Portal druckbar
MehrCisco AnyConnect VPN Client - Anleitung für Windows7
Cisco AnyConnect VPN Client - Anleitung für Windows7 1 Allgemeine Beschreibung 2 2 Voraussetzungen für VPN Verbindungen mit Cisco AnyConnect Software 2 2.1 Allgemeine Voraussetzungen... 2 2.2 Voraussetzungen
MehrErweiterungen Webportal
Erweiterungen Webportal Adress-Suche Inaktive Merkmale und gelöschte Adresse Die Suche im Webportal wurde so erweitert, dass inaktive Adresse (gelöscht) und inaktive Merkmale bei der Suche standardmässig
MehrLEITFADEN ZUR SCHÄTZUNG DER BEITRAGSNACHWEISE
STOTAX GEHALT UND LOHN Stollfuß Medien LEITFADEN ZUR SCHÄTZUNG DER BEITRAGSNACHWEISE Stand 09.12.2009 Seit dem Januar 2006 hat der Gesetzgeber die Fälligkeit der SV-Beiträge vorgezogen. So kann es vorkommen,
MehrErgänzung: RAM und ROM. SS 2012 Grundlagen der Rechnerarchitektur Speicher 72
Ergänzung: RAM und ROM SS 2012 Grundlagen der Rechnerarchitektur Speicher 72 Speichern eines Bits versus viele MB Wir wissen wie wir einzelne Bits speichern können (Erinnerung: Latches, Flip Flops) Mehrere
MehrAnleitung über den Umgang mit Schildern
Anleitung über den Umgang mit Schildern -Vorwort -Wo bekommt man Schilder? -Wo und wie speichert man die Schilder? -Wie füge ich die Schilder in meinen Track ein? -Welche Bauteile kann man noch für Schilder
MehrComputergruppe Heimerdingen Basiskurs. Karlheinz Wanja & Richard Zeitler
Computergruppe Heimerdingen Basiskurs Karlheinz Wanja & Richard Zeitler Dateiverwaltung (im Haushalt) 2 Dateiverwaltung (im Computer) Speichermedien 1.) Festplatte 2.) Externe Medien Externe Festplatte
MehrBefehlssatz zum High Speed Interface-88-USB (HSI-88-USB) (ab Firmware 0.71) (Version 1.2)
Kurzbeschreibung: Befehlssatz zum High Speed Interface-88-USB (HSI-88-USB) (ab Firmware 0.71) (Version 1.2) Beim HSI-88-USB handelt es sich um ein Interface vom s88-rückmeldebus zum Universal Serial Bus
MehrAuslesen der Fahrtdaten wiederholen Schritt für Schritt erklärt (Funktion Abfrage zur Datensicherung erstellen )
+ twinline GmbH + Am Heidekrug 28 + D-16727 Velten Auslesen der Fahrtdaten wiederholen Schritt für Schritt erklärt (Funktion Abfrage zur Datensicherung erstellen ) Der gewöhnliche Auslesevorgang der aktuellen
MehrDigitaltechnik. 6 Speicherelemente. Revision 1.4
Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser
MehrVon Bits, Bytes und Raid
Von Bits, Bytes und Raid Eine Schnuppervorlesung zum Kennenlernen eines Datenspeichers um Bits und Bytes zu unterscheiden um Raid-Festplattensysteme zu verstehen Inhalt Speicherzellen sind elektronische
MehrEnigmail Konfiguration
Enigmail Konfiguration 11.06.2006 Steffen.Teubner@Arcor.de Enigmail ist in der Grundkonfiguration so eingestellt, dass alles funktioniert ohne weitere Einstellungen vornehmen zu müssen. Für alle, die es
MehrSynchronisierung. Kommunikationstechnik, SS 08, Prof. Dr. Stefan Brunthaler 73
Synchronisierung Kommunikationstechnik, SS 08, Prof. Dr. Stefan Brunthaler 73 Übertragungsprozeduren Die Übertragung einer Nachricht zwischen Sender und Empfänger erfordert die Übertragung des Nutzsignals
MehrFachbereich Physik Dr. Wolfgang Bodenberger
UniversitätÉOsnabrück Fachbereich Physik Dr. Wolfgang Bodenberger Der Transistor als Schalter. In vielen Anwendungen der Impuls- und Digital- lektronik wird ein Transistor als einfacher in- und Aus-Schalter
MehrIntegrated Services Realtime Remote Network
Integrated Services Realtime Remote Network How to CEyeClon Viewer V2 HT-A-003-V2-DE-2013-02-17-TZ-TZ CEyeClon AG Reitschulstrasse 5 2502 Biel / Bienne info@ceyeclon.com www.ceyeclon.com CEyeClon AG, Biel
MehrWindows Vista Security
Marcel Zehner Windows Vista Security ISBN-10: 3-446-41356-1 ISBN-13: 978-3-446-41356-6 Leseprobe Weitere Informationen oder Bestellungen unter http://www.hanser.de/978-3-446-41356-6 sowie im Buchhandel
MehrRechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7
1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
MehrElektrizitätslehre und Elektronik. Halbleiterspeicher
1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden
MehrAnleitung zur Nutzung des SharePort Utility
Anleitung zur Nutzung des SharePort Utility Um die am USB Port des Routers angeschlossenen Geräte wie Drucker, Speicherstick oder Festplatte am Rechner zu nutzen, muss das SharePort Utility auf jedem Rechner
MehrII. Daten sichern und wiederherstellen 1. Daten sichern
II. Daten sichern und wiederherstellen 1. Daten sichern Mit der Datensicherung können Ihre Schläge und die selbst erstellten Listen in einem speziellen Ordner gespeichert werden. Über die Funktion Daten
MehrHandbuch ECDL 2003 Basic Modul 5: Datenbank Access starten und neue Datenbank anlegen
Handbuch ECDL 2003 Basic Modul 5: Datenbank Access starten und neue Datenbank anlegen Dateiname: ecdl5_01_02_documentation_standard.doc Speicherdatum: 14.02.2005 ECDL 2003 Basic Modul 5 Datenbank - Access
Mehr5. Schaltwerke und Speicherelemente S Q
5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 72 chaltwerke vs. chaltkreise chaltkreise bestehen aus
MehrDokumentation. Black- und Whitelists. Absenderadressen auf eine Blacklist oder eine Whitelist setzen. Zugriff per Webbrowser
Dokumentation Black- und Whitelists Absenderadressen auf eine Blacklist oder eine Whitelist setzen. Zugriff per Webbrowser Inhalt INHALT 1 Kategorie Black- und Whitelists... 2 1.1 Was sind Black- und Whitelists?...
MehrInformationen zum neuen Studmail häufige Fragen
1 Stand: 15.01.2013 Informationen zum neuen Studmail häufige Fragen (Dokument wird bei Bedarf laufend erweitert) Problem: Einloggen funktioniert, aber der Browser lädt dann ewig und zeigt nichts an Lösung:
Mehr5 DATEN. 5.1. Variablen. Variablen können beliebige Werte zugewiesen und im Gegensatz zu
Daten Makro + VBA effektiv 5 DATEN 5.1. Variablen Variablen können beliebige Werte zugewiesen und im Gegensatz zu Konstanten jederzeit im Programm verändert werden. Als Variablen können beliebige Zeichenketten
MehrFF-Messanger SMS-Zusatzalarmierung für Feuerwehren
FF-Messanger SMS-Zusatzalarmierung für Feuerwehren Inhaltsverzeichnis: 1. Einleitung:... 2 2. Technischer Background:... 3 3. Systemvoraussetzung:... 3 Mindestvorrausetzung des Computers... 3 Betreib ohne
MehrLieferschein Dorfstrasse 143 CH - 8802 Kilchberg Telefon 01 / 716 10 00 Telefax 01 / 716 10 05 info@hp-engineering.com www.hp-engineering.
Lieferschein Lieferscheine Seite 1 Lieferscheine Seite 2 Inhaltsverzeichnis 1. STARTEN DER LIEFERSCHEINE 4 2. ARBEITEN MIT DEN LIEFERSCHEINEN 4 2.1 ERFASSEN EINES NEUEN LIEFERSCHEINS 5 2.1.1 TEXTFELD FÜR
MehrArithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
MehrComputer-Systeme. Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
MehrComputer-Systeme Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
MehrDALI-16B Features ab Firmware V2.31
DALI-16B Features ab Firmware V2.31 Automatische Adressierung von DALI EVGs Mit dem ISYGLT-DALI-16B-Modul können EVGs beim Austausch gegen neue automatisch adressiert werden. Voraussetzungen: 1. 2. 3.
MehrDer SD-Kartenslot befindet sich an der rechten Gehäuseseite unterhalb der rechteckigen hellgrauen Gummiabdeckung.
1.1 Steckplatz für eine SD-Karte zur Datensicherung 1.2 Verwenden Sie eine SD-Karte zur Datensicherung Ihrer aktuellen Programmierung und die Berichte. Sollte die Kasse einmal einen technischen Defekt
Mehr100 % weniger Maschinen Störungen deshalb = 100 % mehr Maschinen Effizienzen
neuer, revolutionärer Flaschen Strom als übergeordnetes Linien Automatisierungs System inklusive aller Maschinen für einen gesamten Linien Abschnitt zwischen zwei Maschinen Ihr Projekt: zwei vorhandene
Mehr3a Open BIM Workflow - Import und Weiterbearbeitung
3a Open BIM Workflow - Import und Weiterbearbeitung in ALLPLAN Dieses Handbuch gibt Ihnen einen Überblick, welche Einstellungen Sie tätigen müssen, um die besten Ergebnisse im IFC-Datenaustausch zwischen
Mehr