2010 im Halbleiter-ATE-Bereich

Transkript

1 PXI-Semiconductor-Test im Bezug auf die ITRS Roadmap 2010 im Halbleiter-ATE-Bereich Joachim Gläß Konrad GmbH technologies.de

2 Was ist PXI Wer ist ITRS Ziele der ITRS Veröffentlichungen der ITRS Roadmap der ITRS im Vergleich zur PXI Technologie

3 PCI extension for Instrumentation Modulare Plattform für Mess- und Automatisierungs- Aufgaben Offenes System mit mehr als 1400 Modulen basierend auf CompactPCI mit allen Vorteilen der PCI Architektur Europakarten Format 10MHz Reference System Clock

4 Pci extension for Instrumentation Local Bus mit 13 Leitungen und bis zu 42V PXI Trigger Bus (Modul zu Modul Synchronisation) STAR Trigger Bus (hochgenau, 1ns Delay)

5 Funktion FKT ICT SEMI HF Short Test / Continuity Test Komponenten Anwesenheit / Wert Test aktiver Bauteile / Charakteristik Digitaler IC Test / Pattern / Timing Boundary Scan - Flash Programming High Speed Geringe Ströme Hohe Ströme Hohe Messvielfalt Hohe Kanalzahl Parallelität / Nutzentest Hohe Messauflösung anspruchsvolle Aufgabenstellung

6 Organisation aus Experten der Halbleiter Fertiger, Equipment Lieferanten, e Forschungsgesellschaften und Konsortien,,sowie akademische Einrichtungen und staatliche Labore. Gesponsert von ESIA (European Semiconductor Industry Association) JEITA (Japan Electronics and Information TechnologyIndustries Association) KSIA (Korean Semiconductor Industry Association) TSIA (Taiwan Semiconductor Industry Association) SAI (United States Semiconductor Industry Association)

7 Zusammensetzung der ITRS Teilnehmer

8 Das Ziel der ITRS ist eine kostengünstige Verbesserungen in der Leistung der integrierten Schaltungund und den Produkten, die zur Herstellung und Test benötigt werden um damit die Gesundheit und den Erfolg dieser Branche zu gewährleisten. ITRS hält jährlich Konferenzen ab zur öffentlichen Bewertung und Stellungnahme zu den Zielen.

9 Veröffentlicht wird die International Technology Roadmap for Semiconductors. Eine Sammlung vontrends und Forderungen zur Herstellung von IC s für die nächsten äht 15 Jh Jahre Erscheint alle 2 Jahre mit einem jährlichen Update

10 Executive Summary System 2009 ERRATA Executive Summary, list of corrections Drivers Design Test & Test Equipment Process Integration, Devices 2009 ITRS Table Files Links & Structures RF and A/MS Technologies for Wireless Communications Emerging ORTC Tables Overall Technology Roadmap Characters. (Key Roadmap Drivers) Research Devices Emerging Research FOCUS A Tables Test & Test Equipment RF and AMS for Wireless Materials Front FrontEnd FOCUS B Tables Emerging Research Devices (ERD) Processes Lithography Interconnect Fa Emerging Research Materials (ERM) ctory Integration Assembly & FOCUS C Tables Front end Processes (FEP) Process Integration, Packaging Environment, Safety & Devices, & Structures (PIDS) Health Yield FOCUS D Tables Lithography Factory Integration Enhancement Metrology Modeling & Simulation FOCUS E Tables Interconnect Assembly and Packaging FOCUS F Tables System Drivers Design CROSS CUT A Tables Environment, Safety, & Health (ESH) Metrology Modeling & Simulation CROSS CUT B Tables Acronyms Yield Enhancement

11 Themen der jährlichen Updates Trend Beispiel Integration Level Komponenten per Chip / Moore s Law Cost Kosten pro Funktion Speed Mikroprozessor Durchsatz Power Batterie Kapazität Compactness Kleine, leichte Produkte Functionality Flash Speicher, Imager

12 Die nächsten Ziele für Design Prozess Litographie Packaging Environment & Safety Yield Enhancement Test and Test Equipment...

13 Device Trends Test Komplexität Höhere Integration, Digital Analog Mix, Multiple Power Mode, RF,... Concurrent Test, Adaptive Test, Configuration during Test,.. Wirtschaftliche Betrachtungen Parallel Test, Interface Hardware und Kosten, Konfigurierbare Tester Selektion nach Zuverlässigkeit Simulation und Modellierung Burn In, IDDQ und Stress Test, Entdecken von Schwankungen,.. Nahtlose Integration von Simulation und Modellierung der Test Schnittstellen in den Design Prozess

14 Device Trends Höhere Integration Digital Analog Mix Multiple Power Mode Höhere Integration, Digital Analog Mix, Multiple Power Mode, RF,... PXI FPGA Technologie für mehr Performance und Kanäle pro Slot, bis zu 18 unterschiedliche PXI ModuleproChassis Chassis, KT ABexfürerweiterteFunktionen erweiterte KT DIG50IO FPGA Mixed Signal Karte mit 20 Kanälen pro Slot als DIG I/O, PMU, SMU, DPS PXI 4110/3x Serie, PXIe 4154 Batterie Simulator, KT 7500 als 20 Kanal DPS RF PXI HF Signalgeneratoren und Analyzer bis 6,6 GHZ HF Switches für Parallelen Test, KT 7411/12 RFID Karten für bis zu 48 fach parallel Test Alle Anforderung können bereits heute von PXI/PXIe/ABex Modulen erfüllt werden!

15 Test Komplexität Concurrent Test Concurrent Test, Protocol Aware Test, Adaptive Test, Configuration during Test,.. PXI und FPGA Technologien ermöglichen Tester per Slot und sogar Tester per Pin Architektur Protocol laware Test PXI Technologie kann dank FPGATechnologie seit 2007 Protocol Aware Test (Kommunikation zum Prüfling über Protokolle) umsetzen. Adaptive Test Auswertung der Testergebnisse und Anpassung an neue Erfordernisse direkt im FPGA in Real Time Ähnlichkeiten mit Protocol Aware Test. Configuration during Test Theoretisch machbar, PXI/FPGA Hardware ist vorhanden, notwendige PXI Real Time Controller sind verfügbar, Softwaretechnisch sind noch einige Hürden zu nehmen. Ein Teil der Anforderungen kann bereits heute von PXI Technologie erfüllt werden!

16 Wirtschaftliche Betrachtungen Parallel Test, Interface Hardware und Kosten, Konfigurierbare Tester Parallel Test Interface Hardware und Kosten Mit FPGA Technologie True Tester Per Pin Architektur möglich, ohne Overhead! In Abhängigkeit itder Funktion der PXI Module und Komplexität der Bauteile bis zu 128 Devices Parallel Handler Interfacing, ProberDirect Docking, Manipulatoren Standard bei Semiconductor ATE, aber auch bei PXI z.b. mit Konrad ABex Chassis und VPC Verbindungen, Docking Lösungen von ESMO für das ABex. KonfigurierbareTester Die Philosophie der PXI Technologie, seit Jahren etabliert. Alle Anforderung können bereits heute von PXI/PXIe/ABex Modulen erfüllt werden!

17 Selektion nach Zuverlässigkeit Burn In, IDDQ und Stress Test, Entdecken von Schwankungen,.. Burn In IDDQ Stress Test Techniken aus der PXI ATE Welt verfügbar mit Messendem Burn In und Steuerung von Öfen und Klima Schränken Shäk über LbVi LabView VI s Concurrent Test, Adaptive Test, Configuration during Test,.. KT ReACT PXI FPGA basierender Hardware In The Loop Test mit zufällig generierten Parametern Entdecken von Schwankungen In TestStand integrierbare SW Tools zur statistischen Auswertung, basierend auf PXI Messtechnik. Alle Anforderung können bereits heute von PXI/PXIe/ABex Modulen erfüllt werden!

18 Simulation und Modellierung Nahtlose Integration von Simulation und Modellierung der Test Schnittstellen in den Design Prozess Shi Schnittstellen zu Tools Import von VCD Dateien mit KT Tools Tools von Dritt Anbietern Formate TD Scan von TSSI Import von WGL/STIL in NI Format für High Sped DIG I/O Karten gtkwave Pattern Viewer (mit Debug Funktionen) Unterstützt VCD, LXT, LXT2, VZT; GHW IDX, FST Hier gibt es noch einen großen Aufgabenbereich um PXI Technologie, Simulation und Design besser zu Verknüpfen!

19 Viele der in der ITRS Roadmap aufgeführten Ziele sind schon heute mit der PXI Technologie unter Nutzung von FPGA Techniken und hierauf basierende Karten von NI Partnern realisierbar. i Einen Teil der Anwendungen finden Sie auf dem Stand von Konrad Technologies.

20 Vielen Dank für Ihre Aufmerksamkeit. k