Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität

Größe: px
Ab Seite anzeigen:

Download "Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität"

Transkript

1 Parallelrechner (1) Motivation: Bedarf für immer leistungsfähigere Rechner Leistungssteigerung eines einzelnen Rechners hat physikalische Grenzen: Geschwindigkeit von Materie Wärmeableitung Transistorgröße Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität

2 Parallelrechner (2) Bottom-up - Sicht: Ansammlung von untereinander verdrahteten (wie?) Chips (Prozessor- bzw. Speicherelemente) (Anzahl, Größe?) Top-down - Sicht: Ansammlung von parallel auszuführenden Programm(teil)en (Anzahl, Größe?) mit welcher Art von Kommunikation? Themen: Kommunikationsmodelle Verbindungsnetzwerke Metriken und Methoden zur Geschwindigkeitssteigerung Taxonomie von Parallelrechnern

3 Parallelrechner (3) Kommunikationsmodelle Wie kommunizieren die parallel von mehreren s bearbeiteten Programmteile miteinander? Multiprozessoren (gemeinsam benutzter Speicher) Alle s kommunizieren über einen gemeinsam benutzten Speicher durch Ausführung entsprechender Schreib/Lese - Befehle Multiprozessorsystem mit 16 s: P P P P P P Hauptvorteil: einfaches Programmiermodell P P Shared memory P P P P P P P P

4 Parallelrechner (4) Beispiel: Parallelanalyse eines Bildes Multicomputer (verteilter Speicher) Jede hat ihren privaten Speicher. Kommuniziert wird durch über ein Verbindungsnetzwerk verschickte Nachrichten (Botschaften). Multicomputersystem mit 16 s: M M M M P P P P M M M M P P P P Messagepassing interconnection network Private memory P M P M P M P M P P P P M M M M

5 Parallelrechner (5) Hauptvorteil: lokaler Speicher einfach und billig zu implementieren Beispiel: Parallelanalyse des gleichen Bildes Verbindungsnetzwerk Problem: Die Vorteile beider Ansätze schließen sich gegenseitig aus: Multiprozessoren sind schwierig zu implementieren aber leicht zu programmieren Multicomputer sind leicht zu implementieren aber schwierig zu programmieren

6 Parallelrechner (6) Lösungsansatz: Konvergenz in eine Hybridform, welche die Stärken beider Modelle vereint Hauptziel: Entwurf skalierbarer Machine 1 Machine 2 Machine 1 Machine 2 Machine 1 Machine 2 Architekturen Application Application Application Application Application Application Beispiel: Entwurf des shared memory auf verschiedenen Architekturebenen Language run-time system Operating system Language run-time system Operating system Language run-time system Operating system Language run-time system Operating system Language run-time system Operating system Language run-time system Operating system Hardware Hardware Hardware Hardware Hardware Hardware Shared memory Shared memory Shared memory

7 Parallelrechner (7) Verbindungsnetzwerke Bestehen aus bis zu 5 Komponenten: 1. s 2. Speichermodule 3. Schnittstellen 4. Verbindungskanälen (links) 5. Schaltern (switches) Entwurfsaspekte: Topologie Schaltungskonzept Verbindungsalgorithmen Topologie Beschreibt die Anordnung von Verbindungskanälen und Schaltern Meist modelliert in Form von Graphen Entwurfskriterien: o Grad eines Knotens (fanout) o Durchmesser o Dimension

8 Parallelrechner (8) Beispieltopologien: Stern Vollverbindung Baum Ring Gitter Doppeltorus

9 Parallelrechner (9) Würfel Überwürfel (Hypercube) Schaltungskonzept Aufgabe eines switches ist es, ankommende Datenpakete auf jedem seiner input ports zu akzeptieren und über einen korrekten output port weiter zu leiten. Prinzipiell 2 Möglichkeiten der Realisierung: Schalten einer Verbindung (circuit switching) Schalten eines Pakets (store-and-forward packet switching)

10 Parallelrechner (9a)

11 Parallelrechner (10) Beispiel für ein Netzwerk mit Vier Switches: 1 A Input port Output port B C D Four-port switch 2

12 Parallelrechner (11) Beispiel für ein Netzwerk mit circuit switching: 1 A B C D 2

13 Parallelrechner (12a) Beispiel für store-and-forward packet switching: 1 A B Entire packet C D 2

14 Parallelrechner (12b) Beispiel für store-and-forward packet switching: 1 A B C D 2 Entire packet

15 Parallelrechner (12c) Beispiel für store-and-forward packet switching: 1 A B C D 2 Entire packet

16 Parallelrechner (13) Store-and-forward packet switching erfordert das Puffern von Datenpaketen. Prinzipiell 3 Möglichkeiten der Realisierung: Puffern des Inputs Puffern des Outputs Gemeinsames Puffern Routing - Algorithmen Aufgabe ist die Festlegung der Folge von Knoten, die ein Paket durchlaufen muss Kriterien: Gute Ausnutzung der verfügbaren Bandbreite Vermeidung von Verklemmungen (deadlocks)

17 Parallelrechner (14) 1 Output port Input port Beispiel für einen deadlock in einem verbindungsgeschalteten Netzwerk: A B 2 C D Four-port switch 3 4 Es gibt die Möglichkeit des Quellen - Routings oder des Verteilten Routings Letzteres wiederum kann unterteilt werden in statisch und adaptiv

18 Parallelrechner (15) Metriken zur Performanzsteigerung Hardwaremetriken Verzögerung (one-way latency) o Für circuit switching: T S + p/b wobei T S := Verbindungsaufbauzeit p/b := Übertragungszeit p:=paketgröße in bits b:=bandbreite in bits/s o Für packet switching: T a + n ( p/b + T d ) + p/b wobei T a := Zeit für die Zusammensetzung des Pakets, T d := Verzögerung innerhalb eines switches Bandbreite Gesamtbandbreite := Summe aller Verbindungskapazitäten Durchnittsbandbreite := durchschnittliche Outputkapazität der s

19 Parallelrechner (16) Metriken zur Performanzsteigerung Problem: Es gibt einen inhärenten trade-off zwischen den aus den Metriken ableitbaren Zielen o geringe Verzögerung bzw. o hohe Ausnutzung der Bandbreite

20 Parallelrechner (17) Softwaremetriken Schlüsselgröße (aus der Anwendersicht): Geschwindigkeitssteigerung (speedup) Beispielhafte graphische Darstellung: Definition des speedup: n Geschwindigkleitssteigerung n:= Anzahl der s X UP = 1+ ( n 1) f f:= Laufzeit des sequentiellen Codeanteils auf einer Perfekter (optimaler) speedup := linearer speedup 40 Anzahl der s lineare Geschwindigkeitssteigerung N-Körper- Problem Awari Skyline-Matrix- Inversion

21 Parallelrechner (18) Herleitung des speedup: n s active Inherently sequential part Potentially parallelizable part 1 active f 1-f f 1-f T ft (1-f)T/n Amdahl s Gesetz: Perfekter speedup ist in der Realität nicht möglich, da f > 0

22 Parallelrechner (19) Methoden zur Performanzsteigerung Einfachste Methode: Hinzufügen weiterer s Voraussetzung: Das Parallelrechnersystem ist skalierbar Hinsichtlich Bandbreite ist Skalierbarkeit gegeben wenn effektiv mehr Rechner- Leistung zur Verfügung steht, d.h. die mittlere Bandbreite pro nicht fällt. Beispiele: nicht skalierbar: skalierbar:

23 Parallelrechner (20) Allerdings ist letzteres Beispiel nicht skalierbar bzgl. Verzögerung! Wünschenswert wäre, dass die Verzögerung bei der Hinzufügung von s konstant bliebe. Problem: Realität ist, Verzögerung wächst mit Größe (mindestens logarithmisch, wie beim Hypercube) Techniken zur Vermeidung größerer Latenzzeiten: Data replication (z.b. caching, replicas) Prefetching Multithreading

24 Parallelrechner (21) Taxonomie von Parallelrechnern Flynn s Klassifikationsschema: Instruktions- Datenströme ströme Bezeichnung Beispiele 1 1 SISD Klassische Von-Neumann-Maschine 1 mehrere SIMD Vektor-Supercomputer, Matrixprozessor mehrere 1 MISD keine realisierten Rechner mehrere mehrere MIMD Multiprozessoren, Multicomputer

25 Parallelrechner (22) Erweitertes Klassifikationsschema: Parallel computer architectures SIMD SISD MISD MIMD (Von Neumann)? Vector processor Array processor Multiprocessors Multicomputer UMA COMA NUMA MPP COW BUS Switched CC-NUMA NC-NUMA Grid Hypercube Shared memory Message passing

26 Parallelrechner (23) TINA Parallelrechner vom Typ COW der Uni Magdeburg

Proseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme

Proseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme wwwnet-texde Proseminar Rechnerarchitekturen Parallelcomputer: Multiprozessorsysteme Stefan Schumacher, , PGP Key http://wwwnet-texde/uni Id: mps-folientex,v

Mehr

2.5. VERBINDUNGSNETZWERKE GESTALTUNGSKRITERIEN DER NETZWERKE TOPOLOGIE ALS GRAPH. Vorlesung 5 TOPOLOGIE: DEFINITIONEN : Sei G = (V, E) ein Graph mit:

2.5. VERBINDUNGSNETZWERKE GESTALTUNGSKRITERIEN DER NETZWERKE TOPOLOGIE ALS GRAPH. Vorlesung 5 TOPOLOGIE: DEFINITIONEN : Sei G = (V, E) ein Graph mit: Vorlesung 5.5. VERBINDUNGSNETZWERKE Kommunikation zwischen den einzelnen Komponenten eines arallelrechners wird i.d.r. über ein Netzwerk organisiert. Dabei unterscheidet man zwei Klassen der Rechner: TOOLOGIE:

Mehr

Architektur paralleler Plattformen

Architektur paralleler Plattformen Architektur paralleler Plattformen Freie Universität Berlin Fachbereich Informatik Wintersemester 2012/2013 Proseminar Parallele Programmierung Mirco Semper, Marco Gester Datum: 31.10.12 Inhalt I. Überblick

Mehr

Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte

Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Intel 80x86 symmetrische Multiprozessorsysteme Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff

Mehr

2 Rechnerarchitekturen

2 Rechnerarchitekturen 2 Rechnerarchitekturen Rechnerarchitekturen Flynns Klassifikation Flynnsche Klassifikation (Flynn sche Taxonomie) 1966 entwickelt, einfaches Modell, bis heute genutzt Beschränkung der Beschreibung auf

Mehr

Grundlagen der Parallelisierung

Grundlagen der Parallelisierung Grundlagen der Parallelisierung Philipp Kegel, Sergei Gorlatch AG Parallele und Verteilte Systeme Institut für Informatik Westfälische Wilhelms-Universität Münster 3. Juli 2009 Inhaltsverzeichnis 1 Einführung

Mehr

Systeme 1: Architektur

Systeme 1: Architektur slide 1 Vorlesung Systeme 1: Architektur Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Prüfung 18. Februar 2004 8h00-11h40 13h00-18h20 20 Minuten

Mehr

COMPUTERKLASSEN MULTICOMPUTER und SPEZIALANWENDUNGSSYSTEME

COMPUTERKLASSEN MULTICOMPUTER und SPEZIALANWENDUNGSSYSTEME D - CA - XIX - CC,M&SPC - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 19 COMPUTERKLASSEN MULTICOMPUTER und SPEZIALANWENDUNGSSYSTEME Sommersemester 2003 Leitung: Prof. Dr. Miroslaw

Mehr

Netzwerktechnologie 2 Sommersemester 2004

Netzwerktechnologie 2 Sommersemester 2004 Netzwerktechnologie 2 Sommersemester 2004 FH-Prof. Dipl.-Ing. Dr. Gerhard Jahn Gerhard.Jahn@fh-hagenberg.at Fachhochschulstudiengänge Software Engineering Software Engineering für Medizin Software Engineering

Mehr

Kurz: Stimme meinen Vorrednern zu: Angenehme Atmosphäre. Eher ein Fachgespräch als eine Prüfung. Eindeutig zu empfehlen

Kurz: Stimme meinen Vorrednern zu: Angenehme Atmosphäre. Eher ein Fachgespräch als eine Prüfung. Eindeutig zu empfehlen Kursversion WS: 10/11 02.2012 Kurs 1727 Kurz: Stimme meinen Vorrednern zu: Angenehme Atmosphäre. Eher ein Fachgespräch als eine Prüfung. Eindeutig zu empfehlen Grundlagen Parallele Programmierung? Was

Mehr

Mehrprozessorarchitekturen (SMP, Cluster, UMA/NUMA)

Mehrprozessorarchitekturen (SMP, Cluster, UMA/NUMA) Proseminar KVBK Mehrprozessorarchitekturen (SMP, Cluster, UMA/NUMA) Arian Bär 12.07.2004 1. Einleitung 2. Symmetrische Multiprozessoren (SMP) 2.1. Allgemeines 2.2. Architektur 3. Speicherarchitekturen

Mehr

Präsentation Zusammenfassung: OSI-Schichtenmodell, Hub, Switch

Präsentation Zusammenfassung: OSI-Schichtenmodell, Hub, Switch Bechtle Systemhaus Mannheim 03.03.2003 Netzwerkkomponenten Folie 1 Ulrike Müller, Fabian Simon, Sabine Moldaschl, Andreas Peter Präsentation Zusammenfassung: OSI-Schichtenmodell, Hub, Switch Bechtle Systemhaus

Mehr

Hochleistungsrechnen Hybride Parallele Programmierung. Prof. Dr. Thomas Ludwig Universität Hamburg Informatik Wissenschaftliches Rechnen

Hochleistungsrechnen Hybride Parallele Programmierung. Prof. Dr. Thomas Ludwig Universität Hamburg Informatik Wissenschaftliches Rechnen Hochleistungsrechnen Hybride Parallele Programmierung Prof. Dr. Thomas Ludwig Universität Hamburg Informatik Wissenschaftliches Rechnen Inhaltsübersicht Einleitung und Motivation Programmiermodelle für

Mehr

Paralleles Rechnen. (Architektur verteilter Systeme) von Thomas Offermann Philipp Tommek Dominik Pich

Paralleles Rechnen. (Architektur verteilter Systeme) von Thomas Offermann Philipp Tommek Dominik Pich Paralleles Rechnen (Architektur verteilter Systeme) von Thomas Offermann Philipp Tommek Dominik Pich Gliederung Motivation Anwendungsgebiete Warum paralleles Rechnen Flynn's Klassifikation Theorie: Parallel

Mehr

Computational Biology: Bioelektromagnetismus und Biomechanik

Computational Biology: Bioelektromagnetismus und Biomechanik Computational Biology: Bioelektromagnetismus und Biomechanik Implementierung Gliederung Wiederholung: Biomechanik III Statische Elastomechanik Finite Elemente Diskretisierung Finite Differenzen Diskretisierung

Mehr

Protected User-Level DMA in SCI Shared Memory Umgebungen

Protected User-Level DMA in SCI Shared Memory Umgebungen Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen

Mehr

Gliederung Seite 1. Gliederung

Gliederung Seite 1. Gliederung Gliederung Seite 1 Gliederung 1. Klassifikationen...6 1.1. Klassifikation nach der Kopplung der rechnenden Einheiten...6 1.1.1. Enge Kopplung...6 1.1.2. Lose Kopplung...6 1.2. Klassifikation nach der Art

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

Parallele und verteilte Programmierung

Parallele und verteilte Programmierung Thomas Rauber Gudula Rünger Parallele und verteilte Programmierung Mit 165 Abbildungen und 17 Tabellen Jp Springer Inhaltsverzeichnis 1. Einleitung 1 Teil I. Architektur 2. Architektur von Parallelrechnern

Mehr

Rechnernetze 2. Grundlagen

Rechnernetze 2. Grundlagen Rechnernetze 2. Grundlagen Typische Topologien Dedizierte Leitungen Bus Zugangsverfahren Kollisionsfreier Zugang Kollisionserkennung Multicast & Broadcast Eigenschaftsgarantien Zugangsverfahren Ethernet

Mehr

VS3 Slide 1. Verteilte Systeme. Vorlesung 3 vom 22.04.2004 Dr. Sebastian Iwanowski FH Wedel

VS3 Slide 1. Verteilte Systeme. Vorlesung 3 vom 22.04.2004 Dr. Sebastian Iwanowski FH Wedel VS3 Slide 1 Verteilte Systeme Vorlesung 3 vom 22.04.2004 Dr. Sebastian Iwanowski FH Wedel Inhaltsverzeichnis für die Vorlesung Zur Motivation: 4 Beispiele aus der Praxis Allgemeine Anforderungen an Verteilte

Mehr

Hardware-Architekturen

Hardware-Architekturen Kapitel 3 Hardware-Architekturen Hardware-Architekturen Architekturkategorien Mehrprozessorsysteme Begriffsbildungen g Verbindungsnetze Cluster, Constellation, Grid Abgrenzungen Beispiele 1 Fragestellungen

Mehr

Enterprise Computing

Enterprise Computing Enterprise Computing Prof. Dr.-Ing. Wilhelm G. Spruth Teil 6 Partitionierung NUMA Sharing Disk Storage HP Superdome Cell Board 4 Itanium 2 CPU Chips 32 128 Gbyte I/O Bus mit Kühlern Hauptspeicher Anschlüsse

Mehr

Vorlesung "Verteilte Systeme" Wintersemester 2000/2001. Verteilte Systeme. Empfänger Kommunikationssystem. Netzwerk

Vorlesung Verteilte Systeme Wintersemester 2000/2001. Verteilte Systeme. Empfänger Kommunikationssystem. Netzwerk Verteilte Systeme 1. Netzwerke Grundstruktur Sender Empfänger Kommunikationssystem Empfänger Systemsoftware Systemsoftware Hardware Hardware Netzwerk Verteilte Systeme, Wintersemester 2000/2001 Folie 1.2

Mehr

Grundsätzliches. Grundsätzliche Überlegungen zu Netzwerken Stand : Juli 2006

Grundsätzliches. Grundsätzliche Überlegungen zu Netzwerken Stand : Juli 2006 Grundsätzliches Grundsätzliche Überlegungen zu Netzwerken Stand : Juli 2006 Netzanforderungen und - probleme Radikale Designänderungen während des Baus / der Gestaltung von Netzwerken, daher unberechenbare

Mehr

Projektseminar Parallele Programmierung

Projektseminar Parallele Programmierung HTW Dresden WS 2014/2015 Organisatorisches Praktikum, 4 SWS Do. 15:00-18:20 Uhr, Z136c, 2 Doppelstunden o.g. Termin ist als Treffpunkt zu verstehen Labore Z 136c / Z 355 sind Montag und Donnerstag 15:00-18:20

Mehr

Parallelverarbeitung. Parallelverarbeitung. 2. Grundlagen. 2. Grundlagen. 2.1 Parallelität

Parallelverarbeitung. Parallelverarbeitung. 2. Grundlagen. 2. Grundlagen. 2.1 Parallelität 2. Grundlagen Parallelverarbeitung SS 2005 Inhalt Parallelität Ebenen der Parallelität Parallelrechnerarchitekturen Parallele Programmiermodelle 18.04.05 Roland Wismüller, Univ. Siegen roland.wismueller@uni-siegen.de

Mehr

Gregor Michalicek, Marcus Schüler. Multiprozessoren

Gregor Michalicek, Marcus Schüler. Multiprozessoren Gregor Michalicek, Marcus Schüler Gregor Michalicek Marcus Schüler Gregor Michalicek, Marcus Schüler Vorteile gegenüber Singleprozessoren ¾ sind zuverlässiger. Einige Multiprozessorsysteme können trotz

Mehr

Rechneraufbau und Rechnerstrukturen

Rechneraufbau und Rechnerstrukturen Rechneraufbau und Rechnerstrukturen von Prof. Dr. Walter Oberschelp, RWTH Aachen und Prof. Dr. Gottfried Vossen, Universität Münster 7, vollständig überarbeitete und aktualisierte Auflage R.Oldenbourg

Mehr

Chapter 8 Multiple Processor Systems. 8.1 Multiprocessors 8.2 Multicomputers 8.3 Distributed systems

Chapter 8 Multiple Processor Systems. 8.1 Multiprocessors 8.2 Multicomputers 8.3 Distributed systems Chapter 8 Multiple Processor Systems 8.1 Multiprocessors 8.2 Multicomputers 8.3 Distributed systems Multiprocessor Systems Continuous need for faster computers shared memory model message passing multiprocessor

Mehr

Verteilte Systeme. Einführung. Prof. Dr. Oliver Haase

Verteilte Systeme. Einführung. Prof. Dr. Oliver Haase Verteilte Systeme Einführung Prof. Dr. Oliver Haase 1 Definition A distributed system is a collection of independent computers that appears to its users as a single coherent system. - Andrew Tanenbaum

Mehr

Rechnernetze I. Rechnernetze I. 1 Einführung SS 2014. Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404

Rechnernetze I. Rechnernetze I. 1 Einführung SS 2014. Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Rechnernetze I SS 2014 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 9. Mai 2014 Betriebssysteme / verteilte Systeme Rechnernetze I (1/10) i Rechnernetze

Mehr

Rechnerarchitektur SS 2014

Rechnerarchitektur SS 2014 Rechnerarchitektur SS 2014 Parallele Rechnersysteme Michael Engel TU Dortmund, Fakultät für Informatik Teilweise basierend auf Material von Gernot A. Fink und R. Yahyapour 3. Juni 2014 1/30 Mehrprozessorsysteme

Mehr

Beispiel Parallelisierung 2D Laplace. Lagrange Formulierung/Hyperelastisches Material. Finite Differenzen Diskretisierung

Beispiel Parallelisierung 2D Laplace. Lagrange Formulierung/Hyperelastisches Material. Finite Differenzen Diskretisierung Simulation von physikalischen Feldern im menschlichen Körper Implementierung Gliederung Gliederung Wiederholung: Biomechanik III Statische elastomechanische Probleme Finite Elemente Diskretisierung Finite

Mehr

Multiprozessor System on Chip

Multiprozessor System on Chip Multiprozessor System on Chip INF-M1 AW1-Vortrag 25. November 2009 Übersicht 1. Einleitung und Motivation 2. Multiprozessor System on Chip (MPSoC) 3. Multiprozessoren mit Xilinx EDK 4. FAUST SoC Fahrzeug

Mehr

2.1 Verteilte Hardware-Architekturen 2.2 Grundbegriffe verteilter Betriebssysteme 2.3 Verteilte Betriebssystemkerne

2.1 Verteilte Hardware-Architekturen 2.2 Grundbegriffe verteilter Betriebssysteme 2.3 Verteilte Betriebssystemkerne Kap. 2: Systemarchitektur 2.1 Verteilte Hardware-Architekturen 2.2 Grundbegriffe verteilter Betriebssysteme 2.3 Verteilte Betriebssystemkerne Verteilte Systeme 2-1 2.1 Verteilte Hardware-Architekturen

Mehr

Implementierungsansätze für ein FPGA basiertes Multiprozessor. Marco Kirschke INF-M1 Anwendung 1 - Wintersemester 2009/2010 25.

Implementierungsansätze für ein FPGA basiertes Multiprozessor. Marco Kirschke INF-M1 Anwendung 1 - Wintersemester 2009/2010 25. Implementierungsansätze für ein FPGA basiertes Multiprozessor System INF-M1 Anwendung 1 - Wintersemester 2009/2010 25. November 2009 Inhalt Motivation FPGA-based Embedded Systems Entwurfsübersicht zu MPSoC

Mehr

Rechnernetze I. Rechnernetze I. 1 Einführung SS Universität Siegen Tel.: 0271/ , Büro: H-B 8404

Rechnernetze I. Rechnernetze I. 1 Einführung SS Universität Siegen Tel.: 0271/ , Büro: H-B 8404 Rechnernetze I SS 2012 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 20. April 2012 Betriebssysteme / verteilte Systeme Rechnernetze I (1/12) i Rechnernetze

Mehr

InfiniBand Low Level Protocol

InfiniBand Low Level Protocol InfiniBand Low Level Protocol Seminar Ausgewählte Themen in Hardwareentwurf und Optik HWS 08 17.12.2008 Andreas Walter Universität Mannheim Inhalt Motivation InfiniBand Basics Physical Layer IB Verbs IB

Mehr

Grundlagen der Programmierung 2. Parallele Verarbeitung

Grundlagen der Programmierung 2. Parallele Verarbeitung Grundlagen der Programmierung 2 Parallele Verarbeitung Prof. Dr. Manfred Schmidt-Schauÿ Künstliche Intelligenz und Softwaretechnologie 27. Mai 2009 Parallele Algorithmen und Ressourcenbedarf Themen: Nebenläufigkeit,

Mehr

Bsys2 Zusammenfassung. Definition Die CPU ist das Gehirn des Computers. Sie holt Befehle aus dem Speicher und führt sie aus.

Bsys2 Zusammenfassung. Definition Die CPU ist das Gehirn des Computers. Sie holt Befehle aus dem Speicher und führt sie aus. Prozessoren Definition Die CPU ist das Gehirn des Computers. Sie holt Befehle aus dem Speicher und führt sie aus. Register Alle Prozessoren besitzen interne Register, um den Zugriff auf Daten zu beschleunigen.

Mehr

Teil III: Routing - Inhalt I. Literatur. Geometric Routing. Voraussetzungen. Unit Disk Graph (UDG) Geometric Routing 29

Teil III: Routing - Inhalt I. Literatur. Geometric Routing. Voraussetzungen. Unit Disk Graph (UDG) Geometric Routing 29 1 29 Teil III: Routing - Inhalt I Literatur Compass & Face Routing Bounded & Adaptive Face Routing Nicht Ω(1) UDG E. Kranakis, H. Singh und Jorge Urrutia: Compass Routing on Geometric Networks. Canadian

Mehr

Multicore-Architekturen

Multicore-Architekturen Universität Erlangen- Nürnberg Technische Universität München Universität Stuttgart Multicore-Architekturen Vortrag im Rahmen der Ferienakademie 2009 Kurs 1: Programmierkonzepte für Multi-Core Rechner

Mehr

Digitaltechnik und Rechnerstrukturen Lothar Thiele Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 1.

Digitaltechnik und Rechnerstrukturen Lothar Thiele Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 1. Materialien Digitaltechnik und Rechnerstrukturen Lothar Thiele Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 1. Einleitung 1 Digitaltechnik und Rechnerstrukturen Vorlesungs- und

Mehr

6. Parallele Algorithmen

6. Parallele Algorithmen 6. Parallele Algorithmen 6.1 Vorbemerkungen Bisher: Instruktionen von Programmen werden durch einen einzigen Prozessor sequentiell ausgeführt. Eine Beschleunigung von Algorithmen ist dabei nur möglich,

Mehr

Client-Server mit Socket und API von Berkeley

Client-Server mit Socket und API von Berkeley Client-Server mit Socket und API von Berkeley L A TEX Projektbereich Deutsche Sprache Klasse 3F Schuljahr 2015/2016 Copyleft 3F Inhaltsverzeichnis 1 NETZWERKPROTOKOLLE 3 1.1 TCP/IP..................................................

Mehr

Übersicht. Nebenläufige Programmierung. Praxis und Semantik. Einleitung. Sequentielle und nebenläufige Programmierung. Warum ist. interessant?

Übersicht. Nebenläufige Programmierung. Praxis und Semantik. Einleitung. Sequentielle und nebenläufige Programmierung. Warum ist. interessant? Übersicht Aktuelle Themen zu Informatik der Systeme: Nebenläufige Programmierung: Praxis und Semantik Einleitung 1 2 der nebenläufigen Programmierung WS 2011/12 Stand der Folien: 18. Oktober 2011 1 TIDS

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

RO II Übungen ohne Lösungen V16

RO II Übungen ohne Lösungen V16 RO II Übungen ohne Lösungen V16 HRI 23.04.2015 1 Übung 1 (149P) Superskalarität, Parallelität Allgemein, Dynamische Befehlsausführung 1.1 Aufgabe: Superskalarität (27P) 1.) Was bedeutet der Begriff Superskalarität?

Mehr

Visualisierung paralleler bzw. verteilter Programme

Visualisierung paralleler bzw. verteilter Programme Seminar Visualisierung in Informatik und Naturwissenschaften im SS 1999 Visualisierung paralleler bzw. verteilter Programme Holger Dewes Gliederung Zum Begriff Motivation PARADE Beispiel 1: Thread basierte

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Prüfungsprotokoll der mündlichen Prüfung Verteilte Systeme 1678 (Bachelor Informatik)

Prüfungsprotokoll der mündlichen Prüfung Verteilte Systeme 1678 (Bachelor Informatik) Prüfungsprotokoll der mündlichen Prüfung Verteilte Systeme 1678 (Bachelor Informatik) Prüfer: Prof. Dr. Haake Semester der Prüfung: WS 10/11 Datum der Prüfung: 02.05.2011 Dauer: ca. 25 min Note: 2.0 Hier

Mehr

Idee des Paket-Filters

Idee des Paket-Filters Idee des Paket-Filters Informationen (Pakete) nur zum Empfänger übertragen und nicht überallhin Filtern größere Effizienz Netzwerk größer ausbaubar Filtern ist die Voraussetzung für Effizienz und Ausbaubarkeit

Mehr

Parallel Computing Platforms

Parallel Computing Platforms Parallel Computing Platforms Hardware Modelle M. Thaler, TG208, tham@zhaw.ch www.zhaw.ch/~tham Februar 15 1 Literatur - https://computing.llnl.gov/tutorials - http://www.top500.org -[Mattson] pp. 7-12

Mehr

Rechnernetze I SS Universität Siegen Tel.: 0271/ , Büro: H-B Stand: 25.

Rechnernetze I SS Universität Siegen Tel.: 0271/ , Büro: H-B Stand: 25. Rechnernetze I SS 2012 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 25. April 2014 Betriebssysteme / verteilte Systeme Rechnernetze I (1/12) i Rechnernetze

Mehr

Simulation von Computer- und Kommunikationssystemen

Simulation von Computer- und Kommunikationssystemen Computer und Kommunikationssysteme Nachbildung der Verarbeitung in Rechnern und Kommunikation in Netzwerken Belegung und Auslastung von Systemressourcen Analyse von Systemverhalten Systemleistung in der

Mehr

Der Rechner. Grundbegriffe. Aufbau. Funktionsweise. Betriebssystem. Kategorisierung. PC-Komponenten. Prof. Dr. Aris Christidis

Der Rechner. Grundbegriffe. Aufbau. Funktionsweise. Betriebssystem. Kategorisierung. PC-Komponenten. Prof. Dr. Aris Christidis Der Rechner Grundbegriffe Aufbau Funktionsweise Betriebssystem Kategorisierung PC-Komponenten Auf der Grundlage eines Programms kann ein Computer Daten mit seiner Umgebung austauschen, mathematische und

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Generalisierung von großen Datenbeständen am Beispiel der Gebäudegeneralisierung mit CHANGE

Generalisierung von großen Datenbeständen am Beispiel der Gebäudegeneralisierung mit CHANGE Institut für Kartographie und Geoinformatik Leibniz Universität Hannover Generalisierung von großen Datenbeständen am Beispiel der Gebäudegeneralisierung mit CHANGE Frank Thiemann, Thomas Globig Frank.Thiemann@ikg.uni-hannover.de

Mehr

Verkürzung von Entwurfszeiten

Verkürzung von Entwurfszeiten Verkürzung von Entwurfszeiten durch Matlab-basiertes HPC R. Fink, S. Pawletta Übersicht aktuelle Situation im ingenieurtechnischen Bereich Multi-SCEs als Konzept zur Verkürzung von Entwurfszeiten Realisierung

Mehr

1 Konzepte der Parallelverarbeitung

1 Konzepte der Parallelverarbeitung Parallelverarbeitung Folie 1-1 1 Konzepte der Parallelverarbeitung Erhöhung der Rechenleistung verbesserte Prozessorarchitekturen mit immer höheren Taktraten Vektorrechner Multiprozessorsysteme (Rechner

Mehr

Kriterien zur Bewertung von IS. 1. Fachliche Anforderung an die Problemlösung 2. Technische und organisatorische Anforderungen an die Problemlösung

Kriterien zur Bewertung von IS. 1. Fachliche Anforderung an die Problemlösung 2. Technische und organisatorische Anforderungen an die Problemlösung Kriterien zur Bewertung von IS 1. Fachliche Anforderung an die Problemlösung 2. Technische und organisatorische Anforderungen an die Problemlösung Dipl.-Kfm. Claus Häberle WS 2014/2015 # 22 Komponenten

Mehr

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung

Mehr

Rechneraufbau und Rechnerstrukturen

Rechneraufbau und Rechnerstrukturen Rechneraufbau und Rechnerstrukturen von Walter Oberschelp RWTH Aachen und Gottfried Vossen Universität Münster 10. Auflage c 2006 R. Oldenbourg Verlag GmbH, München Inhaltsverzeichnis Auszug... x... aus

Mehr

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten

Mehr

Virtuelle Präsenz. Peer to Peer Netze. Bertolt Schmidt

Virtuelle Präsenz. Peer to Peer Netze. Bertolt Schmidt Virtuelle Präsenz Peer to Peer Netze Bertolt Schmidt Übersicht Einleitung Begriffserklärung; Unterschied zu Client/Server Benötigte Infrastruktur Unterscheidung Pure Hybrid P-2-P Klassifizierung Probleme

Mehr

Entwicklung eines intelligenten FlexRay-Sternkopplers Paul Milbredt, AUDI AG, 11.05.2010, TU Darmstadt

Entwicklung eines intelligenten FlexRay-Sternkopplers Paul Milbredt, AUDI AG, 11.05.2010, TU Darmstadt Entwicklung eines intelligenten FlexRay-Sternkopplers Paul Milbredt, AUDI AG, 11052010, TU Darmstadt Gliederung Elektronikentwicklung bei Audi Grundlagen Ethernet als Vergleich FlexRay Konzept eines intelligenten

Mehr

IT-Systemelektroniker Arbeitskunde

IT-Systemelektroniker Arbeitskunde CBT-Arbeitsheft Lehrer-Version Seite 1 ÜBERSICHTSSEITE Titel Themen Einleitung Netzwerk - Topologien Zeit / Unterrichtsraum 2 Unterrichtsstunden / Klassenraum Einführung Ziel der Übung erklären. Lernziele

Mehr

Hardware/Software-Codesign

Hardware/Software-Codesign Klausur zur Lehrveranstaltung Hardware/Software-Codesign Dr. Christian Plessl Paderborn Center for Parallel Computing Universität Paderborn 8.10.2009 Die Bearbeitungsdauer beträgt 75 Minuten. Es sind keine

Mehr

Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (2) Architektur des Haswell- Prozessors (aus c t) Einführung

Mehr

Rapide An Event-Based Architecture Definition Language

Rapide An Event-Based Architecture Definition Language Rapide An Event-Based Architecture Definition Language Ralf Bettentrup Seminar: Architekturbeschreibungssprachen Wozu Rapide? Computer mit Modem Provider Broker Client Broker PC Prov 1 Client 1 RS-232

Mehr

Vortrag zum Fortsetzungantrag

Vortrag zum Fortsetzungantrag 1 / 18 Vortrag zum Fortsetzungantrag Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Informatik Lehrstuhl für Informations- und Kommunikationsdienste 24.06.2008 2 / 18 Inhalt

Mehr

1 Konzepte der Parallelverarbeitung

1 Konzepte der Parallelverarbeitung Parallelverarbeitung Folie 1-1 1 Konzepte der Parallelverarbeitung Erhöhung der Rechenleistung verbesserte Prozessorarchitekturen mit immer höheren Taktraten Vektorrechner Multiprozessorsysteme (Rechner

Mehr

KNX EtherGate Eine universelle Plattform für KNX/IP Interfaces

KNX EtherGate Eine universelle Plattform für KNX/IP Interfaces WEINZIERL ENGINEERING GMBH F. Heiny, Dr. Th. Weinzierl Bahnhofstr. 6 84558 Tyrlaching Tel. +49 (0) 8623 / 987 98-03 Fax +49 (0) 8623 / 987 98-09 E-Mail info@weinzierl.de KNX EtherGate Eine universelle

Mehr

Smartphone Entwicklung mit Android und Java

Smartphone Entwicklung mit Android und Java Smartphone Entwicklung mit Android und Java predic8 GmbH Moltkestr. 40 53173 Bonn Tel: (0228)5552576-0 www.predic8.de info@predic8.de Was ist Android Offene Plattform für mobile Geräte Software Kompletter

Mehr

Projekt e-energy@home Prof. Dr.-Ing. Ingo Kunold

Projekt e-energy@home Prof. Dr.-Ing. Ingo Kunold Prof. Dr.-Ing. Ingo Kunold Entwurf eines Informations- und Kommunikationssystems zur zeitetikettierten Energiemengenerfassung und zum parametergestützten Last-Management im Energieversorgungsnetz für Privat-Haushalte

Mehr

DTN-Routing-Verfahren

DTN-Routing-Verfahren Humboldt University Computer Science Department DTN-Routing-Verfahren Florian Holzhauer, Ralf Cremerius (fh@fholzhauer.de, cremeriu@informatik.hu-berlin.de) Interplanetary Internet Seminar, 2006 08.06.2006

Mehr

Ethernet Switching und VLAN s mit Cisco. Markus Keil IBH Prof. Dr. Horn GmbH Gostritzer Str. 61-63 01217 Dresden http://www.ibh.de/ info@ibh.

Ethernet Switching und VLAN s mit Cisco. Markus Keil IBH Prof. Dr. Horn GmbH Gostritzer Str. 61-63 01217 Dresden http://www.ibh.de/ info@ibh. Ethernet Switching und VLAN s mit Cisco Markus Keil IBH Prof. Dr. Horn GmbH Gostritzer Str. 61-63 01217 Dresden http://www.ibh.de/ info@ibh.de Der klassische Switch Aufgaben: Segmentierung belasteter Netzwerke

Mehr

Summary. Parallel Programming

Summary. Parallel Programming Summary Kurs 177 Zusammenfassung der kursrelevante Kapitel aus dem Buch von Wilkinson/Allen nd Edition März 006 Summary_177.doc 1/48 Inhaltsverzeichnis (es wurde die Kapitelnummerierung des Buches übernommen)

Mehr

Chapter 8 Ethernet-Switching. CCNA 1 version 3.0 Wolfgang Riggert,, FH Flensburg auf der Grundlage von

Chapter 8 Ethernet-Switching. CCNA 1 version 3.0 Wolfgang Riggert,, FH Flensburg auf der Grundlage von Chapter 8 Ethernet-Switching CCNA 1 version 3.0 Wolfgang Riggert,, FH Flensburg auf der Grundlage von Rick Graziani Cabrillo College Vorbemerkung Die englische Originalversion finden Sie unter : http://www.cabrillo.cc.ca.us/~rgraziani/

Mehr

Hauptdiplomklausur Informatik Januar 2007: Computer Networks

Hauptdiplomklausur Informatik Januar 2007: Computer Networks Universität Mannheim Fakultät für Mathematik und Informatik Lehrstuhl für Praktische Informatik IV Prof. Dr.-Ing. W. Effelsberg Hauptdiplomklausur Informatik Januar 2007: Computer Networks Name: Matrikel-Nr.:

Mehr

Definition. Gnutella. Gnutella. Kriterien für P2P-Netzwerke. Gnutella = +

Definition. Gnutella. Gnutella. Kriterien für P2P-Netzwerke. Gnutella = + Definition Gnutella Ein -to--netzwerk ist ein Kommunikationsnetzwerk zwischen Rechnern, in dem jeder Teilnehmer sowohl Client als auch Server- Aufgaben durchführt. Beobachtung: Das Internet ist (eigentlich

Mehr

Symmetrischer Multiprozessor (SMP)

Symmetrischer Multiprozessor (SMP) Symmetrischer Multiprozessor (SMP) Motivation: ein globaler Adressraum für mehrere Prozesse P i Prozesse P i haben gemeinsame Daten ( shared variables ) private Daten ( private variables ) gemeinsamen

Mehr

Was darf das Grid kosten?

Was darf das Grid kosten? Was darf das Grid kosten? Dr. Marcel Kunze Steinbuch Centre for Computing Abteilung Integration und Virtualisierung Die Kooperation von Darf das Grid was kosten? Infrastruktur: Geschäftsmodell oder Sponsoring?

Mehr

Vorlesung 11: Netze. Sommersemester 2001. Peter B. Ladkin ladkin@rvs.uni-bielefeld.de

Vorlesung 11: Netze. Sommersemester 2001. Peter B. Ladkin ladkin@rvs.uni-bielefeld.de Vorlesung 11: Netze Sommersemester 2001 Peter B. Ladkin ladkin@rvs.uni-bielefeld.de Vielen Dank an Andrew Tanenbaum der Vrije Universiteit Amsterdam für die Bilder Andrew Tanenbaum, Computer Networks,

Mehr

Rolf Wanka Sommersemester 2007 11. Vorlesung 05.07.2007 rwanka@cs.fau.de

Rolf Wanka Sommersemester 2007 11. Vorlesung 05.07.2007 rwanka@cs.fau.de Peer-to to-peer-netzwerke Rolf Wanka Sommersemester 2007 11. Vorlesung 05.07.2007 rwanka@cs.fau.de basiert auf einer Vorlesung von Christian Schindelhauer an der Uni Freiburg Inhalte Kurze Geschichte der

Mehr

Rechnerarchitektur SS 2012

Rechnerarchitektur SS 2012 Rechnerarchitektur SS 2012 Parallele Rechnersysteme TU Dortmund, Fakultät für Informatik XII Literatur: Hennessy/Patterson: Computer Architecture, 3. Auflage, 2003, Kapitel 6, S. 527ff. Huang: Advanced

Mehr

SFI Technology Services AG

SFI Technology Services AG SFI Technology Services AG führender Systemintegrator auf dem Schweizer Markt Einleitung MOSIX: Ein praktischer Erfahrungsbericht. Anastasios Stomas, SFI Technology Services AG Wenn hohe Anforderungen

Mehr

Schaltwerke Schaltwerk

Schaltwerke Schaltwerk Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze

Mehr

Grafikkarten-Architektur

Grafikkarten-Architektur > Grafikkarten-Architektur Parallele Strukturen in der GPU Name: Sebastian Albers E-Mail: s.albers@wwu.de 2 > Inhalt > CPU und GPU im Vergleich > Rendering-Pipeline > Shader > GPGPU > Nvidia Tesla-Architektur

Mehr

Verteiltes Energiemanagement bei Netzwerken im Automobil

Verteiltes Energiemanagement bei Netzwerken im Automobil Verteiltes Energiemanagement bei Netzwerken im Automobil Norbert Balbierer, Thomas Waas Continental Automotive GmbH IT-Anwenderzentrum, Hochschule Regensburg 29. August 2011 Zusammenfassung In diesem Whitepaper

Mehr

Software-Engineering SS03. Zustandsautomat

Software-Engineering SS03. Zustandsautomat Zustandsautomat Definition: Ein endlicher Automat oder Zustandsautomat besteht aus einer endlichen Zahl von internen Konfigurationen - Zustände genannt. Der Zustand eines Systems beinhaltet implizit die

Mehr

Objektorientierte Programmierung

Objektorientierte Programmierung Objektorientierte Programmierung 1 Geschichte Dahl, Nygaard: Simula 67 (Algol 60 + Objektorientierung) Kay et al.: Smalltalk (erste rein-objektorientierte Sprache) Object Pascal, Objective C, C++ (wiederum

Mehr

Trend der letzten Jahre in der Parallelrechentechnik

Trend der letzten Jahre in der Parallelrechentechnik 4.1 Einführung Trend der letzten 10-15 Jahre in der Parallelrechentechnik weg von den spezialisierten Superrechner-Plattformen hin zu kostengünstigeren Allzwecksystemen, die aus lose gekoppelten einzelnen

Mehr

Games with Cellular Automata auf Parallelen Rechnerarchitekturen

Games with Cellular Automata auf Parallelen Rechnerarchitekturen Bachelor Games with Cellular Automata auf Parallelen en ( ) Dipl.-Inf. Marc Reichenbach Prof. Dietmar Fey Ziel des s Paralleles Rechnen Keine akademische Nische mehr Vielmehr Allgemeingut für den Beruf

Mehr

a) Weshalb darf die Framelänge bei Ethernet einen bestimmten Wert nicht unterschreiten? Wie groß ist dieser bei IEEE 802.3?

a) Weshalb darf die Framelänge bei Ethernet einen bestimmten Wert nicht unterschreiten? Wie groß ist dieser bei IEEE 802.3? Aufgabe 1: Ethernet 1. Ethernet a) Weshalb darf die Framelänge bei Ethernet einen bestimmten Wert nicht unterschreiten? Wie groß ist dieser bei IEEE 802.3? b) Die Beziehung zwischen der Signalausbereitungsgeschwindigkeit

Mehr

Simulation von Programmen für Netzwerk - Parallelrechner. Bachelorarbeit. Torben Wichers. Referent: Prof. Dr. Rainer Parchmann

Simulation von Programmen für Netzwerk - Parallelrechner. Bachelorarbeit. Torben Wichers. Referent: Prof. Dr. Rainer Parchmann Simulation von Programmen für Netzwerk - Parallelrechner Bachelorarbeit im Rahmen des Bachelor Studiengangs Angewandte Informatik an der Universität Hannover von Torben Wichers Referent: Prof. Dr. Rainer

Mehr

Domänenmodell: Fadenkommunikation und -synchronisation

Domänenmodell: Fadenkommunikation und -synchronisation Domänenmodell: Fadenkommunikation und -synchronisation Alexander Humphreys, Reinhard Rösch, Fabian Scheler 15. Mai 2003 Inhaltsverzeichnis 1 Domänendefinition 1 2 Domänenlexikon 1 3 Konzeptmodelle 4 4

Mehr