Entwicklung eines voll-differenziellen Operationsverstärkers für die IMS 0,5µm CMOS Technologie

Transkript

1 2. Praxissemester Entwicklung eines voll-differenziellen Operationsverstärkers für die IMS 0,5µm CMOS Technologie Monir Kabiri Fachhochschule Furtwangen Electrical Engineering SS Institut für Mikroelektronik Stuttgart Prof. Dr. rer. nat. B. Höfflinger Betreuer: Dr. Harald Richter

2 Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 2 von 74

3 Inhaltsverzeichnis 1 Einführung Das Institut für Mikroelektronik Stuttgart (IMS) Die GATE FOREST Technologie Technologien GFN/GFQ Gesamtmaster Analogmaster nmos Normaltransistoren pmos Normaltransistoren Widerstände Kapazitäten Übersicht der GFQ-Master Personalisierung Voll-differenzieller Operationsverstärker Einführung und Eigenschaften Idealer voll-differenzieller Operationsverstärker Open-Loop Verstärkung Closed-Loop Verstärkung Gleichtaktrückkopplung Kenndaten eines voll-differenziellen Operationsverstärkers Schaltungstopologie Der Stromspiegel-Verstärker Die Gleichtaktrückkopplung Die Bias-Schaltung Die Gesamtschaltung Entwurf und Simulation Design Flow Schaltplanentwurf Netzlisten Dimensionierung HSPICE Simulation Open-Loop Konfiguration Closed-Loop Konfiguration Layout Design Flow Analog-Master Platzbedarf Floorplaning Personalisierung (Layout) Transistoren Widerstände...55 Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 3 von 74

4 6.3.3 Kondensatoren Gesamtlayout Verifikation DRC Netzlisten Extraktion LVS Fertigung und Prüfmessung Chipfertigung Testboard Aufbau Messergebnisse Zusammentfassung Literaturverzeichnis...68 Anhang A Anhang B Datenblatt Netzlisten Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 4 von 74

5 1 Einführung Differenzielle Signale werden in der Signalverarbeitung immer breiter eingesetzt. Sie sind beständig gegen von außen zugeführten Störsignalen und somit sehr rauscharm. Eingesetzt werden differenzielle Signale unter anderen in Anwendungen für Audio-, Video- sowie Hochgeschwindigkeits-Datenerfassung [1]. Eine weitere starke Präsenz von differenziellen Signalen ist in der AD-Wandlung zu finden. ADCs besitzen differenzielle Eingänge und benötigen dazu einen voll-differenziellen Operationsverstärker als Eingangstreiber. In dieser Arbeit soll eine voll-differenzielle Operationsverstärkerzelle auf Basis der IMS 0,5µm CMOS Technologie entworfen werden. Das IMS sieht vor in naher Zukunft von der 0,8µm auf die 0,5µm Technologie umzusteigen. Analoge und digitale Zellbibliotheken des Mixed-Signal Gate Array GATE FOREST ASICs müssen der neuen Technologie angepasst werden. Im Gegensatz zu den digitalen Zellen, bei denen ein Schrumpfprozess zur Kompatibilität genügt, müssen aufgrund der komplett neu gestalteten Analog-Masterzelle alle analoge Zellen neu entworfen werden. Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 5 von 74

6 2 Das Institut für Mikroelektronik Stuttgart (IMS) Am Institut für Mikroelektronik Stuttgart werden Forschungs- und Entwicklungsprojekte sowie Produktionsaufträge für mikroelektronische Schaltungen und Systeme im Auftrag der Industrie durchgeführt. Das IMS wird als Stiftung des bürgerlichen Rechts durch das Land Baden-Württemberg getragen. Um die 80 Mitarbeiter sind am IMS tätig. Etwa 10 Studenten und Wissenschaftliche Mitarbeiter sind laufend am IMS präsent und absolvieren eine Praxissemester-, Diplom- oder Promotionsarbeit. Das Institut teilt sich in folgende fünf Geschäftsfelder auf: Si-Technologie In diesem Geschäftsfeld wird die Kompetenz der IMS CMOS-Prozesslinie für die Forschung, Entwicklung und Produktion mikroelektronischer Schaltungen und Systeme bereitgestellt. Lithographie Hier werden die Technologien der Lithographie- und Maskentechnik erforscht, entwickelt und für den eigenen Produktionsbedarf bereitgestellt. Der Elektronen-Strahl- Schreiber (e-beam) im Bild dient zur Personalisierung der GATE FOREST ASICs. Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 6 von 74

7 Vision Im Bereich Vision wird in Kooperation mit der Joint Venture IMS VISION GmbH die hoch-dynamische CMOS Kamera HDRC entwickelt. Dieser Bildsensor wurde von der Zeitschrift ELEKTRONIK zum besten Sensorprodukt des Jahres 2003 gewählt. ASICs Mit der eigens entwickelten GATE FOREST Technologie, bietet das Geschäftsfeld ASICs breite Lösungen für Mixed-Signal Anwenderspezifische integrierte Schaltungen. Das Semi- Custom Entwurfsverfahren ermöglicht schnelle und kostengünstige Chip- Entwicklungen für die Industrie. Bildung Das Geschäftsfeld Bildung bietet Schülern, Studenten, Arbeitnehmern und Unternehmen vielfältige Möglichkeiten zur Weiterbildung. Das Seminarprogramm Schüler machen Chips, der Mikroelektronik- Technologie Intensivkurs und das CBT FPGA-Programm haben sich am Institut etabliert. Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 7 von 74

8 3 Die GATE FOREST Technologie Das Hauptprodukt des Geschäftsbereich ASICs am IMS ist der GATE FOREST. Es handelt sich um einen Mixed-Signal Gate Array ASIC in dem zugleich digitale und analoge Schaltungen untergebracht werden können. ASICs (= Application Specific Integrated Circuits) sind Anwender spezifische integrierte Schaltungen, die beim IMS im Semi-Custom Verfahren entworfen werden. Die Entwicklung von Semi-Custom ASICs eignet sich sehr für Kunden die Schaltungen zur Lösung Ihrer Anwendung auf einem Chip in Stückzahlen um die 1000 benötigen. Durch die vorgefertigten Bauelemente wie Transistoren, Widerstände und Kondensatoren auf dem Master, wird die Entwicklungsdauer gegenüber Full-Custom Entwürfe stark reduziert und zugleich werden die Kosten gesenkt. 3.1 Technologien GFN/GFQ Die GATE FOREST ASICs wurden am IMS im Jahre 1989 eigens eingeführt. Um im IC-Markt Wettbewerb fähig zu bleiben wird die Herstellungstechnologie laufend in Abständen von einigen Jahren umgestellt. Zurzeit basieren die ASICs auf der GFN 0,8µ CMOS Technologie. Es wird bereits für die nächste Generation die den Namen GFQ trägt, in 0,5µ entwickelt. Die GATE FOREST Master bestehen aus einem analogen und einem digitalen Teil. Für den Technologienwandel war es nötig einen komplett neuen Analog-Master zu entwickeln [12]. Im Gegensatz dazu wurde der Digital-Master nur durch eine Skalierung der GFQ Technologie angepasst. Die neue Analog-Masterzelle erfordert einen Neuentwurf aller analogen Zellen der GFN Bibliothek. Darunter befindlich sind unter anderen Schmitt-Trigger, Analogschalter, A/D-Umsetzer, Verstärker, Komparatoren und RC-Oszillatoren. Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 8 von 74

9 3.2 Gesamtmaster Der Gesamtmaster des GFQ GATE FOREST ASICs enthält einen Analog- und einen Digital-Teil. Um den Master herum liegen Padzellen die aus Treibertransistoren bestehen. Je nach Bedarf der einzusetzenden Schaltungen stehen verschiedene Master in unterschiedlichen Größen zur Verfügung. Analogzellen nwell pwell Digitalzellen ndiff Abbildung 3-1 Gesamtmaster Padring-Zellen pdiff Poly1 Abbildung 3-2 Digitalzelle Poly0 Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 9 von 74

10 3.3 Analogmaster Die Analog-Masterzelle beinhaltet Transistoren, Widerstände und Kondensatoren. Transistoren sind für n- und p-kanal in Lang-, Kurz- und Normalversion vorhanden. Gatepoly Widerstandsbalken nmos Normal-Transistoren nmos Lang-Transistoren pmos Normal-Transistoren pmos Lang-Transistoren nmos und pmos Klein-Transistoren poly2 Kapazitätsflächen Abbildung 3-3 Analogzelle Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 10 von 74

11 3.3.1 nmos Normaltransistoren Die nmos Normaltransistoren liegen auf dem p-substrat. Zwei Spalten zu je 8 Doppeltransistoren sind in der Zelle integriert. Insgesamt stehen 16 Normaltransistoren mit folgenden Werten zur Verfügung: W = 8,8 µm L = 1,6 µm W/L = 4,9 Links und Rechts von den Normaltransistoren sind noch jeweils 4 Langtransistoren integriert. Abbildung 3-4 n-transistorzelle pmos Normaltransistoren Die pmos Normaltransistoren liegen in einer n-wanne. Es sind ebenfalls zwei Spalten zu je 8 Doppeltransistoren integriert. Die Werte betragen: W = 10,5 µm L = 1,4 µm W/L = 7,5 Abbildung 3-5 p-transistorzelle Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 11 von 74

12 3.3.3 Widerstände Widerstände stehen in Form von Polysiliziumbalken im oberen Bereich der Analogzelle zur Verfügung. Dabei gibt es zwei Arten: Gatepolybalken, sie befinden sich in der unteren Reihe der Widerstandszelle. Auf jeden der 20 Balken liegen 10 square- Widerstände in Reihe. Der square- Widerstandswert beträgt 10 Ohm. Der Widerstand beträgt 164 Ohm pro Balken. Kapazitätspolybalken, sie befinden sich in der oberen Reihe über den Gatepolybalken. Es sind ebenfalls 20 Balken mit jeweils 10 square-widerstände zu je 80 Ohm. Der Widerstand beträgt 1490 Ohm pro Balken. Abbildung 3-6 n-transistorzelle Kapazitäten Die Kapazitäten befinden sich im unteren Bereich der Analogzelle. Der Aufbau besteht aus zwei Polysiliziumschichten. Die untere Schicht besteht aus Kapazitätspoly und kann an den vier Ecken kontaktiert werden. Darüber liegt eine Gatepolyschicht. Die Zelle besitzt 16 Kondensatoren zu je 93 ff. Die äußeren Kondensatorstrukturen werden zur Randüberlappung benachbarter Analogzellen benötigt. Abbildung 3-7 Poly-Kapazitäten Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 12 von 74

13 3.4 Übersicht der GFQ-Master Master-Zellen stehen in verschiedenen Größen zur Verfügung. Je nach Ausführung beinhalten sie 40 bis 230 Analogzellen. Der GFQ010 beinhalten digitale Gatter. Die Anzahl der Gatter in der Digitalzelle steigt proportional zur Master- Größe. Master Analogzellen n-/p Normaldoppeltransistoren 10 Ohm 80 Ohm Kapazitäten Widerstände Widerstände GFQ kohm 1097 kohm 60 pf GFQ kohm 2002 kohm 109,8 pf GFQ kohm 2749 kohm 150,4 pf GFQ kohm 4306 kohm 236,1 pf GFQ kohm 5294 kohm 290,3 pf GFQ kohm 6308 kohm 346 pf 3.5 Personalisierung Das Realisieren einer Schaltung auf dem Master wird Personalisierung genannt. Dabei werden die auf dem Master vorgefertigten Bauteile spezifisch mit einander verdrahtet. Für den Entwurf wird am IMS das COMPASS Layout2 Tool [6] verwendet. In der Regel wird die Verdrahtung der Bauteile mit zwei Metall Layer, Vias und Kontakten durchgeführt. Die Fertigung in der Technologie benötigt etwa 300 Prozessschritte für den gesamten Chip. Der vorgefertigte Master hat bereits ca. 75% dieser Schritte durchlaufen. Zur Verdrahtung auf dem Master wird ein Elektronenstrahl-Schreiber eingesetzt, der die beiden Metallebenen, Kontakte und Vias belichtet. Dies ermöglicht eine schnelle und kostengünstige Personalisierung ohne Einsetzten von teueren Lithographie Masken. Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 13 von 74

14 4 Voll-differenzieller Operationsverstärker 4.1 Einführung und Eigenschaften Voll-differenzielle Operationsverstärker unterscheiden sich hauptsächlich von den einfachen OPs, indem sie nicht nur einen differenziellen Eingang sondern auch einen differenziellen Ausgang besitzen. Dadurch stammt der Ausdruck voll-differenziell, im englischen Fully-Differential. Als wichtige Größen werden die Eingangs- und Ausgangsspannungsdifferenz betrachtet. Ein Vorteil der voll-differenziellen OPs gegenüber der einfachen Single-ended OPs liegt bei der Ausgangsaussteuerbarkeit, die bei den voll-differenziellen OPs doppelt so hoch wie bei den einfachen OPs ist. Dies ist zu verstehen, da die differenzielle Ausgangsspannung symmetrisch um ein Gleichtaktausgangspotential anliegt und sich somit von diesem Potential aus in zwei statt nur in eine Richtung ausbreitet. Diese Eigenschaft erweist sich als ideal für Niedervolt Anwendungen [1]. In einer ausgeglichenen Schaltung sind beide Gleichtakteingangs- sowie Gleichtaktausgangspotentiale identisch und betragen VDD/2 bei VSS=0V. Voll-differenzielle OPs sind gegenüber den einfachen OPs sehr rauscharm. Das parallele Rauschen an beiden Eingängen bzw. Ausgängen wird durch die Differenzbetrachtung kompensiert. Somit fallen nur noch Störsignale an, die nur auf einen der jeweils zwei Ein- bzw. Ausgängen anliegen. Abbildung 4-1 Differenzielle Ein- und Ausgänge Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 14 von 74

15 4.1.1 Idealer voll-differenzieller Operationsverstärker In der folgenden Schaltung in Abbildung 4-2 werden die Eingangs- und Ausgangssignale vorgestellt. Es gibt für Eingang und Ausgang jeweils eine Differenz- und eine Gleichtaktspannung. Der voll-differenzielle Operationsverstärker wird symmetrisch betrieben. Dazu werden die Eingangssignale an inn und inp symmetrisch zur Gleichtakteingangsspannung Vicm angelegt. Bei entsprechendem Design der Gesamtschaltung entstehen verstärkte Ausgangssignale an outp und outn, die zur Gleichtaktausgangsspannung Vocm symmetrisch anliegen. Vdm ist die Differenzspannung des Eingangs und Vodm die des Ausgangs. Abbildung 4-2 Symmetrie der Ein- und Ausgänge um die Gleichtakte Nun lassen sich folgende Gleichungen herleiten: Vidm Vinn = Vicm 2 Vidm Vinp = Vicm + 2 Vinn + Vinp Vicm = 2 Vidm Vinp Vinn Vodm Voutp = Vocm + 2 Vodm Voutn = Vocm 2 Voutp + Voutn Vocm = 2 Vodm = Voutp = Voutn Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 15 von 74

16 4.1.2 Open-Loop Verstärkung Es gibt vier Arten von Open-Loop Verstärkungen die in voll-differenzielle Operationsverstärker auftreten [2]. Wichtigste ist die Differenz-zu-Differenz- Verstärkung ADD (später ADM, Differential-Mode-Amplification genannt). Dies ist der Quotient der Ausgangsdifferenz zur Eingangsdifferenz. Im Idealfall ist ADD unendlich groß. Zweitwichtigste Verstärkung ist die der Gleichtakt-zu-Gleichtakt, genannt ACC (später ACM, Common-Mode-Amplification genannt). Idealerweise ist die Eingangsgleichtaktspannung von der Ausgangsgleichtaktspannung entkoppelt und ACC ist somit gleich null. Später wird für ACC eine Verstärkung von etwa -35dB Simuliert. Schließlich gibt es noch die Differenz-zu- Gleichtakt-Verstärkung ADC und die Gleichtakt-zu-Differenz-Verstärkung ACD. Beide sind idealerweise null, da die Gleichtaktsignale von extern eingespeist werden und nicht von den Ausgängen abhängig sind. Es wird im Folgenden nicht weiter auf die Verstärkungen ADC und ACD eingegangen, da sie mit Werte um -300dB für die Praxis unrelevant bleiben. Vodm Vocm ADD = + ADC = 0 Vidm Vidm Vodm Vocm ACD = 0 ACC = 0 Vicm Vicm Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 16 von 74

17 4.1.3 Closed-Loop Verstärkung Um eine einstellbare endliche Verstärkung zu erhalten werden dem Verstärker Rückkopplungswiderstände hinzugefügt. Somit wird die Rückkopplungsschleife geschlossen und daher auch die Namensgebung Closed-Loop, siehe Abbildung 4-3. Für eine symmetrisch abgestimmte Funktionsweise werden für jeweils Rn1 und Rp1, sowie für Rn2 und Rp2 identische Widerstandsgrößen eingesetzt. Abbildung 4-3 Verstärker mit Rückkopplungswiderstände Voutp Voutn RP2 Verstärkun g = = = Vinp Vinn RP1 RN2 RN1 Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 17 von 74

18 4.1.4 Gleichtaktrückkopplung Beide Gleichtaktsignale Vicm und Vocm sind Eingänge des Verstärkers. Würde Vocm kein festgesetztes Potential besitzen, wären die Gleichtakt- und Differenzsignale des Ausgangs auf undefinierte Potentiale. Es ist demnach nötig, die Ausgangsgleichtaktspannung Vocm und somit auch die daran symmetrisch anliegenden Ausgänge zu stabilisieren, unabhängig von der Gleichtakteingangsspannung Vicm. Realisiert wird dies über eine zusätzliche Gleichtaktrückkopplungsschaltung. Diese negative Rückkopplung ist auch als Common Mode Feedback Circuitry (CMFB) bekannt. Das Prinzip dieser Schaltung läuft wie folgt: der Mittelwert der beiden Ausgänge wird ermittelt und mit der Spannung Vocm verglichen. Daraus erfolgt eine Rückkopplungsspannung die dem Verstärker zurückgeführt wird und die Ausgänge neu einstellt. Diese Korrekturmaßnahme der Gleichtaktrückkopplungsschaltung läuft durchgehend - bekannt als Continious-time negative Feedback. Vergleich Abbildung 4-4 Schematische Darstellung der Gleichtaktrückkopplung Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 18 von 74

19 4.1.5 Kenndaten eines voll-differenziellen Operationsverstärkers Im Folgenden werden die wichtigsten Kenndaten mit der jeweiligen erforderlichen Simulationsbeschaltung vorgestellt. DC-Analyse: Großsignalübertragungskennlinie Open-Loop Output-Range Aussteuerung der Ausgänge über die Eingangsdifferenz ohne Rückkopplung. Abbildung 4-5 Testbench Open-Loop Closed-Loop Output-Range Aussteuerung der Ausgänge über die Eingangsdifferenz mit symmetrisch rückgekoppelten Widerständen. Abbildung 4-6 Testbench Closed-Loop Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 19 von 74

20 AC-Analyse: Open-Loop Gain ADM Differenzverstärkung in db im Frequenzbereich ohne Rückkopplung. Aus dieser Verstärkungskennlinie lassen sich die 3dB-Bandbreite, die Transitfrequenz, die Amplituden- und Phasenreserve ablesen. Idealfall: ADM + Abbildung 4-7 Testbench ADM Open-Loop Closed-Loop Gain ADM Differenzverstärkung in db im Frequenzbereich mit symmetrisch rückgekoppelten Widerständen. ADM = 20*log(Rp2/Rp1) Abbildung 4-8 Testbench ADM Closed-Loop Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 20 von 74

21 Open-Loop Gain ACM Gleichtaktverstärkung in db im Frequenzbereich ohne Rückkopplung. Idealfall: ACM - Abbildung 4-9 Testbench ACM Open-Loop CMRR (Common-Mode-Rejection-Ratio) Gleichtaktunterdrückung in db im Frequenzbereich ist das Verhältnis zwischen Open-Loop-Differenzverstärkung und Openloop-Gleichtaktverstärkung. CMRR = ADM/ACM Idealfall: CMRR + PSRR+ (Power-Suppy-Rejection-Ratio) Unterdrückung der Versorgungsspannung VDD auf die Open-Loop- Differenzverstärkung im Frequenzbereich in db. Idealfall: PSRR+ + Abbildung 4-10 Testbench PSRR+ Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 21 von 74

22 PSRR- Unterdrückung der Versorgungsspannung VSS auf die Open-Loop- Differenzverstärkung im Frequenzbereich in db. Idealfall: PSRR- + Transienten-Analyse: Abbildung 4-11 Testbench PSRR- Slew Rate Maximale Anstiegs- bzw. Abstiegsgeschwindigkeit der Ausgangsspannung in Abhängigkeit der Eingangsspannung. Settling Time Einschwingzeit in der die Schwingungen des Signals 5% (default) des Endwerts nicht mehr überschreiten. Abbildung 4-12 Testbench Transienten-Analyse Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 22 von 74

23 Power Dissipation Die Leistungsaufnahme kann über die HSPICE Simulation durch dessen Arbeitspunktberechnung (.OP) ermittelt werden. Ferner kann die Verlustleistung für jede Stufe einzeln ermittelt werden und ergibt sich dann durch Summation [5]. P = I Stufe * VDD Rauschen Das Rauschen betrifft jeden einzelnen MOS Transistor. Es wird zwischen zwei Arten von Rauschen unterschieden: 1/f Rauschen: Das Frequenzrauschen, oder Flicker Noise überwiegt bei niedrigeren Frequenzen. Die Stärke ist umgekehrt proportional zur Transistor Fläche. 2 1 V N, freq W * L thermisches Rauschen: Jeder Transistorkanal stellt einen thermisch rauschenden Widerstand dar. Die Stärke ist umgekehrt proportional zur Transistor Transkonduktanz g m. V 2 N, therm 1 g m V N 2 1/f Rauschen therm. Rauschen f Rauscheckfrequenz Abbildung 4-13 Rauschverhalten Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 23 von 74

24 4.2 Schaltungstopologie Der Stromspiegel-Verstärker Um einen voll-differenziellen Operationsverstärker mit hoher DC Verstärkung zu entwerfen, ist ein Stromspiegel-Verstärker sehr geeignet [3]. Stromspiegel- Verstärker haben den Vorteil gegenüber der two-stage -Verstärkertopologie, dass sie keine Kompensationskapazitäten benötigen, die die Slew-Rate performance stark beeinträchtigen [4]. Die Verstärker-Teilschaltung wird über n-kanal Eingangstransistoren, n-kanal Stromquellen und p-kanal Stromspiegel realisiert, siehe Schaltplan in der Abbildung Das n-kanal Transistorpaar M7 und M8 wird in der Open-Loop Charakteristik direkt von den Eingangssignalen gesteuert. In der Closed-Loop Konfiguration werden noch Widerstände zwischengeschaltet. Je nach Spannungen Vinn und Vinp teilt sich der Strom aus der Stromquelle M9 in den Zweigen auf. Die Ströme in den jeweiligen Zweigen treiben die durch M3 und M4 bzw. M5 und M6 gebildeten Stromspiegel. Die Transistoren beider Stromspiegel sind identisch. Daraus erfolgt in beiden Zweigen eine Stromspiegelung um den Faktor K=1. Die Transistoren M3 bzw. M6 wirken als Aktive-Last. Die n-kanal Transistoren M10 bzw. M11 bilden im jeweiligen Zweig den Common Source Amplifier [3]. Betrachtung des p-zweigs: Bei Erhöhung der Spannung Vinp steigt der Strom durch M8 und führt dazu, dass der Strom durch p-kanal Transistor M5 gleichermaßen sinkt. Der Strom durch M5 wird auf M6 gespiegelt. Somit sinkt der Strom durch M6 und als Folge sinkt auch dessen Source-Drain-Spannung. Resultierend steigt die Ausgangsspannung Voutp bei steigender Eingangspannung Vinp, siehe Abbildung Analog dazu, sinkt im n-zweig die Ausgangsspannung Voutn bei sinkender Eingangsspannung Vinn. Zu beachten ist, dass die Eingangsstromquelle M9 über eine Rückkopplungsspannung gesteuert wird. Auf diese Rückkopplungsspannung wird später näher eingegangen. Diese Verstärker- Teilschaltung ist völlig symmetrisch aufgebaut. Für symmetrisch anliegende Eingangssignale entstehen theoretisch ebenfalls symmetrische Ausgangssignale. Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 24 von 74

25 Compass Design Automation plot [la]diff_subckt by kabiri on 22-Jul-04 at 1:29 A.M. Abbildung 4-14 Verstärker-Teilschaltung Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 25 von 74

26 Abbildung 4-15 Ausgewählte Ströme und Spannungen des Verstärkers Die Gleichtaktrückkopplung Wie bereits in Kapitel erwähnt, wird eine Zusatzschaltung zur Stabilisierung des Gleichtaktanteils der Ausgangssignale benötigt. Die Schaltung wird an den Ausgängen der Verstärkerschaltung parallel eingebunden. Ausgang der Schaltung ist die negative Spannungsrückkopplung, die der Verstärkerschaltung zugeführt wird, siehe Schaltplan in Abbildung Grundidee dieser Schaltung ist die Mittelwertbildung der Ausgangsspannungen Voutp und Voutn, die dann mit dem Referenzwert Vocm (= Output Common Mode Voltage) verglichen wird. Die n-kanal Transistoren M17 und M14 bilden einen Common Drain Amplifier [3]. Der Source- Folger M14 dient zur Pufferung der Voutp Spannung zum Knoten n5. Puffer sind Impedanzwandler, die einen kleinen Ausgangswiderstand herbeiführen. Ausgang wird somit von der Last entkoppelt. Source-Folger bewirken eine hohe Stromverstärkung, die Spannungsverstärkung dagegen ist etwa gleich eins. Die Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 26 von 74 Der

27 Stromquelle M17 wirkt auf dem Source-Folger als Aktive-Last. Analog dazu arbeiten M16 und M19, die die Spannung Voutn zum Knoten n6 puffern. Die identischen Widerstände R1 und R2 formen einen einfachen Spannungsteiler und bilden auf dem Knoten n4 den Mittelwert der Potentiale n5 und n6. Für Voutp=Voutn=0 liegt n4 auf dem tiefsten Potential. Durch M15 fließt der von der Stromquelle M18 eingeführte Strom. Entsteht jedoch eine Spannungsdifferenz zwischen Voutp und Voutn, steigt das Potential von n4. Daraus folgt, dass die Gate-Source-Spannung von M15 abnimmt und folglich dessen Stromfluss sinkt, siehe Abbildung Der Strom durch M15 wird zu jedem Zeitpunkt über den durch M12 und M13 gebildeten Stromspiegel mit dem Stromspiegelfaktor K zum Transistor M20 geführt. Am Gate des M20 entsteht die Gleichtaktrückkopplungsgröße Vfeedb. Diese Feedback- Spannung steuert den Stromquellen-Transistor M9. Der Strom durch M9 kann auch als Spiegelung des M20 Stroms betrachtet werden. Abbildung 4-16 Ausgewählte Ströme und Spannungen der Gleichtaktrückkopplung Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 27 von 74

28 Compass Design Automation plot [la]cmfb_subckt by kabiri on 22-Jul-04 at 1:21 A.M. Abbildung 4-17 Gleichtaktrückkopplungs-Teilschaltung Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 28 von 74

29 4.2.3 Die Bias-Schaltung Um die Verstärker- und Gleichtaktrückkopplungsteilschaltungen mit Strom zu versorgen, ist die Bias-Schaltung notwendig, siehe Schaltplan in Abbildung Es wird von Extern der bias_current Strom am Drain des Transistors M1 eingespeist. M1 funktioniert als Schalter, der durch den sel Potential am Gate gesteuert wird. Da M1 ein n-kanal Transistor ist, leitet es bei sel gegen VDD. Bei leitendem M1 fließt der bias_current Strom durch diode connected M2. Dadurch entsteht am M2-Gate die bias Spannung, die M10, M11, M17, M18 und M19 steuert. M2 bildet mit den eben genannten Stromquellen-Transistoren jeweils einen Stromspiegel. Der Stromspiegelfaktor ist K=8 für M10 und M11, und K=2 für M17, M18 und M19. Siehe Abbildung Abbildung 4-18 Gespiegelte Bias-Ströme Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 29 von 74

30 Compass Design Automation plot [la]bias_subckt by kabiri on 22-Jul-04 at 1:30 A.M. Abbildung 4-19 Bias-Teilschaltung Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 30 von 74

31 4.2.4 Die Gesamtschaltung Der Zusammenschluss der Bias-, Verstärker-, und Gleichtaktrückkopplungsteilschaltungen bildet den gesamten voll-differenziellen Operationsverstärker, siehe Schaltplan in Abbildung Zur Schaltung hinzugefügt werden die symmetrischen Widerstände Rn1, Rp1 und Rn2, Rp2 zum Einstellen der Closed-Loop-Verstärkung. Die Kapazitäten Cp und Cn werden von jeweils p- und n-ausgang zu VSS angehängt, siehe Abbildung Die Wirkung der Kapazitäten ist eine Erhöhung der Phasenreserve und die Stabilisierung der Ausgangssignale. Die Gesamtschaltung besitzt nun fünf Eingänge und zwei Ausgänge. Zu den Eingängen gehören Vinp, Vinn, Vocm, bias_current und sel. Voutp und Voutn bilden den differenziellen Ausgang. Abbildung 4-20 Gesamtschaltung mit Widerständen und Kondensatoren Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 31 von 74

32 Compass Design Automation plot [la]diffop by kabiri on 22-Jul-04 at 1:33 A.M. Abbildung 4-21 Teilschaltungsblöcke Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 32 von 74

33 5 Entwurf und Simulation 5.1 Design Flow Spezifikation COMPASS Schaltplaneingabe Netzlisten Generierung (.nls) Netzlisten Konvertierung (.nls) (.spi) Netzlisten Optimierung, Transistor Modelle HSPICE Simulation Bei dem Entwurf analoger integrierter Schaltungen ist die Vorgehensweise wie im Design Flow dargestellt üblich. Die Spezifikation setzt die Funktion der Schaltung fest. Der Entwickler arbeit mit dem Ziel die Vorgaben der Spezifikation zu realisieren. Zu Beginn wird eine geeignete Schaltungstopologie erstellt. Aus der Schaltung wird eine Netzliste generiert und mit HSPICE simuliert. Der Kreislauf Netzlisten Optimierung-HSPICE Simulation wird so oft durchlaufen bis die Spezifikationen erfüllt werden. Im Folgenden werden die Schritte des Design Flow näher betrachtet. Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 33 von 74

34 5.2 Schaltplanentwurf Am IMS wird zum Entwerfen von Schaltplänen das COMPASS LogicAssistant Tool verwendet [6]. Zur Bedienung dieses Tools wird in [7] näher berichtet. Die Schaltpläne der Bias-, Verstärker-, und Gleichtaktrückkopplungs-Teilschaltungen des voll-differenziellen Operationsverstärkers wurden mit dem COMPASS Tool erstellt. Diese Schaltpläne wurden bereits in den Abbildungen 4-14, 4-17 und 4-19 vorgestellt. Einen Screenshot aus der COMPASS Oberfläche liegt in Abbildung 5-1 vor. Abbildung 5-1 COMPASS Schematic Bedienoberfläche Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 34 von 74

35 5.3 Netzlisten Aus den erstellten Schaltplänen lassen sich Netzlisten generieren. COMPASS erzeugt beim Speichern eines Schematics automatisch eine.nls Netlist File. Für die Simulation mit HSPICE wird dennoch eine.spi Netzlistendatei benötig. Hierfür ist eine Konvertierung der ersten Netzliste notwendig. Dies geschieht mit der vlsishell im Terminal des COMPASS Tools. Über die Vorgehensweise wird in [7] berichtet. Damit die richtigen Transistormodelle verwendet werden, müssen die Netzlisten jedoch noch per Hand in einem Texteditor bearbeitet werden. Hilfreich ist das IMS interne Konvertierungs-Skript spiceconv. Alle Änderungen der Netzlisten werden ab diesem Schritt per Texteingabe in einem Texteditor durchgeführt. Nach der Eingabe der gewünschten Testbench in die.spi Datei, lässt sich eine HSPICE Simulation durchführen. Für den voll-differenziellen Operationsverstärker wurden drei Subcircuits erstellt. Eine für jede Teilschaltung. Subcircuits sind untergeordnete Teilschaltungen die in HSPICE in eine.spi Netzlist aufgerufen werden können. Dies erleichtert den Überblick bei größeren Anzahlen von Bauteilen. Siehe Organigramm in Abbildung 5-2. Abgespeichert werden die Subcircuit Netzlisten in.sub Dateien. Fulldiff Opamp.spi Bias Subcircuit.sub Diff Subcircuit.sub CMFB Subcircuit.sub Abbildung 5-2 Netzlisten enthalten alle Informationen eines Schaltungsnetzwerkes. Die.spi Datei beinhaltet sowohl Netzliste bzw. Subcircuit Aufrufe als auch die Testbench. Während des Entwurfs werden die Netzlisten ständig vom Designer optimiert. Die endgültigen Netzlisten der drei Teilschaltungen und der Gesamtschaltung sind im Anhang beigefügt. Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 35 von 74

36 5.4 Dimensionierung Bei der Entwicklung Analoger Integrierter Schaltungen haben Designer in der Regel die Möglichkeit ihre Schaltung durch Variation der Transistor -Weiten und -Längen zu optimieren. Wie bereits im Kapitel 3 vorgestellt wurde, wird der voll-differenzielle Operationsverstärker speziell für die GATE FOREST Technologie entworfen. Es handelt sich dabei um eine Semi-Custom Entwicklung auf der Basis des Analog- Masters. Die vorhandenen Transistoren sind daher schon festgelegt und erlauben keine Änderungen der Weiten und Längen. Als einzige Optimierungsmöglichkeit bleib die Parallel- und Serienschaltung der Transistoren. Bei einer Parallelschaltung vervielfacht sich die Transistorweite und somit das W/L Verhältnis. Die Serienschaltung erwirkt eine Vervielfachung der Transistorlänge, dabei verringert sich das W/L Verhältnis. Sicherlich sind zwei parallel geschalteten Transistoren nicht exakt ein Transistor mit doppelter Weite, das Verhalten dennoch ist äußerst ähnlich. Die Dimensionierung hat sich als sehr zeitaufwendig erwiesen. Es wird durch Parallelschaltung der Transistoren versucht, den gewünschten Simulationswert für eine Kenngröße der Spezifikation zu erhalten. Die Entwicklung Hochintegrierter Schaltkreise bedarf großer Erfahrung. Um erste Erfahrungen sammeln zu können ist es zu Beginn nötig erst einmal rumzuprobieren. Oft müssen Kompromisse eingegangen werden, um alle wichtigen Kenndaten des voll-differenziellen Operationsverstärker mehr oder weniger den Vorstellungen entsprechend zu realisieren. Die endgültige Dimensionierung bzw. Parallelschaltung der Transistoren wird in folgender Tabelle aufgeführt. Es wird jeder Transistor der drei Teilschaltungen mit Namen, Typ, Weite, Länge, W/L Grundverhältnis, Anzahl der Parallelgeschalteten Transistoren, und zuletzt das daraus ergebende W/L Verhältnis aufgelistet. Monir Kabiri Electrical Engineering FH Furtwangen SS 2004 Seite 36 von 74