Entwurf und Optimierung heterogener ASIP / efpga (rasip) - Architekturen

Größe: px
Ab Seite anzeigen:

Download "Entwurf und Optimierung heterogener ASIP / efpga (rasip) - Architekturen"

Transkript

1 Entwurf und Optimierung heterogener ASIP / efpga (rasip) - Architekturen DFG SPP 1148 Zwischenkolloquium München 2008 Tobias G. Noll Bernd Neumann, Bosch, Reutlingen Torsten von Sydow, FAG Industrial Services, Herzogenrath Holger Blume Chair of Electrical Engineering and Computer Systems RWTH Aachen University UMIC Research Centre Research Area MPSoC funded within the German Excellence Initiative

2 Übersicht Motivation Arithmetikorientierte efpgas Architektur-Template Entwurfsablauf Mathematische Modellbildung Parameteroptimierung ASIP-eFPGA-Architekturen ASIP Entwurfsablauf Kopplungsmodi Strukturelemente zur Kopplung Abbildung exemplarischer Anwendungen Zusammenfassung 2

3 Range of Implementation Styles GPP DSP ASIP FPGA w/ Hardcore FPGA Standard Cell Physically Optimized Increasing flexibility Increasing energy & area efficiency 3

4 Motivation: Closing the Efficiency Gap mw / MOPS 1E+02 1E+01 1E+00 1E-01 1E-02 1E-03 DSP Embedded ARM 940T GP-Processor FPGA FLEXIBILITY 10 5 Embedded TI DSP Standard Cell Embedded FPGA Macro seems to be an attractive compromise E-04 Physically Optimized 1E-05 1E+00 1E+01 1E+02 1E+03 1E+04 1E+05 1E+06 MOPS / mm² (all entries scaled to 130 nm) 4

5 Eigenschaften Arithmetik Iterativ 2D Bit-Slice / Function-Slice Struktur Wenige, einfache Basisoperationen optimierte LUTs Regulär Shared s Inhärent lokal dedicated interconnects (local / broadcast) CLB Power 5 % I/O Power 9 % Bessere Effizienz für Arithmetik Volle Flexibilität, aber Interconnect Power 65 % Clock Power 21 % [XC4003, Kusse 97] 5

6 Motivation rasip 64 LEs 90 nm CMOS 6 basic cells xtrs µm 2 6

7 7 efpga: Architektur-Template RS LEs RS LEs RS LEs RS LEs RS LEs RS LEs RS LEs RS LEs RS LEs

8 Architektur-Template Connection Box Routing Switch 2D LE Cluster Conn. Box 8

9 Architektur-Template-Parameter Cluster: # LEs (hor. / ver.) # Broadcast-Ltg. # Shared s E/A Richtungen Logikelement: Funktionalität (Kernlogik) Konnektivität (DRB) Registerstufe: # LEs (Spalte) pro Reg. # LE Ausgänge mit Reg. Typ (Register, Latch,...) Routing Switch: # Leitungen Switch Point Positionen Switch Point Konnektivität # Shared s Segmentlängen Connection Box: # Ltg. pro Gruppe Fenstergröße Fenstergeschwindigkeit Fensterphase Fensterperiodizität # Shared s 9

10 Architektur-Template: RS Parameter z.b. Routing Switch RS # Leitungen Switch Point Positionen Switch Point Konnektivität # Shared s LEs Segmentlängen # Leitungen SP Positionen Shared s SP Konnektivität 10

11 Entwurfsablauf Architekturbeschreibung Dedizierte Netzliste Layout Generator VHDL Generator Konfigurator Modell entity efgpa is... end efpga; A T E Netzlistensimulation (Cadence) Funktionale Verifikation (ModelSim) 11

12 Modellbildung Implementierung der Basiszellen Dimensionierung (iterativ) optimiert hinsichtlich P V Spezifische Netzlistensimulationen Charakterisierung Modellgleichungen für A, T, E ATE-Gesamtmodell 12

13 Modellbildung: Kernlogik I0 I1 I2 I3 RS LUT2 LUT2 LUT2 LEs CO0 CO1 CCO O0 O1 conf CI0 CI1 CCI LUT2 in_0 in_1 XOR MUX2 sram_3 sram_2 sram_1 out sram_0 13

14 Modellbildung: Modellgleichungen z.b. Signallaufzeit Kernlogik: T = f( I n, O n, l F R, L, no, RC DRB L L,) C, L ng ) DRB ) O0 O1 : offen : geschlossen I0 I1 I2 I3 I0 I1 I2 I3 I0 I1 I2 I3 O0 O1 O0 O1 O0 O1 14

15 Modellbildung: ATE-Modell Architekturbeschreibung Dedizierte Netzliste ATE-Modell Kernlogik DRB -Zellen Register Routing-Switch Conn.-Box Taktnetz A T E aufwandsgünstige Paramteroptimierung 15

16 Parameteroptimierung 1E+02 GPP 4-tap 1D-FIR-Filter 1E+01 1E+00 DSP Altera Cyclone I: C H = C V = 4 M LE = 2, M = 1, M RS = 4 W H = W V = 8 N Reg = 2 mw / MOPS 1E-01 1E-02 1E-03 1E-04 1E-05 FPGA 1E+00 1E+01 1E+02 1E+03 1E+04 1E+05 1E+06 I II MOPS / mm 2 III Standardzellen physikalisch optimiert II: C H = 8, C V = 4 M LE = 8, M = 1, M RS = 2 W H = 8, W V = 4 N Reg = 2 III: C H = 16, C V = 4 M LE = 16, M = 1, M RS =4 W H = W V = 8 N Reg = 2 16

17 ASIP Entwurfsablauf Entwurfseinstieg (ASIP-Template) HDL.c HDL /.cpp HDL HDL.lisa Processor Designer nein Prozessormodell 17

18 ASIP-Template (LT_RISC) FE DC EX MEM WB FE/DC DC/EX EX/MEM MEM/WB BPC PC BSET Sprungadresslogik Sprunglogik BSET Bypass- Logik dst dst dst FPC 4 Bypass- Logik Programmspeicher Befehl insn Dekodier- Logik Datenspeicher src1 src2 src3 op1 ADR op2 ALU WBV op3 WBV 5-stufige Pipeline 32-bit Datenpfad 16 Register RISC-Befehlssatz 18

19 Kopplungsmodi Datenkommunikation Kopplungsmodus Komplexität der ausgelagerten Operationen Synchronisation (ASIP-eFPGA) TC niedrig Registerbank Anhalten der ASIP- Pipeline LC hoch Registerbank Interrupt- Mechanismus LC-MEM hoch Datenspeicher Interrupt- Mechanismus hybrid variabel Registerbank / Datenspeicher Anhalten der ASIP- Pipeline / Interrupt- Mechanismus 19

20 Strukturelemente zur Kopplung CI: efpga_ci <index>,<rd>,<rs1>,<rs2>,<rs3> fetch decode execute memory writeback index Speichertabelle (efpga Op.) idx delay address Op Op. 1 Op. 3 Op. 5 2 Op. 4 20

21 Digitales Empfangs-Makro für Multioperable GNSS Reconfiguration Multioperable analog frontend Reconfigurable Block efpga Dedicated Blocks CORDIC Tight coupling ASIP Fetch Decode Program memory Execute Writeback Data memory (Very) low power Low- (better no-) cost High performance High flexibility 21

22 Abbildung exemplarischer Anwendungen GPS-Empfängerarchitektur: 22

23 Abbildung exemplarischer Anwendungen GPS-Korrelatorkanal: I A/D Wandler 90 Q DCO EML P PRN Code Generator Korrelatorsteuerung Variable Anzahl der Kanäle Dynamisch adaptierbare Wortbreiten Empfindlichkeit, Akquisitionszeit Reguläre Operationen efpga Realisierung auf efpga: parallelisierbar, flexibel 23

24 efpga-operatoren (HP) 1 Operand (rs1) Operand (rs2) 2 Op. (rs1) Op. (rs2) Op. (rs3) Operand (rd) Operand (rd) 24

25 efpga-operatoren (LP) oktasmul oktamac2 25

26 efpga-operatoren (CI) SFG (HP) Cosinus Empfangs-Signal Sinus 4 x 4 Bit 4 x 4 Bit 4 x 4 Bit 4 x 4 Bit 4 x 4 Bit 4 x 4 Bit x x x x 4 x 8 Bit quadsmul quadsmul 4 x 8 Bit 4 x 8 Bit 4 x 8 Bit I-PRN-Akku 32 Bit PRN - 4 x 2 4 x 2 quadmac x + x quadmac x x x x x quadmac2 + + x - 4 x 2 4 x 2 EML I-EML-Akku 32 Bit + Q-EML-Akku 32 Bit Q-PRN-Akku 32 Bit 32 Bit I-EML-Akku 32 Bit I-PRN-Akku 32 Bit Q-EML-Akku 32 Bit Q-PRN-Akku 26

27 Einordnung in den Entwurfsraum 1E+02 1E+01 1E+00 DSP GP-Prozessor HP LP SW-Korrelator (GPS) 8-Tap FIR-Filter DES-Verschlüsselung Median-Filter Arch. mit Multiplizierer mw / MOPS 1E-01 1E-02 FPGA LT_RISC ASIP-eFPGA TC ASIP-eFPGA LC-MEM 1E-03 1E-04 Standardzellen physikalisch optimiert 1E-05 1E+00 1E+01 1E+02 1E+03 1E+04 1E+05 1E+06 MOPS / mm 2 27

28 GNSS Testbeds 28

29 GNSS Testbeds 29

30 GNSS Testbeds 30

31 Zusammenfassung Arithmetik-orientierte efpgas Enhanced Design Flow vergleichbar DPG Approach Modellbildung aufwandsgünstige Parameteroptimierung ASIP-eFPGA-Architekturen Kopplungsmodi Effizienzsteigerung durch Wahl des Kopplungsmodus Exemplarische Anwendung Multioperabler GPS-Empfänger Effizienzgewinn 31

32 Veröffentlichungen Neumann, B.; von Sydow, T.; Blume, H.; Noll, T. G.: "Entwurf und quantitative Analyse parametrisierbarer efpga-architekturen für Arithmetik-Anwendungen", Tagungsband der URSI Kleinheubacher Tagung 2005, Sep. 2005, Miltenberg Kappen, G.; Noll, T. G.: "Application Specific Instruction Processor Based Implementation of a GNSS Receiver on an FPGA", Proceedings of the DATE'06, 2006, München von Sydow, T.; Neumann, B.; Noll, T. G.: "Quantitative Analysis of embedded FPGA Architectures for Arithmetic", Proc. of the ASAP 2006, Colorado, Sep von Sydow, T.; Korb, M.; Neumann, B.; Blume, H.; Noll, T. G.: "Modelling and Quantitative Analysis of Coupling Mechanisms of Programmable Processor Cores and Arithmetic Oriented efpga Macros", Proc. of the ReConFig'06, Sep. 2006, San Luis Potosi, Mexico, Neumann, B.; von Sydow, T.; Noll, T. G.: "Application Domain Specific Embedded FPGAs for Flexible ISA-Extension of ASIPs", invited Paper, JVSPS 2008 von Sydow, T.; Neumann, B.; Noll, T. G.: "Design and quantitative analysis of ASIPs with efpga-based accelerators as flexible ISA-extension", PhD-Forum, DATE,

33 Veröffentlichungen (cont d) Kappen, G.; el Bahri, S.; Priebe, O.; Noll, T. G.: "Evaluation of a tightly coupled ASIP / Co-Processor Architecture used in GNSS receivers", Proc. ASAP, 2007, Montreal, Canada Kappen, G.; Kurz, L.; Noll, T. G.: "Comparison of ASIP and Standard Microprocessor Based Navigation Processors", Proc. TimeNav, 2007, Geneva, Switzerland Zipf, P.; Hinkelmann, H.; Deng, L.; Glesner, M.; Blume, H.; Noll, T. G.: "A Power Estimation Model for an FPGA-based Softcore Processor", Proc. FPL, 2007, Amsterdam, Niederlande Neumann, B.; von Sydow, T.; Blume, H.; Noll, T. G.: "Design flow for embedded FPGAs based on a flexible architecture template", Proc. of DATE'08, 2008, München von Sydow, T.; Blume, H.; Kappen, G.; Noll, T. G.: "ASIP-eFPGA architecture for multioperable GNSS receivers", Proc. of SAMOS Workshop, 2008, Samos Kappen, G.; Pieper, V.; Kurz, L.; Noll, T. G.: "Implementation and Analysis of an SDR Processor for GNSS Software Correlators", Proc. ION, 2008, Savannah, Georgia, USA 33

34 Thank you very much for your kind attention! 34

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Firmenlogo LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Programmierbarer Rechenkern für rechenintensive Echtzeitdatenverarbeitung mit PXI-RIO Dr.-Ing. Alexander Pacholik

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Firmenlogo LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Programmierbarer Rechenkern für rechenintensive Echtzeitdatenverarbeitung mit PXI-RIO Dr.-Ing. Alexander Pacholik

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Mentor User Conference 2004 - Würzburg Michael Pichler, m.pichler@zma.ch Dino Zardet, d.zardet@zma.ch Prof. Karl Schenk, k.schenk@zma.ch

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen

ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen C. Bobda, Ch. Haubelt, D. Koch, T. Streichert, Prof. Dr.-Ing. J.

Mehr

Motivation. Eingebettetes System: Aufgabe:

Motivation. Eingebettetes System: Aufgabe: Motivation n Aufgabe: n Eingebettetes System: Computersystem, das in einen technischen Kontext eingebettet ist - also ein Computer, der ein technisches System steuert oder regelt. Das sind z.b. das Antiblockiersystem,

Mehr

Fluid-Particle Multiphase Flow Simulations for the Study of Sand Infiltration into Immobile Gravel-Beds

Fluid-Particle Multiphase Flow Simulations for the Study of Sand Infiltration into Immobile Gravel-Beds 3rd JUQUEEN Porting and Tuning Workshop Jülich, 2-4 February 2015 Fluid-Particle Multiphase Flow Simulations for the Study of Sand Infiltration into Immobile Gravel-Beds Tobias Schruff, Roy M. Frings,

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

Praktikum Systementwurf mit VHDL HDL Design Lab

Praktikum Systementwurf mit VHDL HDL Design Lab Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit

Mehr

Eingebettete Taktübertragung auf Speicherbussen

Eingebettete Taktübertragung auf Speicherbussen Eingebettete Taktübertragung auf Speicherbussen Johannes Reichart Workshop Hochgeschwindigkeitsschnittstellen Stuttgart, 07.11.2008 Unterstützt durch: Qimonda AG, München Institut für Prof. Elektrische

Mehr

Digitaltechnik und Rechnerstrukturen. 2. Entwurf eines einfachen Prozessors

Digitaltechnik und Rechnerstrukturen. 2. Entwurf eines einfachen Prozessors Digitaltechnik und Rechnerstrukturen 2. Entwurf eines einfachen Prozessors 1 Rechnerorganisation Prozessor Speicher Eingabe Steuereinheit Instruktionen Cachespeicher Datenpfad Daten Hauptspeicher Ausgabe

Mehr

Boundary Scan Days 2009

Boundary Scan Days 2009 Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors

Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors Vortrag zum Beleg Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors Michael Lange Dresden, Gliederung 1 Aufgabenstellung 2 Voraussetzungen 3 Aufbau eines

Mehr

Modellbasierte Entwicklung im Kontext von Medizingeräten

Modellbasierte Entwicklung im Kontext von Medizingeräten up FPGA Modellbasierte Entwicklung im Kontext von Medizingeräten Gemeinsamer Ausgangspunkt für Software- und Hardwareentwicklung Osnabrück, 06.02.2014, Wanja Schöpfer Agenda 1 Einleitung 2 Modellbasierte

Mehr

Open Source - Mikrokontroller für Mixed Signal ASIC

Open Source - Mikrokontroller für Mixed Signal ASIC Open Source - Mikrokontroller für Mixed Signal ASIC Embedded Computing Conference 30. August 2011 Michael Roth Ablauf Vorstellung IME Motivation Vorstellung einiger OpenSource Mikrokontroller Evaluation

Mehr

Das Prinzip an einem alltäglichen Beispiel

Das Prinzip an einem alltäglichen Beispiel 3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und

Mehr

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011 Technische Universität Graz Institut tfür Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2003. 1 Ausblick. Erste

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Outline. Cell Broadband Engine. Application Areas. The Cell

Outline. Cell Broadband Engine. Application Areas. The Cell Outline 21.March 2006 Benjamin Keck Why Cell?!? Application Areas Architectural Overview Programming Model Programming on the PPE C/C++ Intrinsics 1 2 The Cell Supercomputer on a chip Multi-Core Microprocessor

Mehr

Auch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion)

Auch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion) Auch hier wieder Aus voriger Wahrheitstabelle lässt sich mechanisch eine kombinatorische Schaltung generieren, die wir im Folgenden mit dem Control Symbol abstrakt darstellen. Instruction[31 26] (also:

Mehr

Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1

Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1 E-1 Technische Grundlagen der Informatik 2 SS 2009 Einleitung R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt Lernziel E-2 Verstehen lernen, wie ein Rechner auf der Mikroarchitektur-Ebene

Mehr

Cell Broadband Engine

Cell Broadband Engine Cell Broadband Engine 21.March 2006 Benjamin Keck Outline Why Cell?!? Application Areas Architectural Overview SPU Programming Model Programming on the PPE C/C++ Intrinsics The Cell Supercomputer on a

Mehr

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München FPGAs an der Hochschule München in Lehre und Forschung Christian Münker, Hochschule München Überblick Hochschule München 2 www.hm.edu Gegründet 1971 Eine der größten Hochschulen für angewandte Wissenschaften

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

Developing Interactive Integrated. Receiver Decoders: DAB/GSM Integration

Developing Interactive Integrated. Receiver Decoders: DAB/GSM Integration Developing Interactive Integrated Wolfgang Klingenberg Robert-Bosch GmbH Hildesheim Wolfgang.Klingenberg@de.bosch.co Receiver Decoders: DAB/GSM Integration DAB-GSM-Integration.ppt 1 Overview DAB receiver

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung

Mehr

Anwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010

Anwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010 Anwendungsgebiete unterschiedlicher FPGA-basierter MPSoC Architekturen Marco Kirschke INF-M2 Anwendung 2 Sommersemester 2010 26. Mai 2010 Inhalt Einleitung IEEE Veröffentlichungen Beispiele zu MPSoC Architekturen

Mehr

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1 Einführung Zusatzfolien A Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel 06 November 2009 Self-Organization 19 November 2009 1 Empfehlungen für die Verzeichnisstruktur Unterverzeichnisse für Projekte doc

Mehr

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Prozessor Übersicht Datenpfad Control Pipelining Data Hazards Control Hazards Multiple Issue Grundlagen der Rechnerarchitektur Prozessor 2 Datenpfad einer einfachen MIPS

Mehr

COOL HASHING MIT FPGAS. Robert Bachran

COOL HASHING MIT FPGAS. Robert Bachran COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes

Mehr

Mobile JENCOLOR Evaluation Kits with Windows 8 Smart PC for Color Measurement Applications

Mobile JENCOLOR Evaluation Kits with Windows 8 Smart PC for Color Measurement Applications Mobile JENCOLOR Evaluation Kits with Windows 8 Smart PC for Color Measurement Applications Paul-Gerald Dittrich, Fred Grunert, Dietrich Hofmann MAZeT GmbH Firmenpräsentation Version xx 1 Content 1. Mobile

Mehr

EHP Einführung Projekt A

EHP Einführung Projekt A Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung

Mehr

Entwurfsablauf. Entwurfsmethodik. Beispiel Wasserfall-Modell. Beispiel Wasserfall-Modell. Prozess des Entwurfs

Entwurfsablauf. Entwurfsmethodik. Beispiel Wasserfall-Modell. Beispiel Wasserfall-Modell. Prozess des Entwurfs Komplexe Systeme Entwurfskriterien Eingebettete Systeme - Entwurfsmethodik - Verlustleistung Programmspeicher Zuverlässigkeit Datenspeicher Lothar Thiele Verarbeitungsleistung Gewicht Wiederverwendbarkeit

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme. Kolloquium zum Mastermodul INF-PM-FPG

Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme. Kolloquium zum Mastermodul INF-PM-FPG Fakultät Informatik, Inst. für Tech. Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme Kolloquium zum Mastermodul

Mehr

GIS-based Mapping Tool for Urban Energy Demand

GIS-based Mapping Tool for Urban Energy Demand GIS-based Mapping Tool for Urban Energy Demand Building Services, Mechanical and Building Industry Days Conference Johannes Dorfner Debrecen, 14 October 2011 Outline 1. Motivation 2. Method 3. Result 4.

Mehr

Microcontroller Architectures and Examples

Microcontroller Architectures and Examples Microcontroller Architectures and Examples Thomas Basmer telefon: 0335 5625 334 fax: 0335 5625 671 e-mail: basmer [ at ] ihp-microelectronics.com web: Outline Microcontroller in general Introduction Main

Mehr

Was ist die Performance Ratio?

Was ist die Performance Ratio? Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen

Mehr

Safer Software Formale Methoden für ISO26262

Safer Software Formale Methoden für ISO26262 Safer Software Formale Methoden für ISO26262 Dr. Stefan Gulan COC Systems Engineering Functional Safety Entwicklung Was Wie Wie genau Anforderungen Design Produkt Seite 3 Entwicklung nach ISO26262 Funktionale

Mehr

Hardware Praktikum 2008

Hardware Praktikum 2008 HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf

Mehr

Multiprozessor System on Chip

Multiprozessor System on Chip Multiprozessor System on Chip INF-M1 AW1-Vortrag 25. November 2009 Übersicht 1. Einleitung und Motivation 2. Multiprozessor System on Chip (MPSoC) 3. Multiprozessoren mit Xilinx EDK 4. FAUST SoC Fahrzeug

Mehr

GAUSS towards a common certification process for GNSS applications using the European Satellite System Galileo

GAUSS towards a common certification process for GNSS applications using the European Satellite System Galileo GAUSS towards a common certification process for GNSS applications using the European Satellite System Galileo Matthias Grimm, Dr. Michael Meyer zu Hörste Vortragstitel > 11. Juni 2010 > Folie 1 Agenda

Mehr

HW/SW Codesign 5 - Performance

HW/SW Codesign 5 - Performance HW/SW Codesign 5 - Performance Martin Lechner e1026059 Computer Technology /29 Inhalt Was bedeutet Performance? Methoden zur Steigerung der Performance Einfluss der Kommunikation Hardware vs. Software

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:

Mehr

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben

Mehr

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Prof. Dr.-Ing. Holger Blume, Hans-Peter Brückner, Christian Leibold, Ingo Schmädecke Gliederung Motivation

Mehr

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers Versuchsreihe 4 Aufbau eines Volladdierers Aufbau eines Volladdierers Aufbau eines Volladdierers mit diskreten Bausteinen Aufbau eines Volladdierers

Mehr

Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines

Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines Verteidigungsvortrag zur Studienarbeit Ludger Irsig Fraunhofer IIS/EAS Digitale Kameras allgemein

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler

Mehr

Cloud Computing in der öffentlichen Verwaltung

Cloud Computing in der öffentlichen Verwaltung Cloud Computing in der öffentlichen Verwaltung Willy Müller - Open Cloud Day 19.6.2012 2 Plug and Cloud? 3 The plug tower BPaaS Software SaaS Platform PaaS Storage/ Computing IaaS Internet Power grid 4

Mehr

CAE in der Cloud. - Vorteile & Probleme - Wolfgang Gentzsch & Burak Yenier ISC @ CeBIT, 19. März 2015

CAE in der Cloud. - Vorteile & Probleme - Wolfgang Gentzsch & Burak Yenier ISC @ CeBIT, 19. März 2015 CAE in der Cloud - Vorteile & Probleme - Wolfgang Gentzsch & Burak Yenier ISC @ CeBIT, 19. März 2015 CAE in der Cloud - Vorteile & Probleme - Wolfgang Gentzsch & Burak Yenier ISC @ CeBIT, 19. März 2015

Mehr

1. Einleitung. 2. Aufgabenstellung. R. Bartholomä, Prof. F. Kesel, Prof. T. Greiner Fachhochschule Pforzheim, Tiefenbronnerstraße 65, 75175 Pforzheim

1. Einleitung. 2. Aufgabenstellung. R. Bartholomä, Prof. F. Kesel, Prof. T. Greiner Fachhochschule Pforzheim, Tiefenbronnerstraße 65, 75175 Pforzheim Methoden, Werkzeuge und Architekturen zum Entwurf und zur Realisierung von Signal- und Bildverarbeitungsalgorithmen für die Umsetzung in R. Bartholomä, Prof. F. Kesel, Prof. T. Greiner Fachhochschule Pforzheim,

Mehr

Hardware Virtualisierungs Support für PikeOS

Hardware Virtualisierungs Support für PikeOS Virtualisierungs Support für PikeOS Design eines Virtual Machine Monitors auf Basis eines Mikrokernels Tobias Stumpf SYSGO AG, Am Pfaenstein 14, 55270 Klein-Winternheim HS Furtwangen, Fakultät Computer

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Technische Informatik 1 Übung 5: Eingabe/Ausgabe (Computerübung) Georgia Giannopoulou, ETZ G & 18.

Technische Informatik 1 Übung 5: Eingabe/Ausgabe (Computerübung) Georgia Giannopoulou, ETZ G & 18. Technische Informatik 1 Übung 5: Eingabe/Ausgabe (Computerübung) Georgia Giannopoulou, ETZ G77 ggeorgia@tik.ee.ethz.ch 17. & 18. November 2016 Inhalt Implementierung von Device-I/O mittels Polling und

Mehr

Pipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45

Pipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45 Pipelining Die Pipelining Idee Grundlagen der Rechnerarchitektur Prozessor 45 Single Cycle Performance Annahme die einzelnen Abschnitte des MIPS Instruktionszyklus benötigen folgende Ausführungszeiten:

Mehr

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle

Mehr

Wakefield computation of PETRAIII taper section Laura Lünzer

Wakefield computation of PETRAIII taper section Laura Lünzer Wakefield computation of PETRAIII taper section Laura Lünzer 16. Dezember 2011 TU Darmstadt Fachbereich 18 Institut Theorie Elektromagnetischer Felder Laura Lünzer Geometry of tapered structure Undulator

Mehr

AUL04 Einführung in die Automatisierungslösungen

AUL04 Einführung in die Automatisierungslösungen AUL04 Einführung in die Automatisierungslösungen Automation University Special 2015 Roman Brasser Commercial Engineer rbrasser@ra.rockwell.com Tel. +41 (0) 62 889 78 12 Marco Faré Commercial Engineer mfare@ra.rockwell.com

Mehr

Visualisierung paralleler bzw. verteilter Programme

Visualisierung paralleler bzw. verteilter Programme Seminar Visualisierung in Informatik und Naturwissenschaften im SS 1999 Visualisierung paralleler bzw. verteilter Programme Holger Dewes Gliederung Zum Begriff Motivation PARADE Beispiel 1: Thread basierte

Mehr

Internationale Energiewirtschaftstagung TU Wien 2015

Internationale Energiewirtschaftstagung TU Wien 2015 Internationale Energiewirtschaftstagung TU Wien 2015 Techno-economic study of measures to increase the flexibility of decentralized cogeneration plants on a German chemical company Luis Plascencia, Dr.

Mehr

MODELLING AND CONTROLLING THE STEERING FORCE FEEDBACK USING SIMULINK AND xpc TARGET

MODELLING AND CONTROLLING THE STEERING FORCE FEEDBACK USING SIMULINK AND xpc TARGET MODELLING AND CONTROLLING THE STEERING FORCE FEEDBACK USING SIMULINK AND xpc TARGET Dipl.-Ing. M. Brünger-Koch, 05/06/09 Model-Based Design Conference 2005 1 Agenda 1. Introduction Company and institute

Mehr

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Embedded Prozessoren vs. X86er Derivate DSP vs. FPGA vs. GPP wer ist geeigneter

Mehr

Junction of a Blended Wing Body Aircraft

Junction of a Blended Wing Body Aircraft Topology Optimization of the Wing-Cabin Junction of a Blended Wing Body Aircraft Bin Wei M.Sc. Ögmundur Petersson M.Sc. 26.11.2010 Challenge of wing root design Compare to conventional aircraft: Improved

Mehr

Group and Session Management for Collaborative Applications

Group and Session Management for Collaborative Applications Diss. ETH No. 12075 Group and Session Management for Collaborative Applications A dissertation submitted to the SWISS FEDERAL INSTITUTE OF TECHNOLOGY ZÜRICH for the degree of Doctor of Technical Seiences

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl

Mehr

Hardware/Software-Codesign

Hardware/Software-Codesign Klausur zur Lehrveranstaltung Hardware/Software-Codesign Dr. Christian Plessl Paderborn Center for Parallel Computing Universität Paderborn 8.10.2009 Die Bearbeitungsdauer beträgt 75 Minuten. Es sind keine

Mehr

FLOXCOM - WP 7 Modelling and Optimisation of Wall Cooling - Wall Temperature and Stress Analysis

FLOXCOM - WP 7 Modelling and Optimisation of Wall Cooling - Wall Temperature and Stress Analysis FLOXCOM - WP 7 Modelling and Optimisation of Wall Cooling - Wall Temperature and Stress Analysis B&B-AGEMA Dr.-Ing. K. Kusterer 1. Status report 2. 3-D simulation of final combustor geometry 3. Publications

Mehr

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung

Mehr

DynaCORE-Coprozessor Coprozessor und seine NP-Anbindung

DynaCORE-Coprozessor Coprozessor und seine NP-Anbindung DynaCORE-Coprozessor Coprozessor und seine NP-Anbindung R. Koch, J. Foag,, C. Albrecht, R. Hagenau,, E. Maehle Direktor: Prof. Dr.-Ing. E. Maehle I T I Bad Driburg, 2. Juli 2004 Überblick Motivation Ansatz

Mehr

Efficient Design Space Exploration for Embedded Systems

Efficient Design Space Exploration for Embedded Systems Diss. ETH No. 16589 Efficient Design Space Exploration for Embedded Systems A dissertation submitted to the SWISS FEDERAL INSTITUTE OF TECHNOLOGY ZURICH for the degree of Doctor of Sciences presented by

Mehr

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen

Mehr

Systeme 1: Architektur

Systeme 1: Architektur slide 1 Vorlesung Systeme 1: Architektur Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Prüfung 18. Februar 2004 8h00-11h40 13h00-18h20 20 Minuten

Mehr

FlexPath - Flexible, Dynamisch Rekonfigurierbare Verarbeitungspfade in Netzwerkprozessoren

FlexPath - Flexible, Dynamisch Rekonfigurierbare Verarbeitungspfade in Netzwerkprozessoren FlexPath - Flexible, Dynamisch Rekonfigurierbare Verarbeitungspfade in Netzwerkprozessoren Dr. Thomas Wild Rainer Ohlendorf Michael Meitinger Prof. Dr. Andreas Herkersdorf Lehrstuhl für Theresienstr. 90

Mehr

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de

Mehr

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Symmetric Multiprocessing mit einer FPGA basierten MPSoC Plattform Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Inhalt Motivation Vorarbeiten Ziele für die Masterarbeit Vorgehensweise

Mehr

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation Willkommen zur Präsentation Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. J. Pospiech AVT GmbH Ilmenau Am Hammergrund 1 98693 Ilmenau Tel: +49 (0)3677 / 64 79 0 Fax: +49 (0)3677 / 64 79 69

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

The Excellence Initiative

The Excellence Initiative Research Cluster Ultra High-Speed Mobile Information and Communication (UMIC) The Excellence Initiative German government program 1,9 Bio. total Funding period: 5 years 2 rounds, offset by 1 year: 11/2006

Mehr

Bosch Power Tec Clean Energy Week Energy Storage

Bosch Power Tec Clean Energy Week Energy Storage Clean Energy Week Energy Storage 1 Within the first year of the introduction of the energy storage subsidy in Germany more than 4,000 grid connect systems have been installed and 2/3 of solar installers

Mehr

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing

Mehr

Computer-Architektur Ein Überblick

Computer-Architektur Ein Überblick Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27

Mehr

Design and Implementation of a Soft-error Resilient OSEK Real-time Operating System

Design and Implementation of a Soft-error Resilient OSEK Real-time Operating System Design and Implementation of a Soft-error Resilient OSEK Real-time Operating System Florian Lukas Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich Alexander Universität Erlangen

Mehr

Schnupperkurs. Steigerung gder Effizienz bei der Anwendungserstellung mit Hilfe von. Dipl. Ing.(FH) Rüdiger Ellmauer. Applications Engineer

Schnupperkurs. Steigerung gder Effizienz bei der Anwendungserstellung mit Hilfe von. Dipl. Ing.(FH) Rüdiger Ellmauer. Applications Engineer Schnupperkurs Steigerung gder Effizienz bei der Anwendungserstellung mit Hilfe von LabVIEW Toolkits Dipl. Ing.(FH) Rüdiger Ellmauer Applications Engineer Umgebung zur Erstellung von Mess und Automatisierungssoftware

Mehr

L3. Datenmanipulation

L3. Datenmanipulation L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus

Mehr

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8 <gregori@hs-furtwangen.de> 1/50 Sven Gregori, CN8 UnFUG SS 2008 Hochschule Furtwangen 29. Mai 2008 2/50 Überblick 1 FPGA 2 VHDL 3 IP Cores 4 praktische Umsetzung 5 Entwicklungs-Software 6 Fazit 7 Links

Mehr

PITSS.CON Oracle Forms 11g - Lower your IT Costs

PITSS.CON Oracle Forms 11g - Lower your IT Costs PITSS.CON Oracle Forms 11g - Lower your IT Costs Die Basis für eine moderne Softwarearchitekture Andreas Gaede PITSS GmbH Agenda 09:00 Registrierung und Frühstück 09:25 Begrüßung 09:30 Executive Keynote

Mehr

AS Path-Prepending in the Internet And Its Impact on Routing Decisions

AS Path-Prepending in the Internet And Its Impact on Routing Decisions (SEP) Its Impact on Routing Decisions Zhi Qi ytqz@mytum.de Advisor: Wolfgang Mühlbauer Lehrstuhl für Netzwerkarchitekturen Background Motivation BGP -> core routing protocol BGP relies on policy routing

Mehr