Kostenfaktoren bei der Herstellung von Leiterplatten. Vortrag. Albert Schweitzer FINELINE Switzerland Vers. 1.1

Transkript

1 Kostenfaktoren bei der Herstellung von Leiterplatten Vortrag Albert Schweitzer FINELINE Switzerland Vers. 1.1

2 Inhaltsangabe Inhalt Allgemeines Herstellung einer Multilayer Leiterplatte Schritt für Schritt erklärt Kostenfaktoren bei der Herstellung von Leiterplatten Welche Prozessschritte verursachen welche Kosten? Herstellung eines Grundkosten-Index Verschiedenes und Schlussbemerkungen

3 Allgemeines

4 Allgemeines Nur wer den Herstellungsprozess einer Leiterplatte kennt, kann mögliche Kosteneinsparpotenziale bei der Leiterplatte nutzen. Im folgenden Vortrag: Kostenoptimiertes Leiterplattendesign, möchte ich Ihnen vermitteln wie eine Multilayer- Leiterplatte hergestellt wird und welche Features und Faktoren dabei letztendlich Kosten verursachen.

5 Herstellung einer Multilayer Leiterplatte

6 Herstellung einer Leiterplatte Wichtige Anmerkung: Der im Folgenden dargestellte Produktionsprozess ist in der Leiterplattenindustrie sehr verbreitet. Es ist jedoch wichtig zu wissen, dass für jeden hier beschriebenen Produktionsschritt verschiedene Alternativen existieren. Bedingt durch neue Technologien ist der Leiterplattenproduktions-Prozess einem stetigen Wandel unterworfen.

7 Die Arbeitsschritte beim Herstellen einer Leiterplatte The steps to manufacture a PCB Herstellen einer Leiterplatten Arbeitsschritt Step 01 Aufbereitung der Kundendaten 01 DFM Design for Manufacturing 02 Technische Fragen 02 Engineering Questions 03 Materialvorbereitung 03 Preparation of Material 04 Arbeitsfilmerstellung mittels Laserplotter 04 Preparation of Artwork 05 Reinigungsprozess des Innenlagenkerns 05 Pre-Clean process of innerlayer core 06 Laminieren des Innenlagenkerns 06 Inner layer dry film lamination 07 Belichtung und Entwicklung d. Innenlagenkerns07 Exposure and development of inner layer core 08 Blaukontrolle des Innenlagenkerns 08 Resist mark check blue-check 09 Ätzen des Innenlagenkerns 09 Etching of Inner layer core 10 Laminat strippen 10 Dry film strip 11 Referenzbohrung nach dem Ätzprozess 11 Post etch drilling process Post etch punch 12 Innenlagen AOI Überprüfung 12 AOI innerlayer inspection 13 Brownoxidieren 13 Brown oxid treatment 14 Schichten 14 Layer stack up 15 Verpressen 15 Multilayer lamination process 16 Besäumen 16 Trimming etches 17 Röntgenbohren 17 Drill of new reference holes by x-ray analyse 18 Paketieren 18 Layer packaging

8 Die Arbeitsschritte beim Herstellen einer Leiterplatte The steps to manufacture a PCB Herstellen einer Leiterplatten Arbeitsschritt Step 19 Bohren 19 Drilling process 20 Bürsten 20 Brushing process 21 Desmear 21 Deasmearing 22 Durchkontaktieren 22 Copper desposition 23 Laminieren der Aussenlagen 23 Outer dry film lamination process 24 Belichten und Entwickeln 24 Exposure and development 25 Galvanische Kupferabscheidung 25 Copper plate process 26 Galvanische Zinnabscheidung 26 Tin plate process 27 Laminat strippen 27 Outer layer dry film strip 28 Ätzen und Zinn strippen 28 Copper etch and tin strip process 29 AOI Prozess 29 AOI inspection process 30 Lötstoppmaske aufbringen 30 Photo imageable solder mask process 31 Belichten und Entwickeln 31 Mask espose, develop and cure 32a Kundenspezifischen Oberfläche Heißluftverzinnung HAL 32a Finish - Hot Air Leveling HAL lead free 32b Kundenspezifischen Oberfläche chem. Ni/Au 32b Finish - ENIG chem. Ni/Au finish process 32c Goldstecker und selektives Gold 32c Hard gold process 33 Siebdruck / Legend print component marking 33 Legend print - component marking 34 Konturfräsen und Ritzen / Routing process 34 Routing process 35 Elektrischer Test / Electrical test 35 Electrical test 36 Endkontrolle / Final inspection 36 Final inspection

9 Arbeitsschritt 01 / Step 01 Aufbereitung der Kundendaten / DFM Design for Manufacturing Auf Basis der Gerberdaten und der Dokumentation wird die Machbarkeit abschließend abgeklärt und die Produktion wird vorbereitet.

10 Arbeitsschritt 02 / Step 02 Technische Fragen an den Kunden: Mit den bekannten design-rule-checks lassen sich noch lange nicht alle "versteckten fouls" insbesondere bei hochlagigen Multilayern erkennen. Die Kontrolle sollte sich auf folgende Daten beziehen: - Leiterbahnbreite/-abstand - Lötauge Restring - Kupferverteilung - Abstand metallisierte Bohrung zu innenliegende Leiterbahn (ML ) - Pitch-Abstände (el. Prüfung) - Kupferabstand zur Kontur - NDK-Bohrungen in Masseflächen (Tentfläche) - freiliegende Leiterbahnenden - Herstellerlogo?, Datumscode?, - Änderungsindex - Lötstopplackfreistellungen - etc.

11 Arbeitsschritt 03 / Step 03 Materialvorbereitung: Schon bei der Aufbereitung der Kundendaten und den anschließenden Fragen wurde der Aufbau des Nutzens/Panels definiert und mit dem Kunden abgeklärt. Standard in Asien benutzte Tafel Formate (Sheets): 914mm x 1220mm 1020mm x 1220mm 1067mm x 1220mm 1041mm x 1245mm Die Sheets werden zu Produktionspanels verkleinert. Deren Größe ist herstellerspezifisch.

12 Arbeitsschritt 03 / Step 03 14mm mm mm 5mm 19mm 25.4mm Produktionspanel z.b. TTM (18 x 24 ) Source: TTM

13 Arbeitsschritt 04 / Step 04 Arbeitsfilmherstellung mittels Laserplotter: Mit einem Laserplotter wird pro Leiterplatten-Lage ein Film erstellt. Diese Laserplotter stehen in temperaturund feuchtigkeitsgeregelten Dunkelkammern. Die Filmentwicklung erfolgt automatisch. Die einzelnen Lage-Filme werden im Mikrometerbereich zueinander registriert, um die Lagen perfekt zueinander auszurichten. Danach werden die Zentriermarken des Films mit der Zentriermarke einer Lochstanze zentriert. Diese Registrierlöcher dienen zur Aufnahme und exakten Ausrichtung der Filme im späteren UV- Belichtungsprozess.

14 Arbeitsschritt 04 / Step 04 Arbeitsfilmherstellung mittels Laserplotter: Beispiele für Arbeitsfilme: Innenlage negativ Innenlage Ground negativ Außenlage positiv

15 Arbeitsschritt 05 / Step 05 Reinigungsprozess des Innenlagenkerns Der Kern der Innenlage besteht aus Epoxidharz und Glasgewebe welcher beidseitig mit einer Kupferfolie beschichtet ist. In der Regel wird dabei FR4 Material eingesetzt.

16 Arbeitsschritt 05 / Step 05 Reinigungsprozess des Innenlagenkerns Um diese Kupferfolie für den nächsten Prozessschritt vorzubereiten, muss diese mittels eines mechanischen Bürstprozesses von Oxyden und möglichen Verschmutzungen gereinigt werden. Gleichzeitig rauen die rotierenden Bürstwalzen die Cu-Oberfläche definiert auf, um eine ausreichende mechanische Haftung, des im nächsten Schritt aufzutragenden Laminates, auf der Cu- Oberfläche sicherzustellen.

17 Arbeitsschritt 06 / Step 06 Laminieren des Innenlagenkerns Beim Laminier Prozess wird eine UV-Lichtempfindliche Folie (Laminat engl. dry film resist) mit Hilfe eines Laminators auf beide Seiten des Leiterplattenkerns auflaminiert. Hot-Roll-Laminator (Werksbild Morton)

18 Arbeitsschritt 06 / Step 06 Laminieren des Innenlagenkerns Bei diesem Arbeitsschritt durchläuft das Kernmaterial ein beheiztes Walzenpaar. Das Laminat wird von je einer Rolle oberhalb und unterhalb des Walzenpaares so durchgeführt, dass unter Einwirkung der Walzenwärme und Walzendruckes die Laminierung erfolgt. (Temp.: ca. 110 C, Druck: 3-5bar) Die somit blau beschichteten Cu- Oberflächen sind jetzt UV-Lichtempfindlich geworden und die weitere Verarbeitung ist deshalb nur im Gelblichtraum möglich.

19 Arbeitsschritt 06 / Step 06 Laminieren des Innenlagenkerns: Das Trockenfilmlaminat wird bei 110 C und mit einem Druck von 3-5bar auf beiden Seiten mit einem Hot-Roll-Laminator aufgebracht.

20 Arbeitsschritt 06 / Step 06 Laminieren des Innenlagenkerns Hot-Roll-Laminator (Werksbild Morton)

21 Arbeitsschritt 07 / Step 07 Belichtung des Innenlagenkerns Beim UV-Belichtungsvorgang wird mit Hilfe der in Schritt 02 erzeugten Filme die Laminatschicht fototechnisch belichtet. Das Belichtungsgerät besitzt Aufnahmestifte, die den Registrierbohrungen im Film entsprechen (Siehe Schritt04).

22 Arbeitsschritt 07 / Step 07 Belichtung des Innenlagenkerns Das darunterliegende Laminat wird mittels einer energiereichen UV-Lampe belichtet, d.h. es verändert sich chemisch, es polymerisiert UV-LICHT

23 Arbeitsschritt 07 / Step 07 Belichtung des Innenlagenkerns Die Leiterbahnen und Strukturen der Leiterplatte sind dabei im Film durchsichtig. Das darunterliegende Laminat wird mittels einer energiereichen UV-Lampe belichtet, d.h. es verändert sich chemisch, es polymerisiert und wird dadurch hart. Die im Film schwarzen Teilflächen (Flächen neben und zwischen den Leiterbahnen, Pads und Vias) halten die UV-Strahlung vom Laminat ab polymerisieren nicht und können damit im darauffolgenden Entwicklungsprozess weggewaschen werden.

24 Arbeitsschritt 07 / Step 07 Belichtung des Innenlagenkerns Film Lichtempfindliche Folie, Laminat (dry film resist) Laminierte Kupferfolie (Laminated copper) Epoxidharz u. Glasgewebe (Epoxy resin and glass fil) Laminierte Kupferfolie (Laminated copper) Lichtempfindliche Folie, Laminat (dry film resist) Film Die weiße Fläche im Bild ist lichtdurchlässig und entspricht dem späteren Leiterbahnbild. Das Laminat unter dem lichtdurchlässigen Teil des Films (Im Bild weiß) wird durch die UV-Belichtung polymerisiert. (Im Bild dunkelblau) Die unbelichteten Teile (hellblau) werden im folgenden Entwicklungsprozess (Schritt 08) entfernt.

25 Arbeitsschritt 07 / Step 07 Entwicklung des Innenlagenkerns Die Entwicklung erfolgt mit Hilfe einer Sodalösung. Die unbelichteten Bereiche werden jetzt entfernt. Beim Entwicklungsprozess durchlaufen die Multilayer-Innenlagen einen horizontalen Sprühprozess mit anschließender kaskadierter Frischwasserspülung und anschließender Trocknung. Dadurch wird die Kupfer-Kaschierung der nicht benötigten Kupfer-Flächen für den später folgenden Ätzprozess freigelegt und kann abgeätzt werden.

26 Arbeitsschritt 07 / Step 07 Entwicklung des Innenlagenkerns Die mit polymerisiertem Laminat (Resist) abgedeckten Leiterplattenstrukturen, gut zu erkennten am blauen Ätzresist, sind im folgenden Ätzprozess geschützt und bleiben erhalten. Polymerisiertes Laminat Kupfer Epoxidharz u. Glasgewebe (Epoxy resin and glass fil) Kupfer Polymerisiertes Laminat Die nicht abgedeckten Kupferflächen werden im folgenden Ätzprozess entfernt.

27 Arbeitsschritt 08 / Step 08 Blaukontrolle des Innenlagenkerns: Um mögliche Prozessfehler aus den vorangegangenen Produktions-Schritten frühzeitig zu erkennen, wird eine sog. Blaukontrolle durchgeführt, d.h. die Leiterplatten werden stichprobenartig auf mögliche Leiterbildfehler geprüft.

28 Arbeitsschritt 09 / Step 09 Ätzen des Innenlagenkerns: Zum Entfernen des freiliegenden Kupfers benutzt man eine stark alkalische Lösung auf Ammoniakbasis. Bei diesem Prozess durchlaufen die Multilayer-Innenlagen wieder einen horizontale Sprüh-, Spül- und Trocknungslinie. Die Kupfer-Kaschierungsstärke bestimmt die Durchlaufgeschwindigkeit durch das Ätzmodul. Je dicker die Kupferdicke desto langsamer muss die Geschwindigkeit eingestellt werden.

29 Leiterbahnbreite und Leiterbahnabstand Line Width and Line Trace Leiterbahnbreite und Leiterbahnabstand / Line Width and Line Trace: Kupferdicke / Merkmale Item Unit Standard Advanced Copper thickness Min. Leiterbahnbreite Außenlagen Min. Outer Line Width [µm / mil] 75 / 3 65 / µm / Min. Leiterbahnbreite Innenlagen Min. Inner Line Width [µm / mil] 75 / 3 65 / 2.5 1/2 oz copper Min. Leiterbahnabstand Außenlagen Min. Outer Line Space [µm / mil] 90 / / 3 Min. Leiterbahnabstand Innenlagen Min. Inner Line Space [µm / mil] 90 / / 3 Min. Leiterbahnbreite Außenlagen Min. Outer Line Width [µm / mil] 100 / / 3 35µm / Min. Leiterbahnbreite Innenlagen Min. Inner Line Width [µm / mil] 100 / / 3 1 oz copper Min. Leiterbahnabstand Außenlagen Min. Outer Line Space [µm / mil] 100 / / 3.5 Min. Leiterbahnabstand Innenlagen Min. Inner Line Space [µm / mil] 100 / / 3.5 Min. Leiterbahnbreite Außenlagen Min. Outer Line Width [µm / mil] 200 / / 6 70µm / Min. Leiterbahnbreite Innenlagen Min. Inner Line Width [µm / mil] 200 / / 6 2 oz copper Min. Leiterbahnabstand Außenlagen Min. Outer Line Space [µm / mil] 180 / / 6 Min. Leiterbahnabstand Innenlagen Min. Inner Line Space [µm / mil] 180 / / 6 Min. Leiterbahnbreite Außenlagen Min. Outer Line Width [µm / mil] 305 / / µm / Min. Leiterbahnbreite Innenlagen Min. Inner Line Width [µm / mil] 305 / / 10 3 oz copper Min. Leiterbahnabstand Außenlagen Min. Outer Line Space [µm / mil] 305 / / 10 Min. Leiterbahnabstand Innenlagen Min. Inner Line Space [µm / mil] 305 / / 10 Min. Leiterbahnbreite Außenlagen Min. Outer Line Width [µm / mil] 380 / / µm / Min. Leiterbahnbreite Innenlagen Min. Inner Line Width [µm / mil] 380 / / 12 4 oz copper Min. Leiterbahnabstand Außenlagen Min. Outer Line Space [µm / mil] 380 / / 12 Min. Leiterbahnabstand Innenlagen Min. Inner Line Space [µm / mil] 380 / / 12

30 Arbeitsschritt 09 / Step 09 Ätzen des Innenlagenkerns: Achtung! Thema Dickkupfer Hingewiesen wird an dieser Stelle auf den Zusammenhang zwischen Kupferstärke und der sogenannten Unterätzrate. Das bedeutet: je dicker die Kupferdicke gewünscht ist, um so länger dauert der Ätzprozess und um so begrenzter ist die Feinheit des zu erzeugenden Leiterbildes. (Leiterbahnbreite Abstand) Flanke nach dem Ätzprozess bei Einer Kupferdicke von 435µm:

31 Arbeitsschritt 09 / Step 09 Ätzen des Innenlagenkerns: Nach dem Ätzprozess bleibt das unter dem polymerisierten Laminat erhalten (dunkelblau). Das restliche Kupfer wird weggeätzt. Vor dem Ätzprozess Nach dem Ätzprozess Die Darstellung ist idealisiert dargestellt da eine Unterätzung nicht gezeigt wird.

32 Laminat strippen: Arbeitsschritt 10 / Step 10 Um das kupferne Leiterbahnbild endgültig zu erstellen, muss die aufgedruckte Lackschicht entfernt werden (Strippen). Da die Lackschicht zwar säure- aber nicht laugen-resistent ist, wird das Basismaterial durch ein Laugenbad geführt und damit die Lackschicht entfernt. Vor dem Laminat strippen Nach dem Laminat strippen

33 Arbeitsschritte 1-10 / Step 1-10 Übersicht Prozesse Innenlagenkern Reinigen: Weiße Fläche im Film wird Leiterbahn: Laminieren: Belichtung Innen- Lagenkern mit UV Licht: UV-Licht Entwicklung Innenlagenkern: Ätzen Innenlagenkern: Laminat strippen:

34 Arbeitsschritt 11 / Step 11 Referenzbohrungen nach dem Ätzprozess Bedingt durch die Einwirkungen von Temperatur, Feuchte und durch den Ätzprozess haben die beteiligten Materialien in den vorhergehenden Schritten ein bestimmtes Maß an Dimensionsstabilität verloren. Daher muss für die darauf folgenden Arbeitsschritte vorab ein Postechtdrilling-Prozess durchgeführt werden. Der geätzte Multilayerkern wird neu vermessen und neue Referenzbohrungen werden berechnet und in den Zuschnitt eingebracht.

35 Arbeitsschritt 12 / Step 12 Innenlagen AOI Prüfung Jetzt ist es Zeit die Multilayer-Innenlagen mit einem AOI (Automatic optical inspection) System auf Abweichungen, verglichen mit dem im Schritt 02 erstellten Film, zu überprüfen. An dieser Stelle des Produktionsprozesses ist, vorausgesetzt es handelt sich nur um sehr geringe Abweichungen, eine Reparatur der Innenlagen noch möglich.

36 Braunoxidieren Arbeitsschritt 13 / Step 13 Bevor die Kerne zu einem Multilayer zusammengeschichtet werden, müssen die Innenlagen- Kupferbilder chemisch aufgeraut werden, um später eine gute Kupferlaminathaftung zwischen den einzelnen Multilayer-Schichten sicherzustellen. Dieser chemische Prozess wird Braunoxydieren genannt.

37 Schichten Arbeitsschritt 14 / Step 14 Vor dem Multilayer-Verpressen werden nacheinander als erstes die Kupferfolie für die Außenlage 1 auf das Pressblech gelegt, dann zwei Prepregzuschnitte. Darauf wird der Multilayerkern mit den Innenlagen gelegt und weitere zwei Prepregzuschnitte als Dielektrikum. Je nach Lagenzahl des Multilayers, werden weitere Kerne und Isolierschichten und abschließend die zweite, äußere Kupfer-Decklage aufeinander geschichtet.

38 Schichten Arbeitsschritt 14 / Step 14 Stahl Pressblech Kupferfolie Prepreg Prepreg Kupfer Epoxidharz u. Glasgewebe (Epoxy resin and glass fil) Kupfer Prepreg Prepreg Kupferfolie Stahl Pressblech Prepreg = nicht ausgehärtetes Epoxidharz im Glasfasergewebe

39 Verpressen Arbeitsschritt 15 / Step 15 Im darauf folgenden Pressprozess unter Vakuum, hoher Temperatur und hohem Druck, entsteht der verpresste Multilayer. Als Prepregmaterial wird das nicht ausgehärtete Epoxidharz im Glasfasergewebe bezeichnet. Hieraus wurde beim Basismaterialhersteller bereits das Kernmaterial hergestellt, d.h. dieses Material ist bereits polymerisiert.

40 Verpressen Arbeitsschritt 15 / Step 15 In der Multilayerpresse werden viele aufgeschichtete Multilayer gleichzeitig übereinander gelegt und - mit Trennblechen getrennt - verpresst. Die Hitze schmilzt und härtet das Epoxidharz im Prepreg, während der Druck die Leiterplatte verschmilzt. Zur Überwachung der korrekten Temperatur und des Drucks, ist dieser Prozess computergesteuert.

41 Besäumen Arbeitsschritt 16 / Step 16 Im Randbereich eines jeden verpressten Multilayer- Zuschnittes ist ein unsauberer, sogenannter Flatterrand, entstanden. Vor der Weiterverarbeitung wird durch Besäumen ein entsprechend sauberer Fertigungszuschnitt hergestellt.

42 Röntgenbohren Arbeitsschritt 17 / Step 17 Der verpresste und zwischengefräste Multilayer-Zuschnitt sieht äußerlich nun aus wie ein zweiseitig komplett kupferkaschiertes Basismaterial. Die Strukturen und Lötaugen der Innenlagen sind nicht erkennbar. Um den Multilayer präzise mit den entsprechenden Bohrungen zu versehen, ist ein vorbereitender Arbeitsschritt, das Röntgenbohren, notwendig. Mittels Röntgenanalyse wird die genaue Position der Innenlagen-Lötaugen erfasst und entsprechend dieser Positionen werden neue, s.g. Referenzlöcher errechnet und eingebracht.

43 Röntgenbohren Arbeitsschritt 17 / Step 17

44 Paketieren Arbeitsschritt 18 / Step 18 Nun werden die referenz-gebohrten Multilayer zu einem Paket mit den sogenannten Bohrunterlagen und Bohrauflagen (In der Regel sind diese Auflagen Aluminiumbleche) aufgeschichtet, um das Ausfransen der Kupferfolie bei Durchbohren der Leiterplatten zu verhindern. Das Paket wird mittels Zylinderstifte zentriert.

45 Bohren Arbeitsschritt 19 / Step 19 Danach erfolgt das Bohren auf vollautomatischen, CNCgesteuerten Bohrautomaten. Häufig sind diese Automaten mit einer integrierten Bildverarbeitung zur Überwachung der Lagegenauigkeit des Plattenpaketes ausgestattet. Die Bohrspindeln sind luftgelagert und arbeiten mit bis zu Umdrehungen/min. Hohe Drehzahlen führen zu sauberen Lochwandungen. Bohren ist ein langsamer Prozessschritt, da jedes Loch einzeln gebohrt werden muss. Deshalb wird in Abhängigkeit vom kleinsten Bohrdurchmesser ein Paket von bis zu drei Nutzen übereinandergelegt. 100µm ist der kleinste mechanisch bohrbare Durchmesser.

46 Arbeitsschritt 19 / Step 19 Bohren Kleinster Bohrdurchmesser = 100µm

47 Bohren Arbeitsschritt 19 / Step 19

48 Bürsten Arbeitsschritt 20 / Step 20 Nach dem Bohrprozess erfolgt ein mechanischer Bürstprozess, bei dem oszillierende und rotierende Bürstwalzen die Oberfläche der Leiterplatten behandeln. Hierbei wird die Kupferkaschierung gereinigt, mögliche Bohrgrate werden entfernt und die Kupferkaschierung wird für die späteren Oberflächenprozesse definiert aufgeraut. Die Bürstanlage arbeitet in der Regel mit Ultraschall und Wasserhochdruck um eine optimale Reinigung der Bohrungen zu gewähren.

49 Arbeitsschritt 21 / Step 21 Desmear Prozess Um die Bohrwände und insbesondere die durchbohrten Innenlagen von Harzverschmierungen zu reinigen werden die Bohrlöscher mit entsprechenden Chemikalien durchspült. Zum Desmearing (engl. Smear = Verschmieren) stehen folgende Verfahren zur Verfügung: Oxidation mit Schwefelsäure, Chromsäure, Permanganat oder Sauerstoffplasma. Das Ergebnis ist eine mikrofein strukturierte Harzoberfläche.

50 Arbeitsschritt 21 / Step 21 Desmear Prozess Bohrloch vor dem Desmear Prozess Bohrloch nach dem Desmear Prozess

51 Arbeitsschritt 22 / Step 22 Durchkontaktieren Damit über alle Ebenen eines Multilayers oder einer Leiterplatte eine elektrische Verbindung über die Bohrwände entstehen kann, muss ein leitfähiges Material aufgetragen werden. Das geschieht im s.g. Durchkontaktierungsprozess. Hierbei wird in den Bohrungen der Leiterplatten beim Durchlauf durch entsprechende, mehrstufige Prozessbäder auf den Bohrwänden eine leitfähige Schicht erzeugt. Die Schicht, die durch chemisch Kupfer erzeugt wird, ist ca. 1µm dick. Diese leitfähige Schicht ist später die Grundvoraussetzung für die Galvanisierbarkeit der Bohrungen.

52 Arbeitsschritt 22 / Step 22 Durchkontaktieren Chem. Kupfer

53 Arbeitsschritt 23 / Step 23 Laminieren der Außenlagen Dieser Prozessschritt entspricht dem bereits beschriebenen Arbeitsschritt 06 Laminieren des Innenlagenkerns. Beim Laminierprozess wird eine UV-Lichtempfindliche Folie (Laminat engl. dry film resist) mit Hilfe eines Laminators auf beide Seiten des Leiterplattenkerns auflaminiert.

54 Arbeitsschritt 23 / Step 23 Laminieren der Außenlagen Chem. Kupfer Laminat

55 Arbeitsschritt 24 / Step 24 Belichten und Entwickeln Der jetzt folgende Belichtungs- und Entwicklungsprozess läuft wie schon beschrieben ab (Arbeitsschritt 07). Jedoch muss darauf hingewiesen werden, dass bei den Außenlagen ein Negativ-Belichtungsprozess mit entsprechender Entwicklung erfolgt. Grund für diesen Wechsel ist, dass in dem später folgenden galvanischen Prozess die Leiterbahnen, Lötaugen und Bohrwände galvanisch verkupfern werden müssen. Dieses bedingt, dass Leiterbahnen und Lötaugen freientwickelt werden, um später die Kupfer-Abscheidung in den Elektrolyten zu erreichen

56 Arbeitsschritt 24 / Step 24 Arbeitsfilmherstellung mittels Laserplotter: Beispiele für Arbeitsfilme: Außenlage: Der Rest wird von Resist abgedeckt, das Leiterbild kann damit aufgekupfert werden. Außenlage positiver Film Innenlage: Leiterbild von Resist abgedeckt und bleibt als Kupferfläche stehen. Innenlage negativer Film

57 Arbeitsschritt 24 / Step 24 Belichten und Entwickeln Innenlagen Außenlagen Bei den Innenlagen war das Leiterbild vom Resist abgedeckt. Bei den Außenlagen ist es jetzt genau umgekehrt damit das Leiterbild galvanisch aufgekupfert werden kann.

58 Arbeitsschritt 24 / Step 24 Belichten und Entwickeln Vor dem Entwickeln Nach dem Entwickeln Die Kupferflächen, die im folgenden Prozess-Schritt galvanisch aufgekupfert werden, liegen jetzt frei. Die Flächen zwischen dem Leiterbahnbild sind mit dem polymerisierten Laminat abgedeckt.

59 Arbeitsschritt 25 / Step 25 Galvanische Kupferabscheidung Nach erfolgter Prüfung und Freigabe wird die elektrolytische Verkupferung durchgeführt. Hierbei werden die Leiterplatten über eine längere Verweilzeit im Kupferelektrolyt galvanisch verkupfert. D.h., alle offenen Kupferflächen, wie Leiterbahnen, Lötaugen, Pads und die leitfähig gemachten Bohrwände werden mit einer elektrolytisch abgeschiedenen Kupferschicht überzogen. Eine elektr. Verbindung zwischen allen Leiterbildebenen ist in den Bohrungen entstanden.

60 Arbeitsschritt 25 / Step 25 Galvanische Kupferabscheidung Galvanisch. Kupfer Vor der galvanischen Kupferabscheidung Nach der galvanischen Kupferabscheidung

61 Arbeitsschritt 26 / Step 26 Galvanische Zinnabscheidung Ein zweiter galvanischer Schritt erfolgt, um das Kupferleiterbild während des Ätzprozesses zu schützen. Hier wird elektrolytisch Zinn auf diese Flächen abgeschieden. Das Zinn ist dann der spätere Ätzschutz oder Ätzresist für die Leiterbahnen, Lötaugen, Pads und Durchkontaktierungen.

62 Arbeitsschritt 26 / Step 26 Galvanische Zinnabscheidung Galvanisch. Kupfer Galvanisch. Zinn Vor der galvanischen Zinnabscheidung Nach der galvanischen Zinnabscheidung

63 Laminat strippen Arbeitsschritt 27 / Step 27 Vorbereitend auf den eigentlichen Ätzprozess erfolgt jetzt der Laminat-Stripp-Prozess. Das Laminat, das vorher als Hilfsmittel die nicht zu galvanisierenden Kupferkaschierungsflächen abgedeckt hat, muss jetzt wieder entfernt werden, um die Kupferflächen für das Ätzen freizulegen.

64 Laminat strippen Arbeitsschritt 27 / Step 27 Vor dem Laminat strippen Nach dem Laminat strippen

65 Arbeitsschritt 28 / Step 28 Ätzen und Zinn strippen Ätzen und Zinnstrippen erfolgt ähnlich wie am Anfang (Arbeitsschritt 09) beschrieben, jedoch als Negativprozess. Nach dem Ätz- und Zinn-Stripp-Prozess liegt das erste mal eine Leiterplatte als komplett elektrisch funktionsfähiges und prüfbares Bauteil vor.

66 Arbeitsschritt / Step Zusammenfassung Prozesse Herstellung ML Innenlagen Kern: Schichten: Belichten: Entwickeln: UV-Licht Verpressen: Bohren: Durchkontaktieren chem. Kupfer: Laminieren: Galvanisieren Kupfer: Galvanisieren Zinn: Laminat strippen: Ätzen und Zinn strippen:

67 AOI Prozess Arbeitsschritt 29 / Step 29 Nach dem Ätz- und Zinnstripp-Prozess liegt das erste Mal eine Leiterplatte als komplett elektrisch funktionsfähiges Bauteil vor. Daher wird nach diesen wichtigen Arbeitsschritten eine Qualitätsprüfung zur Kontrolle der Leiterbilder und der Durchkontaktierungen vorgenommen. Diese kann entweder visuell auf Leuchtpulten und Vergrößerungseinrichtungen durchgeführt werden oder, bei komplexen Schaltungen, mittels AOI.

68 Arbeitsschritt 30 / Step 30 Lötstoppmaske aufbringen Moderne Leiterplatten, gefertigt nach dem Industriestandard, benötigen heute eine entsprechende Lötstoppmaske. Hierbei wird ein UV-Lichtempfindlicher Lötstopplack mittels Vorhang- Gießtechnik mit einer definierten Schicht aufgetragen und vorgetrocknet.

69 Arbeitsschritt 30 / Step 30 Lötstoppmaske aufbringen

70 Arbeitsschritt 31 / Step 31 Lötstoppmaske Belichten und Entwickeln Danach erfolgt die Belichtung und Entwicklung als Strukturierungsprozess ähnlich wie bei der Laminatentwicklung. Die eingesetzten Belichtungssysteme arbeiten mit einem Bildverarbeitungssystem, um eine hohe Passergenauigkeit von Leiterbild, Filmvorlage und Lötstoppmaske zu erreichen.

71 Arbeitsschritt 31 / Step 31 Lötstoppmaske Belichten und Entwickeln Die Flächen unter den transparenten Bereichen des Films, (weiß) werden durch UV-Licht gehärtet.

72 Arbeitsschritt 31 / Step 31 Lötstoppmaske Belichten und Entwickeln Nach dem Entwickeln sind die Kupferflächen für die nächsten Prozess-Schritte freigelegt.

73 Arbeitsschritt 32a / Step 32a Kundenspezifische Oberfläche HAL Der Heißluftverzinnungsprozess erzeugt auf allen Lötaugen und Lötpads eine Lotschicht. Hierdurch wird eine hohe Lötfreudigkeit und Lotbenetzbarkeit für die Bestückungs- und Lötprozesse erzeugt. Beim Heißluftverzinnungsprozess wird die gesamte Leiterplatte in flüssiges Lot getaucht. Beim Herausziehen wird die Leiterplatte und insbesondere die Bohrungen mit heißer Pressluft aus Messerdüsen freigeblasen, die Pads werden eingeebnet.

74 Arbeitsschritt 32a / Step 32a Kundenspezifische Oberfläche HAL Schematische Darstellung der Leiterplatte nach dem HAL Prozess.

75 Arbeitsschritt 32b / Step 32b Kundenspezifische Oberfläche ENIG Zunächst wird Nickel auf das Kupfer abgeschieden und auf das Nickel anschließend eine dünne Goldschicht. Dieser rein chemische Prozess benötigt keine elektrische Verbindung. Die Linie arbeitet vollautomatisch und bewegt die Nutzen durch eine Reihe von Behältern die die Kupferoberfläche zunächst reinigen und aktivieren. Danach werden rund 5µm Nickel und ca. 0.1µm Gold abgeschieden.

76 Arbeitsschritte / Steps Übersicht Prozesse Soldermask u. Finish Lötstoppmaske Aufbringen: Oberfläche HAL: Lötstoppmaske Belichten: Oberfläche ENIG: Lötstoppmaske Entwickeln: Alternative Oberflächen wie: ENEPIG, Chem. Sn etc.

77 Arbeitsschritt 32c / Step 32c Goldstecker und selektives Hard-Gold Randstecker und selektiv vergoldete Pads werden durch einen galvanischen Prozess realisiert. Alle Bereiche die keine Hardgold-Auflage bekommen sollen, müssen abgeklebt werden. Es wird eine Golddicke von ca. 1 1,5µm erreicht.

78 Positionsdruck Arbeitsschritt 33 / Step 33 Als Optionen können weitere Beschichtungen und Drucke auf der Leiterplatte durchgeführt werden. Dies erfolgt im Siebdruckverfahren. Hierbei können s.g. Positions- oder Signierdrucke ein- oder beidseitig aufgetragen werden. Für Tastaturfunktionen können entsprechende Carbondrucke ausgeführt werden oder s.g. Durchsteigerfüllerdrucke, die Möglichkeit der Nachbestückung und Handlötung gewährleistet der s.g. Abziehlackdruck.

79 Arbeitsschritt 34 / Step 34 Konturfräsen und Ritzen Der letzte Fertigungsschritt ist die Endmaßbearbeitung der Leiterplatte. Diese Bearbeitung beinhaltet, je nach Kundenwunsch, einen Ritz- oder Fräsvorgang oder aber auch beide Bearbeitungsmethoden. Das Ritzen (V-Cut) wird durch eine Ritzmaschine durchgeführt. Mit Hilfe von Formfräsern werden zwischen den Leiterplatten eines Nutzens, oben und unten, eine V-förmige Vertiefung von etwa 1/3 Materialstärke angebracht, um die einzelnen Leiterplatten nach dem Bestücken einfach trennen zu können.

80 Arbeitsschritt 34 / Step 34 Konturfräsen und Ritzen Zum Fräsen werden CNC gesteuerte Fräsautomaten eingesetzt. Zum Einsatz kommt die Fingerfrästechnik. Dadurch ist es möglich, mit einer hohen Produktivität komplexe Konturen zu realisieren.

81 Elektrischer Test Arbeitsschritt 35 / Step 35 Da die elektrische Funktionssicherheit einer jeden Leiterplatte das wichtigste Qualitätskriterium darstellt, erfolgt als letzter Arbeitsschritt die elektrische Prüfung. Hierbei wird mittels Fingertester die Leiterplatte gegen die Gerberdaten geprüft. Elektrische Fehlfunktionen werden so frühzeitig erkannt - und es wird gewährleistet: Der Kunde erhält ein Produkt mit 100-prozentiger Funktionssicherheit.

82 Endkontrolle Arbeitsschritt 36 / Step 36 Im letzten Schritt erfolgt eine letzte visuelle Kontrolle. Hier wird ein Kundennutzen auf kosmetische Fehler wie Kratzer und Verunreinigungen überprüft.

83 Kostenfaktoren bei der Herstellung von Leiterplatten

84 Kostenfaktoren bei der Herstellung von Leiterplatten PCB Prozesskosten-Überlegungen Kostenkontrolle muss in den frühen Phasen des PCB-Design berücksichtigt werden und in einigen Fällen sogar während in der eigentlichen Schaltungsentwicklung. Wichtige Grundlage sind die Standards wie sie in den IPC Richtlinien IPC-2220 IPC2226 definiert sind.

85 Kostenfaktoren bei der Herstellung von Leiterplatten PCB Prozesskosten-Überlegungen Die Kosten sind ein realer Faktor, basierend auf der Komplexität des Designs und den damit einhergehenden eingesetzten Materialien und des Equipments, unter Berücksichtigung des damit erzielten Wirkungsgrades. Der Preis ist eine Variable, basierend auf den jeweils aktuellen Marktbedingungen.

86 Kostenfaktoren bei der Herstellung von Leiterplatten Die Kostenfaktoren lassen sich in drei Kategorien aufteilen: Kostenfaktoren Kategorie I, Sehr wichtig Kostenfaktoren Kategorie II, wichtig Kostenfaktoren Kategorie III, weniger wichtig Die Zuordnung in Kategorie II und III ist abhängig vom benutzen Equipment und ist damit herstellerspezifisch.

87 Kostenfaktoren bei der Herstellung von Leiterplatten Kostenfaktoren Kategorie I, Sehr wichtig Größe der Leiterplatte Materialausnutzung, Nutzenauslastung, Yield Anzahl der Lagen Komplexität der Leiterplatte Wahl des Materials

88 Kostenfaktoren bei der Herstellung von Leiterplatten Größe der Leiterplatte: Es ist trivial: Je größer die Abmaße der Leiterplatte, desto höher sind ihre Herstellungskosten

89 Kostenfaktoren bei der Herstellung von Leiterplatten Materialausnutzung, Nutzenauslastung: Die Nutzenauslastung beschreibt, welcher Anteil des Produktionsnutzens wirklich mit von Leiterplatten genutzter Fläche belegt ist. Gute Auslastung Schlechte Auslastung

90 Kostenfaktoren bei der Herstellung von Leiterplatten Materialausnutzung, Nutzenauslastung: 77,8% = Quelle: TTM

91 Kostenfaktoren bei der Herstellung von Leiterplatten Materialausnutzung, Nutzenauslastung: 58% = Quelle: TTM

92 Kostenfaktoren bei der Herstellung von Leiterplatten Anzahl der Lagen Auch diese Kostenrelation ist trivial: Je mehr Lagen, desto teurer wird die Herstellung der Leiterplatte. 2 Lagen 8 Lagen

93 Kostenfaktoren bei der Herstellung von Leiterplatten Anzahl der Lagen Auch dieser Kostenfaktor unterscheidet sich von Hersteller zu Hersteller. Änderung 1L auf 2L: Erhöhung um: 2L auf 4L: 4L auf 6L: 6L auf 8L: 8L auf 10L: 10L auf 12L: 35 40% 30 40% 30 35% 30 35% 20 30% 20 30%

94 Kosten Kostenfaktoren bei der Herstellung von Leiterplatten Anzahl der Lagen In der Regel steigen die Kosten linear mit der Anzahl der Lagen Produktionskosten Anzahl der Lagen Source: Ronal E. Giachetti

95 Kostenfaktoren bei der Herstellung von Leiterplatten Komplexität der Leiterplatte 75/75 µm Struktur Burried Vias gebohrt 0,3 mm Burried Vias Restring 150 µm PTH Via gebohrt 0,3 mm PTH Via Restring 150 µm Microvia gebohrt 0,1 mm Microvia Restring 75 µm Kupfer in PTH Via 20 µm Leiterplattendicke 1,2 mm Technologie Änderung 75/75 µm Struktur Burried Vias gebohrt 0,2 mm Burried Via Restring 120 µm PTH Via gebohrt 0,2 mm PTH Via Restring 120 µm Microvia gebohrt 0,1 mm Microvia Restring 60 µm Kupfer in PTH Via 20µm Leiterplattendicke 1,2 mm Kosten 100% Kosten 113% Quelle: AT&S

96 Kostenfaktoren bei der Herstellung von Leiterplatten Komplexität der Leiterplatte Kosten Quelle: Fraunhofer

97 Kosten Kostenfaktoren bei der Herstellung von Leiterplatten 1x Verpressen 2x Verpressen 3x Verpressen 175% 140% 1 + 6b % 2 + 4(6b) b % % Laser Bohren 1 bis 3 120% Microvias Innenlagen Staggered Vias Buried Vias Mechan. Bohren Microvias Innenlagen Staggered + Buried Vias 2 bis 7 Microvias Innenlagen Staggered + Buried Vias 3 bis 6 Komplexität Quelle: Fineline

98 Kostenfaktoren bei der Herstellung von Leiterplatten Komplexität der Leiterplatte Das Feld der Leiterplatten-Technologie ist so weit, dass eine Darstellung der technischen Möglichkeiten und Features in diesem Rahmen unmöglich ist. Um jedoch eine Möglichkeit der Orientierung inklusive einer Abschätzung der Kosten zu ermöglichen, habe ich einen Technologie Grundkosten Index erstellt. Darauf werde ich gesondert im Kapitel 4 meines Vortrags eingehen. Quelle: AT&S

99 Kostenfaktoren bei der Herstellung von Leiterplatten Wahl des Materials Je höher die Frequenz desto wichtiger wird die Wahl des Materials Quelle: AT&S

100 Kostenfaktoren bei der Herstellung von Leiterplatten Wahl des Materials Material Gruppe z.b. Hersteller/Material Kosten Faktor Phenolic FR4 ITEQ High Speed / Mid Low Loss Nelco EP 1,2 High Speed / Low Loss Nelco EPSI 3x High Speed / Low Loss Panasonic Megtron 6 4x Polyimide Nelco N x High Frequency Arlon 25N 4x High Frequency Rogers 4350B, RO4003 5x BT Packaging Substrate Nelco N x PTFE Based Microwave Materials Rogers 3000, 5000, x - 50x Quelle: Fineline

101 Kostenfaktoren bei der Herstellung von Leiterplatten Kostenfaktoren Kategorie II, Wichtig Leiterbahngeometrie etc. Kontrollierte Impedanzen Bohrdurchmesser und Anzahl der Bohrungen Kupferdicke Golddicke Erweiterte mechanische Toleranzen

102 Kostenfaktoren bei der Herstellung von Leiterplatten Kostenfaktoren Kategorie II, Wichtig Im Gegensatz zu den Kostenfaktoren der Kategorie I, werde ich bei den Kostenfaktoren der Kategorie II und Kategorie III, bis auf wenige Ausnahmen, keine Größenordnung der Zusatzkosten angeben. Zudem ist auch hier die Varianz von Hersteller zu Hersteller sehr groß ist.

103 Kostenfaktoren bei der Herstellung von Leiterplatten Leiterbahngeometrie Die Unterschiede der Leiterbahngeometrieen ist signifikant. Ebenso die Kosten!

104 Kostenfaktoren bei der Herstellung von Leiterplatten Kontrollierte Impedanzen Durch zusätzliche Prozessschritte und zusätzlichem Platzbedarf für den Testcoupon entstehen Mehrkosten, wenn die Impedanz von Leiterbahnen kontrolliert werden muss. Aufbau eines Testcoupons Quelle: Polar F

105 Kostenfaktoren bei der Herstellung von Leiterplatten Bohrdurchmesser und Anzahl Bohrungen Die einfache Formel: Je mehr Bohrungen und je kleiner die Bohrungen desto höher die Kosten

106 Kostenfaktoren bei der Herstellung von Leiterplatten Kupferdicke Kupferpreis Entwicklung Seit dem Jahr Preis pro Tonne In Dollar

107 Kostenfaktoren bei der Herstellung von Leiterplatten Kupferdicke

108 Kostenfaktoren bei der Herstellung von Leiterplatten Golddicke Goldpreis Entwicklung seit dem Jahr Preis pro Feinunze In Dollar. Jeder weitere Kommentar zu diesem Thema erübrigt sich. Feinunze = 31,103 Gramm

109 Kostenfaktoren bei der Herstellung von Leiterplatten Erweiterte mechanische Toleranzen Auch hier ist die Varianz zwischen den Herstellern sehr groß. Jede Abweichung vom Standard verursacht Kosten. Hersteller: Fastprint Max. Toleranzen für chemische Oberflächen wie chem.ni/au, chem. Sn, etc. max. Bohr- Toleranzen für durchkontaktierte Bohrungen (PTH) Durchmesser +0,1/-0mm +0/-0,1mm +/-0,05mm Standard (finish) 6,2mm ja ja ja +/-0,076mm Toleranzen für nicht durchkontaktierte Bohrungen (NPTH) +0,5/-0mm +0/-0,5mm +/-0,025mm Standard ja ja ja +/-0,076mm Max. Toleranzen für HAL Oberflächen. max. Bohr- Toleranzen für durchkontaktierte Bohrungen (PTH) Durchmesser +0,1/-0mm +0/-0,1mm +/-0,05mm Standard (finish) 6,2mm ja, für Lochgröße >0,5mm ja, für Lochgröße >0,5mm ja, für Lochgröße >0,5mm +/-0,076mm Toleranzen für nicht durchkontaktierte Bohrungen (NPTH) +0,5/-0mm +0/-0,5mm +/-0,025mm Standard ja ja ja +/-0,076mm

110 Kostenfaktoren bei der Herstellung von Leiterplatten Kostenfaktoren Kategorie III, Weniger wichtig Verschiedene Oberflächen Leiterplattendicke Kontur der Leiterplatte, Fräsprozesse Lötstoppmaske Bestückungsdruck Performance Klasse: IPC Class II/III etc.

111 Kostenfaktoren bei der Herstellung von Leiterplatten Kosten für verschiedene Oberflächen Quelle: AT&S

112 Kostenfaktoren bei der Herstellung von Leiterplatten Kosten für verschiedene Oberflächen 1 Lagen PCB, HAL Finish 4 Lagen PCB, HAL Finish HAL Finish HAL Finish Quelle: AT&S

113 Kostenfaktoren bei der Herstellung von Leiterplatten Leiterplattendicke Die Standard Dicke für Leiterplatten beträgt nach wie vor 1.6mm (0.063 ). Es hängt vom Hersteller ab, ob bei dünneren Leiterplatten >= 0,8mm gleiche, niedrigere oder sogar höhere Preise verlangt werden. Bei noch dünneren Versionen muss die Machbarkeit und der Preis abgeklärt werden. Dickere Versionen werden immer teurer. Achtung! Aspect Ratio beachten.

114 Kostenfaktoren bei der Herstellung von Leiterplatten Kontur der Leiterplatte, Fräsprozesse Auch hier sind größere Preisschwankungen möglich. Offensichtlich spielt dabei das Equipment des Lieferanten eine Rolle. Erhebliche Preisschwankungen sind bei Z-Achsen Fräsungen festzustellen.

115 Kostenfaktoren bei der Herstellung von Leiterplatten Lötstoppmaske Nennenswerte Mehrkosten nur bei Freistellungen mit engen Toleranzen. Source: Fineline

116 Kostenfaktoren bei der Herstellung von Leiterplatten Bestückungsdruck Der Bestückungsdruck ist heute kein nennenswerter Kostenfaktor mehr.

117 Kostenfaktoren bei der Herstellung von Leiterplatten Performance Klasse: IPC Class II/III etc. Die technischen Merkmal-Unterschiede zwischen den Klassen 2 und 3 sind eher klein. Von 105 in der IPC-6012B beschriebenen Merkmale unterscheiden sich lediglich 12 Merkmale zwischen Class II und Class III. Die höheren Kosten für nach Class III Gefertigten Leiterplatten resultieren aus dem teilweise sehr viel höheren Testaufwand.

118 Welche Prozessschritte verursachen welche Kosten? Erstellung eine Grundkosten-Index

119 Kostenfaktoren bei der Herstellung von Leiterplatten PCB Prozesskosten-Überlegungen Anhand einer 12 Lagen Leiterplatte zeigen die folgenden Beispiele wie unterschiedliche technische Varianten und Features die Komplexität des Herstellungsprozesses von Leiterplatten beeinflussen. Beginnend mit einer einfachen Standard Through- Hole Via Leiterplatte wird der Einfluss auf die Kosten der Leiterplatte anhand unterschiedlicher Ausführungen wie z.b. Blind Vias, Buried Vias, etc. gezeigt.

120 Kostenfaktoren bei der Herstellung von Leiterplatten PCB Herstellungs-Grundkosten-Index für HDI Leiterplatten Um einen übersichtlichen Herstellungs-Grundkosten-Index für HDI Leiterplatten erstellen zu können, beschränken wir uns hier auf 7 kostenintensive Bearbeitungsschritte. Wie wir wissen gibt es darüberhinaus viele weitere Bearbeitungsschritte aber mit den wichtigsten schaffen wir eine gute Ausgangsbasis.

121 Kostenfaktoren bei der Herstellung von Leiterplatten 7 kostenintensive Bearbeitungsschritte zum Ermitteln eines Grundkosten-Index Innenlagenprozess Kupfer Plating Prozess Multilayer verpressen Mechanisches Bohren Laser Bohren Vias kupfergedeckelt Vias kupfergefüllt

122 Grundkosten-Index für HDI Leiterplatten 5 Innenlagenprozess 1 Kupfer Plating Prozess 1 Mulitlayer verpressen 1 Mechanisches Bohren 0 Laser Bohren 0 Vias kupfergedeckelt 0 Vias kupfergefüllt 8 Gesamt-Index 12 Lagen Leiterplatte mit Through Hole Via Anmerkung: Die Anzahl der Innenlagenprozesse ändert sich mit der Anzahl der Lagen. Gesamt Index 10L = 7 Gesamt Index 14L = 9 Quelle: TTM / Fineline

123 Grundkosten-Index für HDI Leiterplatten Inner Layer Processing 5 5 Copper Plating Processing 1 1 High Pressure Lamination 1 1 Mechanical Drilling 1 1 Laser Drilling 0 0 Via covered by copper 0 1 Vias copper filled Cost Index = 8 Cost Index = 9 Inner Layer Processing 5 5 Copper Plating Processing 1 1 High Pressure Lamination 1 1 Mechanical Drilling 1 1 Laser Drilling 1 2 Via covered by copper 0 0 Vias copper filled Cost Index = 9 Cost Index = 10 Quelle: TTM / Fineline

124 Grundkosten-Index für HDI Leiterplatten Inner Layer Processing 4 4 Copper Plating Processing 2 3 High Pressure Lamination 3 2 Mechanical Drilling 2 3 Laser Drilling 0 0 Via covered by copper 0 0 Vias copper filled Cost Index = 11 Cost Index = 12 Inner Layer Processing 5 4 Copper Plating Processing 1 2 High Pressure Lamination 1 2 Mechanical Drilling 1 2 Laser Drilling 2 2 Via covered by copper 1 0 Vias copper filled Cost Index = 12 Cost Index = 12 Quelle: TTM / Fineline

125 Grundkosten-Index für HDI Leiterplatten Inner Layer Processing 4 4 Copper Plating Processing 2 2 High Pressure Lamination 3 2 Mechanical Drilling 2 1 Laser Drilling 0 4 Via covered by copper 2 0 Vias copper filled Cost Index = 13 Cost Index = 13 Inner Layer Processing 4 4 Copper Plating Processing 2 2 High Pressure Lamination 2 2 Mechanical Drilling 2 2 Laser Drilling 2 2 Via covered by copper 1 1 Vias copper filled Cost Index = 13 Cost Index = 14 Quelle: TTM / Fineline

126 Grundkosten-Index für HDI Leiterplatten Inner Layer Processing 3 3 Copper Plating Processing 4 3 High Pressure Lamination 4 4 Mechanical Drilling 4 3 Laser Drilling 0 0 Via covered by copper 0 3 Vias copper filled Cost Index = 15 Cost Index = 16 Inner Layer Processing 4 4 Copper Plating Processing 2 2 High Pressure Lamination 2 2 Mechanical Drilling 1 2 Laser Drilling 4 4 Via covered by copper 2 2 Vias copper filled Cost Index = 17 Cost Index = 18 Quelle: TTM / Fineline

127 Grundkosten-Index für HDI Leiterplatten Inner Layer Processing 3 3 Copper Plating Processing 3 3 High Pressure Lamination 3 3 Mechanical Drilling 2 2 Laser Drilling 4 6 Via covered by copper 2 3 Vias copper filled Cost Index = 19 Cost Index = 23 Quelle: TTM / Fineline

128 Verschiedenes und Schlussbemerkungen

129 Kosten Kostenfaktoren HDI 1x Verpressen 2x Verpressen 3x Verpressen 175% 140% 1 + 6b % 2 + 4(6b) b % % Laser Bohren 1 bis 3 120% Microvias Innenlagen Staggered Vias Buried Vias Mechan. Bohren Microvias Innenlagen Staggered + Buried Vias 2 bis 7 Microvias Innenlagen Staggered + Buried Vias 3 bis 6 Komplexität Quelle: Fineline

130 Sanmina PCB Fabrication Cost Ratio Calculator Link: Quelle: Sanmina

131 Sanmina PCB Fabrication Cost Ratio Calculator Link: Statt 6 Lagen Neu: 10 Lagen Cost Ratio Verhältnis ändert sich von: 1 auf 1.56 Quelle: Sanmina

132 Schlussbemerkung Wie bereits mehrmals erwähnt, werden die Kosten von Leiterplatten im wesentlichen durch das Design bestimmt. Für optimale Ergebnisse, muss mit der Leiterplatten-Kostenkontrolle so früh als möglich, möglichst schon mit der Konzeption eines neuen Produkts, begonnen werden.

133 Es ist unklug zu viel zu bezahlen, aber es ist noch schlechter zu wenig zu bezahlen Es gibt kaum etwas auf dieser Welt, das nicht irgend jemand ein wenig schlechter machen kann und etwas billiger verkaufen könnte, und die Menschen, die sich nur am Preis orientieren, werden die gerechte Beute solcher Menschen. Es ist unklug, zu viel zu bezahlen, aber es ist noch schlechter, zu wenig zu bezahlen. Wenn Sie zu viel bezahlen, verlieren Sie etwas Geld, das ist alles. Wenn Sie dagegen zu wenig bezahlen, verlieren Sie manchmal alles, da der gekaufte Gegenstand die ihm zugedachte Aufgabe nicht erfüllen kann. Das Gesetz der Wirtschaft verbietet es, für wenig Geld viel Wert zu erhalten. Nehmen Sie das niedrigste Angebot an, müssen Sie für das Risiko, das Sie eingehen, etwas hinzurechnen. Und wenn Sie das tun, dann haben Sie auch genug Geld, um für etwas besseres zu bezahlen. John Ruskin ( )

134 Danke für s Zuhören