Partitionierung komplexer heterogener Systeme

Transkript

1 Berichte aus der Elektrotechnik Thomas Hollstein Entwurf und interaktive Hardware-/Software- Partitionierung komplexer heterogener Systeme D17(Diss.TU Darmstadt) Shaker Verlag Aachen 2001

2 Inhaltsverzeichnis 1 Einführung Aktuelle Trends der Mikroelektronik Halbleitertechnologie als Schrittmacher für die Systemcnlwicklung Herausforderungen an computergestützte Enlwurfsverfahren Motivation für den integrierten Entwurf von Hardware und Software Übersicht: Aufgabenstellung und Ziele der vorliegenden Arbeit 7 2 Methoden des Systementwurfs Entwurf auf Systemebene Eingebettete Systeme Anwendungsspezifische integrierte Schaltungen Entwurfsprozeß für digitale Systeme Systemspezifikation und Modellbildung Strukturmodelle Zustandsmodellc DatenMußmodelle Hardwarebeschreibungssprachen Systemvalidierung Syntheseschritte auf Systemebene Hardwaresynthese und optimierende Transformationen High-Level-Synthese Register-Transfer- und Logiksynthese Testen digitaler Hardwarekomponenten Softwaresynthese 25 3 Hardware/Software Co-Design Einführung 27 i

3 ii 3.2 Aufgabenstellungen: Definition und Klassifikation Entwurfsablauf Teilprobleme Spezifikation Funktionale Validierung HW-/SW-Partitionierung Kommunikationssynthesc Vorstellung und Vergleich existierender Enlwurfsumgebungen Enlwurfsumgebungen und Methodologien Zusammenfassende Bewertung 49 4 DICE: Eine integrierte Hardware-/Software-Entwurfsumgebung Entwurfsmethodik und Zielapplikalionen Entwurfsablauf Modellierung gemischter HW-/SW-Systeme Syslemmodcll Modellarchitcktur Restriktionen Zeitmodellierung Prozeßkommunikation Co-Simulation durch Simulatorkopplung DICE Frontend-Tools Paralleler CDFG und interaktive Benutzerschnittstclle HW-/SW-Partitionierung mit HiPART Kommunikationssynthese Minimierung dezidierter Verbindungen Generierung von Bustopologien Systemimplemcnlierung und Rapid Prolotyping Prolotyping-Hardware Synthese der Routing-Konfiguration Hardware-Monitor 69 5 Schätzung der Entwurfsqualität Einführung Schätzung von Hardwarekosten 72

4 üi Kostenfaktoren Zielarchitektur Performanzfaktoren Chipfiache Schätzung von Softwarekosten Profiling Ausführungszeit Programmspeicher Datenspeicher Gängige Estimationstechniken in Syntheseumgebungen Grundlagen des in DICE verwirklichten Estimationskonzeptcs Schätzung von HW-Kosten in DICE Zielarchitektur SPIDER: Automatische Erstellung einer Datenbasis Profiling ESTIMA: CDFG-basierte Schätzung von Hardwarekosten Schätzung von SW-Kosten in DICE 94 6 Partitionierungsverfahren Einführung Systempartitionierung: Aufgabenstellungen Wahl einer geeigneten Spezifikationsebene Partitionierung auf verschiedenen Abstraktionsebenen Partitionierung abstrakter anwendungsorientiertcr Spezifikationen Funktionale Partitionierung vcrhaltensorientierter Spezifikationen Implcmentierungsnahe Spezifikationen Komplexität Klassifizierung von Partitionierungsalgorithmen Partitionierungsalgorithmen Clusterverfahren Gruppenmigrationsverfahren Eigenveklorverfahren Lineare Optimierung Branch-and-Bound-Verfahren TabuSearch 122

5 iv Simulated Annealing l^ Genetische Algorithmen ' Vergleich HiPART: Ein neuer semiinteraktiver Partitionierungsansatz HiPART: Einführung ' HiPART: Definition des Partitionierungsproblems Wahl der Granularitäl ' Interaktives Konzept Ablauf der Partitionierung Prc-Clustcring ' Ablaufdes Pre-Clusicring Berechnung von Datenabhängigkeilen Laufzeitanalyse 1*5 7.7 Clustering I Problemdcfinition ' Verwendete Nähefunktion Verwendeter Algorithmus Parametereinstellungcn Laufzeitanalyse Partitionierung Problemdcfinition Kostenfunktion Partilionierungsvorgang Laufzeitanalysc Optimierung mit verfeinerter Granularilät Optimicrungsvorgang Laufzeitanalyse Alternatives Partitionierungsverfahren: Tabu Search Anwendungsbcispiele und Ergebnisse Verwendete Testspezifikationen Konvergenz der Parlitionierungsalgorithmcn Laufzeit und Partitionicrungsergebnisse Parametereinstellungcn: S.A. und Tabu Search 188

6 V 8 Codemigration: C <-> VHDL Übersetzung von C nach VHDL Globalisierung lokaler Variablen Einfügen von Schnittstellenoperationen Übersetzung nach VHDL Ergebnisse Sprachspezifische Eigenschaften und Restriktionen Übersetzung von VHDL nach C Zusammenfassung und Ausblick Ergebnisse dieser Arbeit Ausblick 213 A Verzeichnis der verwendeten Abkürzungen 215 B Verzeichnis der verwendeten Bezeichnungen 217 C Beschreibung der CST-Datenstrukturen 221 D Beschreibung der CCDFG-Datenstrukturen 231 Abbildungsverzeichnis 237 Tabellenverzeichnis 241 Literaturverzeichnis 243 Eigene Veröffentlichungen 255 Betreute Studien- und Diplomarbeiten 259