Mikroprozessor - Simulation. Anleitung zur Versuchsvorbereitung und Versuchsdurchführung

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Mikroprozessor - Simulation. Anleitung zur Versuchsvorbereitung und Versuchsdurchführung"

Transkript

1 Humboldt-Universität zu Berlin, Institut für Informatik Praktikum Digitale Systeme Versuch MP-SIM Ausgabe Versuchsziele Mikroprozessor - Simulation Anleitung zur Versuchsvorbereitung und Versuchsdurchführung Ziele dieses Versuches sind: die Anwendung der in den Versuchen KS und SS entwickelten Baugruppe rechenwerk als zentrale Baugruppe eines Mikroprozessors mp4, der Aufbau eines Steuerwerkes bestehend aus Zustandsspeicher, Befehlszähler, Befehlsregister und Befehlsdecoder, der Entwurf des Befehlsdekoders dec12 für einen vorgegebenen und mit der Schaltungsstruktur des Rechenwerkes ausführbaren Befehlssatz, der Entwurf des Mikroprozessors mp4 und die Überprüfung der Funktion der implementierten Befehle durch Simulation Die Ergebnisse sind durch Erstellung von Projektdateien zu dokumentieren. Mit dem entworfenen Mikroprozessor-Design mp4 wird im nachfolgenden Laborversuch MP-LAB der EPLD-Schaltkreis EPM 7064SLC44-10 programmiert und seine Funktion getestet. 2. Erforderliches Grundlagenwissen Kombinatorik, taktflankengesteuerte D-Flipflops, Register, Zähler Synthese eines Mealy-Automaten Funktion von digitalen Busstrukturen Von-Neumann-Rechnerarchitektur ALTERA MAX+PLUS II und der hierarchische Schaltungsentwurf 3. Vorbereitungsaufgaben 3.1. Listen Sie einige mögliche Operationen auf, die mit Ihrem im Versuch SS realisierten Rechenwerk ausführbar sind. Schreiben Sie die zur Ausführung der jeweiligen Operation notwendigen Schritte und Steuersignale auf Analysieren Sie das im Bild 1 dargestellte und als Datei mp4.gdf gegebene Blockschaltbild eines Mikroprozessors mp4, der das von Ihnen entworfene rechenwerk enthält. Erklären Sie die Funktion der einzelnen Baugruppen und Signalleitungen. Hinweis1: Die im Bild 1 enthaltene Auswahl-Baugruppe mux4_4 ist kein notwendiger Bestandteil des mp4-designs und wurde nur eingefügt, um trotz der beschränkten Pin-Anzahl (28 I/O) des Schaltkreises EPM 7064 SLC44-10 eine große Zahl von Ausgangssignalen der einzelnen Baugruppen des Mikroprozessors bei Bedarf auf dem Testboard anzeigen zu können.

2 Die 4 Kodierungen der Steuereingänge M_S1, M_S0 schalten folgende Signale an den Ausgang M_OUT: 00 F-Register 01 I-Register 10 B-Register 11 vier ausgewählte GET-Signale Der 4-Bit-Multiplexer ist in den Grafik-Dateien mux4_4.gdf, mux4_1.gdf und mux.gdf gegeben. Eine Waveform-Datei mux4_4.scf zum Test dieses Multiplexers ist ebenfalls gegeben. Alle Dateien sind in komprimierter Form im mp-sim_dat.zip enthalten. Hinweis2: Der im Bild 1 symbolisch dargestellte Speicher ROM für Befehle und Daten wird über die Leitungen ADR[3..0] und RDAT[3..0] mit dem Mikroprozessor mp4 verbunden. Dies soll für die Simulation in einem Toplevel-Design Mikrocomputer mc4 mittels der gegebenen Datei rom1.tdf geschehen (siehe auch Punkt 5.4.). Im nachfolgenden Labor-Versuch MP-LAB werden der gesamte Mikrocomputer mc4, der Mikroprozessor mp4 mit manueller Befehlseingabe und optional der mp4 mit einem externen programmierbaren ROM-Schaltkreis realisiert und getestet. Für eine Testung des mp4-designs enthält die Datei rom1.tdf ein kurzes Testprogramm in der Sprache HDL. Das Programm ist im Punkt 5.3 angegeben. Bild 1 Schaltbild des Mikroprozessors mp4 Im Mikroprozessor mp4 sollen 4 Befehle, die die 4 vorhandenen ALU-Operationen nutzen und zusätzlich 8 weitere Transport- und Sprungbefehle implementiert werden. Die insgesamt 12 Befehle sollen mit 4 Bit kodiert werden und in jeweils 2 Schritten abgearbeitet werden. Allgemeine Beschreibung der Befehlsabarbeitung Der Prozessor arbeitet jeden Befehl in zwei Schritten, d.h. in 2 Taktzyklen ab: 1. Befehl holen: die Steuersignale PUT_ROM = 1, GET_IR = 1, INC_PC = 1 werden durch den Befehlsdecoder erzeugt, die folgende L/H-Taktflanke führt zur Datenübernahme (Befehl) aus dem

3 ROM in das Befehlsregister IR und zum Inkrementieren des Befehlszählers PC:= PC+1 2. Befehl dekodieren: das Befehlsregister IR im Mikrosteuerwerk wird ausgewertet (es enthält den jeweiligen Befehlscode) und die befehlsabhängigen Steuersignale werden durch den Befehlsdecoder erzeugt, die folgende L/H-Taktflanke führt zum Befehl ausführen: es erfolgt die Datenübernahme in die Register A, B, F oder in den Adresszähler PC. Der erste Schritt ist befehlsunabhängig, der zweite befehlsabhängig. Die beiden Schritte werden durch 2 Zustände des Mikrosteuerwerk-Mealy-Automaten dargestellt (Z = 0 Befehl holen und Z = 1 Befehl ausführen). Zur Erzeugung der Steuersignale ist ein Befehlsdekoder decoder12 erforderlich. Er erzeugt die Steuersignale (PUT.., GET.., INC... usw.) in Abhängigkeit vom Zustand und vom jeweiligen im Instruction-Register IR gespeicherten Befehlscode. Die Steuersignale werden durch die Ausgangsfunktionen des Mikrosteuerwerk-Automaten erzeugt. Zusätzlich muß die Zustandsübergangsfunktion D = f (Z) = /z des Mikrosteuerwerkes erzeugt werden. Zur Erklärung der Arbeitsweise ist die Darstellung eines kurzen Beispiels der zustandsabhängigen Befehlsabarbeitung in der Datei befehlssequenz_beispiel.pdf gegeben. Befehle mit Nutzung des Rechenwerkes rechenwerk Die Operationen Ihrer aluf4_4 sollen direkt zur Realisierung von Befehlen des Mikroprozessors genutzt werden (siehe DEC, ADD, CPA und EQU im Punkt 3.3. mit Speicherung der Ergebnisse im Register A). Die Auswertung des Registers F ermöglicht zusätzliche Befehle, die von den Flags F[3..0] abhängig sind (z.b. sogenannte bedingte Sprünge wie das Laden des PC in Abhängigkeit vom gespeicherten Wert des Überlaufbits Cout f0 CARRY oder vom Markierungsbit für das Rechenergebnis Null f1 ZERO). Weitere mögliche Befehle sind Lade- und Transportoperationen von Daten in die Register A und B und in den PC Entwerfen Sie den Befehlsdekoder decoder12 des Mikrosteuerwerkes für den Prozessor mp4. Das Mikrosteuerwerk ist ein Mealy-Automat mit zwei Zuständen (Z = 0 Holen und Z = 1 Ausführen), die durch ein D-FF gespeichert werden. Alle Steuersignale sind high-aktiv (der Pegel high bedeutet wahr oder 1 ). Der zu realisierende Befehlssatz und seine Kodierung sind in der folgenden Tabelle gegeben. Die Tabelle ist unvollständig, es sollen nur die angegebenen 12 Codes (von 16 möglichen) verwendet werden. Bezeichnungsweise: A, B, F, PC, IR 4-bit-Register (PC) Datenwort auf dem Speicherplatz mit der Adresse die vom Programmzähler PC generiert wurde (Befehlscode) (PC+1) Datenwort auf dem Speicherplatz mit der dem Befehl folgenden Adresse (Direktoperand) s 4-bit-Konstante aus dem Programmspeicher s = (PC+1) Befehl Code Kommentare NOP 0000 keine Aktion keine Ausführung (Hole-Zyklus normal)

4 LDA,B 0001 A:=B - Register A mit Inhalt von B laden LDB,A 0010 B:=A - Register B mit Inhalt von A laden LDA,s 0101 A:=(PC+1) - Register A mit Inhalt von PC+1 laden; Direktoperand s LDB,s 0110 B:=(PC+1) - Register B mit Inhalt von PC+1 laden; Direktoperand s DEC 1000 A:=A 1 +Cin - Subtraktion von 1; Rückschreiben des Ergebnisses Q nach A und Schreiben der Flag-Bits f3 bis f0 nach F ADD 1001 A:= A +B +Cin - Addition; Rückschreiben des Ergebnisses Q nach A und Schreiben der Flag-Bits nach F CPA 1010 A:= A B:= A - Q = (A) und Schreiben des Ergebnisses nach A und B, also kopieren von A nach B EQU 1011 A:= A B - Bitweiser Vergleich und Rückschreiben des Ergebnisses nach A JMP s 1100 PC:=(PC+1) - unbedingter Sprung nach Adresse s; laden des PC mit Inhalt von PC+1 (Direktoperand s) JMPC s 1101 PC:=(PC+1) - bedingter Sprung nach Adresse s wenn CARRY = 1; sonst PC: = PC+1 CARRY=1: PC wird mit Inhalt von PC+1 (Direktoperand s) geladen CARRY=0: PC wird inkrementiert JNZ s 1110 PC:=(PC+1) - bedingter Sprung nach Adresse s wenn ZERO = 0; sonst PC: = PC+1 ZERO=0: PC wird mit Inhalt von PC+1 (Direktoperand s) geladen ZERO=1: PC wird inkrementiert Schreiben Sie die Schaltbelegungstabelle des Befehlsdekoders auf und ermitteln Sie die Ausgangsgleichungen für die 12 notwendigen Steuersignale zur Steuerung der Hardwarekomponenten (die Übereinstimmung mit der Befehlszahl 12 ist zufällig). Die einfache Zustandsübergangsfunktion D = f(z) = Z* = /Z realisiert den ständigen Wechsel der Zustände Befehl holen und Befehl ausführen. Hinweis: Im Folgenden sind 3 Beispielzeilen der Schaltbelegungstabelle des Befehlsdekoders gegeben: DEC; (8hex); Z=1; X 3 =1; X 2 =0; X 1 =0; X 0 =0; Carry=x; Zero=x - -> BA=0; S=0; INC_PC=0; GET_PC=0; GET_IR=0; GET_A=1; GET_B=0; GET_F=1; PUT_ROM=0; PUT_RES=1; PUT_A=0; PUT_B=0 JMPC s; (Dhex); Z=1; X 3 =1; X 2 =1; X 1 =0; X 0 =1; Carry=0; Zero=x - -> BA=x; S=x; INC_PC=1; GET_PC=0; GET_IR=0; GET_A=0; GET_B=0; GET_F=0; PUT_ROM=x; PUT_RES=0; PUT_A=0; PUT_B=0 Befehl holen; Z=0; X 3 =x; X 2 =x; X 1 =x; X 0 =x; Carry=x; Zero=x - -> BA=x; S=x; INC_PC=1; GET_PC=0; GET_IR=1; GET_A=0; GET_B=0; GET_F=0; PUT_ROM=1; PUT_RES=0; PUT_A=0; PUT_B=0

5 3.4. Stellen Sie Ihre Simulationsdateien *.scf aus den Versuchen KS und SS, die Sie im Simulationsversuch MP-SIM wiederverwenden können, in einem Verzeichnis zusammen oder prüfen Sie das Vorhandensein für das aktuelle Projekt mp4. Das sind die Dateien zu den Symbolen alu4_1, alu4_4, aluf4_4, register4, pc1, pc4, mux und rechenwerk Überlegen Sie sich die Beteiligung und die zeitliche Abfolge der Signale am Beispiel der Befehlsabarbeitung des Befehls LDA,s von dem Moment an, wo der Befehlszähler die Adresse des Ladebefehls enthält. Skizzieren Sie das zu erwartende Waveform-Bild der Simulation oder der Logikanalyse. Überlegen Sie sich weitere Tests für den mp4, um die unter Punkt 5.4. verwendeten Befehle (nur diese) auszuführen. Überlegen Sie sich, welche Signale überprüft werden müssen, um die sachgerechte Funktion der einzelnen Befehlsausführungen nachzuweisen. 4. Hinweise zur Versuchsdurchführung: Es ist günstig, alle benötigten Dateien in ein gemeinsames Arbeitsverzeichnis zu kopieren, z. B. mp-sim. Achten Sie bei Designänderungen immer auf die Aktualisierung der Symbole (Create default symbol... next level update symbol) und prüfen Sie dabei, ob im jeweiligen Top-Level die Symbolanschlüsse unverändert geblieben sind bzw. korrigieren Sie eventuelle Verbindungsfehler. Nutzen Sie die in mp-sim_dat.zip gegebenen Dateien für Ihren Entwurf (*.gdf und *.scf ). Informationen zum Simulationskonzept für Schaltungen mit MAX+PLUS II finden Sie beim Hersteller Altera unter im Vorlesungsscript der Vorlesung DS, in der Datei max+plusii-kurzreferenz.txt Dokumentation zu ALTERA MAX+PLUS II als *.pdf-file (siehe 5. Versuchsaufgaben: 5.1. Kompilieren des Mikrosteuerwerk-Dekoders decoder12 Geben Sie die Schaltung des von Ihnen in der Vorbereitungsaufgabe 3.3. entworfenen Mikrosteuerwerk-Dekoders decoder12 mit dem Graphic-Editor in MAX+plusII ein. Kompilieren Sie die Schaltung. Simulieren Sie die Funktion ausnahmsweise nicht, die Funktion ist günstiger im mp4-design durch ihre Wirkungen kontrollierbar. Die Steuersignale für die 12 definierten Befehle werden jeweils im Befehlsausführungs- Zustand des Steuerwerkes wirksam. Im Befehlshole-Zustand wird eine für alle Befehle gleiche, befehlsunabhängige Steuersignalausgabe wirksam Simulation des Multiplexers mux4_4 (optional) Laden Sie die gegebenen Graphic-Datei mux4_4.gdf des Multiplexers. Kompilieren Sie die Schaltung. Simulieren Sie die Funktion mit der gegebenen Waveform-Datei mux4_4.scf.

6 Mit den Einstellungen Grid Size 50ns und End Time 1,5µs ist in der Beispieldatei die Funktion des mux4_4 dargestellt Realisierung des Gesamt-Designs des Mikroprozessors mp4 Laden Sie die gegebene Grafik-Datei mp4.gdf des Mikroprozessors. Setzen Sie Ihre Designs für die vorhandenen Symbole ein: rechenwerk (mit allen Sublevel-Designs), register4, pc4, decoder12 und das gegebenen Design mux4_4. Aktualisieren Sie die Symbole und korrigieren Sie eventuelle Fehler bei der Zuordnung der Signalleitungen. Kompilieren Sie die Schaltung im Top-Level mp4 für den Schaltkreis EPM 7064 SLC Hinweis1: Das Vorgehen beim Einfügen von Komponenten in untere Hierarchieebenen ist in der Datei max+plusii-kurzreferenz.txt im Punkt 15 dargestellt. Hinweis2: Um die Schaltkreisressourcen effektiv zu nutzen, ist es günstig, vor dem Kompilieren die Einstellung nach Punkt 13 der Datei max+plusii-kurzreferenz.txt vorzunehmen Simulation des Verhaltens des Mikroprozessors mp4 Eine Simulation des mp4 kann mit Hilfe eines Programmes aus einem Programmspeicher ROM1 in einem neuen Toplevel-Design mc4 erfolgen. Benutzen Sie dazu das in der Datei mp-sim_dat.zip gegebene ROM1-Symbol rom1.tdf. Im ROM1 ist die folgende Befehlsfolge gespeichert: LDA,4 -> LDB,6 -> EQU -> ADD -> JMPC,0 -> LDA,4... Erzeugen Sie das Design mc4 nach Bild 2, das die beiden Symbole mp4 und ROM1 enthält. Verwenden Sie zum Entwurf die gegebene Grafik-Datei mc4.gdf und zur Simulation die ebenfalls gegebene Waveform-Datei mc4.scf. Bild 2 Mikrocomputer mc4 bestehend aus Mikroprozessor mp4 und ROM1 Mit den gegebenen Einstellungen Grid Size 50ns, End Time 2,5µs (nach Bedarf verlängern) und Clock Period 100ns kann, durch Erweiterung der Daten des ROM1 mit dem Texteditor, die Testung der weiteren 7 Befehle des mp4 vorgenommen werden. Testen Sie in mehreren Simulationsschritten die Abarbeitung aller insgesamt 12 vorgesehenen Befehle des Mikroprozessors.

7 Hinweis: Die kurzzeitigen Logik-Widersprüche auf dem Datenbus nach den aktiven L/H- Taktflanken, die vom Simulator ausgewiesen werden (max. ca. 20ns), resultieren aus gleichzeitigen Ausgaben von Daten aus den Datenquellen ROM, Register A, Register B oder ALU während der Datenänderung auf dem Bus.. Bei dem verwendeten Verfahren zur Befehlsabarbeitung mit gleichzeitiger Umschaltung der Busteilnehmer durch den Steuerwerks- Automaten (im gleichen Taktzyklus wird ein PUT-Signal von 1 auf 0 und ein anderes von 0 auf 1 gesetzt) ist dieses Verhalten unvermeidbar. Zum Ende der jeweiligen Taktperiode liegen die Daten jedoch widerspruchsfrei auf dem Datenbus und stehen ausreichend lange vor der nächsten L/H-Taktflanke stabil zur Verfügung Nutzung des Floorplan-Editors Achten Sie auf die korrekte Einstellung des Schaltkreistyps EPM 7064S LC Legen Sie mit dem Floorplan-Editor die Pin-Belegungen für die im Labor zu programmierenden Schaltkreise mit den Designs mp4 und mc4 nach Ihren Wünschen fest. Gleiche Pin-Zuordnungen für gleiche Signale in beiden Designs ersparen Ihnen Verdrahtungsaufwand bei den Experimenten im Labor-Versuch MP-LAB. Hinweise zum Editieren befinden sich in der Datei max+plusii-kurzreferenz.txt. Das Editieren ist z.b. nach folgender Einstellung möglich: Assign -> Back-Annotate Project -> nur Chip, Pin&Device aktivieren Layout -> Current Assignment Floorplan wählen, I/O-pins mit der Maus verschieben. Beachten Sie, dass nicht alle 44 Pins frei konfigurierbar sind. Fest belegt sind die Programmieranschlüsse 7, 13, 32, 38; GND: 10, 22, 30, 42; VCC: 3, 15, 23, 35; RES: 1; CLK: 43; OE: 2, 44. Die Änderung der Pin-Belegung erfordert eine Neuzuordnung der internen Ressourcen. Da die Schaltkreisressourcen weitgehend ausgeschöpft werden, sollten vor dem Kompilieren folgende Optimierungs-Einstellungen vorgenommen bzw. kontrolliert werden: Assign -> Global Project Logic Synthesis -> Multilevel Synth for MAX 5000/7000 Assign -> Ignore Project Assignments -> All, außer Pins & I/O-Cells und Device 6. Versuchsauswertung: Bearbeiten Sie das Projekt bis zur fehlerfreien Simulation. Speichern Sie Ihr vollständiges Projekt für die Nutzung im nachfolgenden Laborversuch MP-LAB in Ihrem Home-Verzeichnis. Erzeugen Sie aus dem Verzeichnis des vollständigen Projektes mc4 einschließlich aller Simulationsdateien ein ZIP-File und senden Sie dieses über GOYA als Lösung zur dort unter DS-Praktikum eingestellten Aufgabe MP-SIM ein. Achtung: Diese ZIP-Datei darf insgesamt nicht größer als 3 MB sein! Das Testat für den Versuch MP-SIM wird durch 1 Punkt in GOYA dargestellt. Das Testat ist Voraussetzung für die Teilnahme am nachfolgenden Laborversuch MP-LAB.

Mikrocomputertechnik. Einadressmaschine

Mikrocomputertechnik. Einadressmaschine technik Einadressmaschine Vorlesung 2. Mikroprozessoren Einführung Entwicklungsgeschichte Mikroprozessor als universeller Baustein Struktur Architektur mit Akku ( Nerdi) FH Augsburg, Fakultät für Elektrotechnik

Mehr

Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap.

Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap. 6 Versuch Nr. 5 6.1 Anmerkungen zum Versuch Nr. 5 In den bisherigen Versuchen haben Sie sich mit kombinatorischen Schaltkreisen beschäftigt, in denen die Ausgänge bisher nicht auf die Eingänge zurückgeführt

Mehr

Tutorial zur MAX+PLUS II Baseline Software von Altera

Tutorial zur MAX+PLUS II Baseline Software von Altera Tutorial zur MAX+PLUS II Baseline Software von Altera Im vorliegenden Tutorial werden Sie anhand des Entwurfes eines Halbaddierers die wichtigsten Funktionen und Befehle der MAX+PLUS II Baseline Software,

Mehr

Mikroprozessor als universeller digitaler Baustein

Mikroprozessor als universeller digitaler Baustein 2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen

Mehr

1. Übung aus Digitaltechnik 2. 1. Aufgabe. Die folgende CMOS-Anordnung weist einen Fehler auf:

1. Übung aus Digitaltechnik 2. 1. Aufgabe. Die folgende CMOS-Anordnung weist einen Fehler auf: Fachhochschule Regensburg Fachbereich Elektrotechnik 1. Übung aus Digitaltechnik 2 1. Aufgabe Die folgende CMOS-Anordnung weist einen Fehler auf: A B C p p p Y VDD a) Worin besteht der Fehler? b) Bei welcher

Mehr

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit) Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Tutorübung 7: Mikroprogrammierung I

Tutorübung 7: Mikroprogrammierung I Tutorübung 7: Mikroprogrammierung I Vorlesung Einführung in die Technische Informatik (ETI) Lehrstuhl für Rechnertechnik und Rechnerorganisation Institut für Informatik 10 Technische Universität München

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers Versuchsreihe 4 Aufbau eines Volladdierers Aufbau eines Volladdierers Aufbau eines Volladdierers mit diskreten Bausteinen Aufbau eines Volladdierers

Mehr

Prozessor HC680 fiktiv

Prozessor HC680 fiktiv Prozessor HC680 fiktiv Dokumentation der Simulation Die Simulation umfasst die Struktur und Funktionalität des Prozessors und wichtiger Baugruppen des Systems. Dabei werden in einem Simulationsfenster

Mehr

L3. Datenmanipulation

L3. Datenmanipulation L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus

Mehr

1. Übung - Einführung/Rechnerarchitektur

1. Übung - Einführung/Rechnerarchitektur 1. Übung - Einführung/Rechnerarchitektur Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen 1. Aufgabe: Was ist Hard- bzw. Software? a Computermaus b Betriebssystem c Drucker d Internetbrowser

Mehr

Fachhochschule Kaiserslautern Fachbereich Angewandte Ingenieurwissenschaften WS2010/11. Zeitpunkt der Prüfung: 18.01.2011 Beginn: 10.

Fachhochschule Kaiserslautern Fachbereich Angewandte Ingenieurwissenschaften WS2010/11. Zeitpunkt der Prüfung: 18.01.2011 Beginn: 10. Lehrprozessor: Coldfire MCF-5272 Zeitpunkt der Prüfung: 18.01.2011 Beginn: 10.45 Uhr Raum: Aula Bearbeitungszeit: 180 Minuten Erlaubte Hilfsmittel: Gedrucktes Vorlesungsskript von Prof. Neuschwander mit

Mehr

3.0 8051 Assembler und Hochsprachen

3.0 8051 Assembler und Hochsprachen 3.0 8051 Assembler und Hochsprachen Eine kurze Übersicht zum Ablauf einer Programmierung eines 8051 Mikrocontrollers. 3.1 Der 8051 Maschinencode Grundsätzlich akzeptiert ein 8051 Mikrocontroller als Befehle

Mehr

Technische Informatik. Der VON NEUMANN Computer

Technische Informatik. Der VON NEUMANN Computer Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen

Mehr

Das Rechnermodell von John von Neumann

Das Rechnermodell von John von Neumann Das Rechnermodell von John von Neumann Historisches Die ersten mechanischen Rechenmaschinen wurden im 17. Jahhundert entworfen. Zu den Pionieren dieser Entwichlung zählen Wilhelm Schickard, Blaise Pascal

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen.

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen. 1. Vorbereitung: 1.1 Zählerbaustein 74163 Bei den in der Schaltung verwendeten Zählerbausteinen handelt es sich um synchron programmierbare 4-bit-Binärzähler mit synchronem Clear. Die Zähler sind programmierbar,

Mehr

UNIVERSITÄT LEIPZIG. Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007. Aufgaben zum Elektronik Grundlagenpraktikum. 4.

UNIVERSITÄT LEIPZIG. Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007. Aufgaben zum Elektronik Grundlagenpraktikum. 4. UNIVERSITÄT LEIPZIG Institut für Informatik Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007 Abt. Technische Informatik Gerätebeauftragter Dr. rer.nat. Hans-oachim Lieske Tel.: [49]-0341-97 32213

Mehr

Das Prinzip an einem alltäglichen Beispiel

Das Prinzip an einem alltäglichen Beispiel 3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

1 Anmerkungen zur Entwicklung von GALs mit LOG/iC

1 Anmerkungen zur Entwicklung von GALs mit LOG/iC 1 Anmerkungen zur Entwicklung von GALs mit LOG/iC 1.1 Generic Array Logic (GAL) - Prinzip Ein GAL (Generic Array Logic) stellt ein (wieder)programmierbares UND- Array mit einem festen ODER Array dar. Zusätzlich

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Computer-Architektur Ein Überblick

Computer-Architektur Ein Überblick Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27

Mehr

Praktikum Grundlagen der Elektronik

Praktikum Grundlagen der Elektronik Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung

Mehr

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden? VU Technische Grundlagen der Informatik Übung 4: Schaltwerke 83.579, 24W Übungsgruppen: Mo., 24.. Mi., 26..24 Aufgabe : ROM-Erweiterung Ein 64x6 ROM soll aus mehreren 32x4 ROMs (vgl. Abbildung rechts:

Mehr

Rechnerorganisation II 1. Übungsblatt

Rechnerorganisation II 1. Übungsblatt Rechnerorganisation II 1. Übungsblatt Entwerfen Sie eine möglichst einfache Schaltung auf Register-Transfer-Ebene für einen 16-Bit Minimalprozessor MPROZ mit folgenden Vorgaben: a) Schnittstellen des Prozessors

Mehr

Fehlerkorrektur Bild 3.190 Demoprozessor

Fehlerkorrektur Bild 3.190 Demoprozessor 7 Prozessor 3 0 Flags C V N Z A IP 0 SP AB 8 MS W/R DB 4 00h..6Fh Daten Speicher 70h..70h PA 71h..71h PB 72h..73h PC 74h..76h PD 80h..FFh Programm Speicher Fehlerkorrektur Bild 3.190 Demoprozessor Die

Mehr

Die Daten (Befehle und numerische Daten) werden in Form von BIT-Folgen verarbeitet.

Die Daten (Befehle und numerische Daten) werden in Form von BIT-Folgen verarbeitet. Übung Nr. 1b: MIKROPROZESSOR, Hewlett - Packard µ-lab en sind kleine Computer, die mit externen Geräten Daten austauschen können. Sie verfügen über Speicher, um Programme und Daten zu speichern und Eingangsund

Mehr

Technische Informatik

Technische Informatik Technische Informatik Eine einführende Darstellung von Prof. Dr. Bernd Becker Prof. Dr. Paul Molitor Oldenbourg Verlag München Wien Inhaltsverzeichnis 1 Einleitung 1 1.1 Was ist überhaupt ein Rechner?

Mehr

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer Institut für Kommunikationsnetze und Rechnersysteme Grundlagen der Technischen Informatik Paul J. Kühn, Matthias Meyer Übung 2 Sequenzielle Netzwerke Inhaltsübersicht Aufgabe 2.1 Aufgabe 2.2 Prioritäts-Multiplexer

Mehr

Logik mit Gedächtnis : Sequentielle Logik

Logik mit Gedächtnis : Sequentielle Logik Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 12/13 1 asynchrone und synchrone

Mehr

Brückenkurs / Computer

Brückenkurs / Computer Brückenkurs / Computer Sebastian Stabinger IIS 23 September 2013 Sebastian Stabinger (IIS) Brückenkurs / Computer 23 September 2013 1 / 20 Content 1 Allgemeines zum Studium 2 Was ist ein Computer? 3 Geschichte

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

Ein Computer zum Selbstbauen

Ein Computer zum Selbstbauen www. MyCPU.eu Ein Computer zum Selbstbauen von Dennis Kuschel Gliederung: 1. Was ist die MyCPU und warum existiert sie? 2. Architektur der MyCPU 3. Befehlssatz 4. Emulator 5. Software 6. Nachbau Was ist

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Getaktete Schaltungen

Getaktete Schaltungen Getaktete Schaltung DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite Sequtielle Logik Zum Speichern des Zustands eines Systems sind Speicherelemte notwdig Abhängig vom Zustand

Mehr

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Von-Neumann-Rechner (John von Neumann : 1903-1957) C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Quelle: http://www.cs.uakron.edu/~margush/465/01_intro.html Analytical Engine - Calculate

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 4 Prozessor Einzeltaktimplementierung Lothar Thiele Computer Engineering and Networks Laboratory Vorgehensweise 4 2 Prinzipieller Aufbau Datenpfad: Verarbeitung und Transport von

Mehr

TBE332 Controller. Produktbeschreibung

TBE332 Controller. Produktbeschreibung TBE332 Controller Produktbeschreibung Bei der Entwicklung der TBE332 Steuerung wurde auf die Erfahrung unserer jahrelangen Planung und Realisierung verschiedenster Steuerungs- und Regelungseinrichtungen

Mehr

Ergänzungen zum Manual OS V 2.05/2.06

Ergänzungen zum Manual OS V 2.05/2.06 Ergänzungen zum Manual OS V 2.05/2.06 SYSTEMRESOURCEN - PROGRAMM DOWNLOAD - Ab der Betriebssystemversion 2.05 haben die C-Control Units M-2.0 und Station 2.0 die Möglichkeit das Anwenderprogramm von einem

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

Praktikumsanleitung. IGP Technische Informatik 1 Versuch 1: Digitale Grundschaltungen (Studiengänge BT,EIT,FZT,II,LA,MB,MT,MTR,OTR,WSW)

Praktikumsanleitung. IGP Technische Informatik 1 Versuch 1: Digitale Grundschaltungen (Studiengänge BT,EIT,FZT,II,LA,MB,MT,MTR,OTR,WSW) Technische Universität Ilmenau Fakultät für Informatik und Automatisierung Institut für Theoretische und Technische Informatik Fachgebiet Integrierte Hard- und Softwaresysteme Praktikumsanleitung IGP Technische

Mehr

3 Arithmetische Schaltungen

3 Arithmetische Schaltungen . Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des

Mehr

1. Praktische Übung zur Vorlesung Technische Informatik I

1. Praktische Übung zur Vorlesung Technische Informatik I Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

SX3 PC Software rev. 0.99c

SX3 PC Software rev. 0.99c SX3 PC Software rev. 0.99c SX3 ist ein Programm zur Steuerung einer Selectrix Digitalzentrale unter Linux bzw. Windows. Mit SX3 haben Sie die Möglichkeit Selectrix -Loks zu fahren, Weichen zu Schalten

Mehr

Klausur zur Vorlesung

Klausur zur Vorlesung Prof. Dr. Franz J. Rammig Paderborn, 2..2001 C. Böke Klausur zur Vorlesung "Grundlagen der technischen Informatik" und "Grundlagen der Rechnerarchitektur" Sommersemester 2001 1. Teil: GTI Der erste Teil

Mehr

Enseignement secondaire technique

Enseignement secondaire technique Enseignement secondaire technique Régime professionnel Métiers de l'électricité Division de l'apprentissage artisanal Section des électroniciens en communication Microélectronique Classe de X2EC Nombre

Mehr

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2

Mehr

DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE

DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE D - CA - IV - AA - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 4 DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE Sommersemester 2003 Leitung:

Mehr

1.7 Assembler Programmierung

1.7 Assembler Programmierung 1.7 Assembler Programmierung Die nach außen sichtbare Programmierschnittstelle eines Prozessors ist der Befehlscode. Dies ist eine binäre Dateninformation, die vom Prozessor Byte für Byte abgearbeitet

Mehr

Ein erstes Assembler-Projekt

Ein erstes Assembler-Projekt Das Attiny-Projekt Ein erstes Assembler-Projekt 1 Ein erstes Assembler-Projekt In diesem Kapitel wollen wir ein erstes einfaches Assembler-Programm für unsere Attiny-Platine schreiben. Worum soll es gehen?

Mehr

Zuse-Computer: Z1. erster Rechner mit binären Zahlen. Entwicklung der computergerechten. (Grundlage für IEEE-754) funktionierte leider nie zuverlässig

Zuse-Computer: Z1. erster Rechner mit binären Zahlen. Entwicklung der computergerechten. (Grundlage für IEEE-754) funktionierte leider nie zuverlässig Überblick Grundlagen: Spannung, Strom, Widerstand, IV-Kennlinien Elektronische Messgeräte im Elektronikpraktikum Passive Filter Signaltransport im Kabel Transistor Operationsverstärker PID-Regler Sensorik

Mehr

Zähler- und Zeitgeber-Baugruppen

Zähler- und Zeitgeber-Baugruppen Zähler- und Zeitgeber-Baugruppen Sinn: häufig müssen Zeitbedingungen eingehalten werden z.b.: einige ms warten, Häufigkeit von Ereignissen zählen etc... Lösung: 1.) Zeitschleifen = Programm abarbeiten,

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Rechnerarchitektur. M. Jakob. 1. Februar 2015. Gymnasium Pegnitz

Rechnerarchitektur. M. Jakob. 1. Februar 2015. Gymnasium Pegnitz Rechnerarchitektur M. Jakob Gymnasium Pegnitz 1. Februar 2015 Inhaltsverzeichnis 1 Aufbau eines Computersystems Praktische Grundlagen Von-Neumann-Rechner 2 Darstellung und Speicherung von Zahlen 3 Registermaschinen

Mehr

Im Original veränderbare Word-Dateien

Im Original veränderbare Word-Dateien Das Von-Neumann-Prinzip Prinzipien der Datenverarbeitung Fast alle modernen Computer funktionieren nach dem Von- Neumann-Prinzip. Der Erfinder dieses Konzeptes John von Neumann (1903-1957) war ein in den

Mehr

A Hardware Lab Anywhere At Any Time

A Hardware Lab Anywhere At Any Time A Hardware Lab Anywhere At Any Time Tobias Schubert Bernd Becker Institut für Informatik Lehrstuhl für Rechnerarchitektur Albert-Ludwigs-Universität 79110 Freiburg im Breisgau, Deutschland {schubert,becker}@informatik.uni-freiburg.de

Mehr

Programmierung von ATMEL AVR Mikroprozessoren am Beispiel des ATtiny13. Teil IV: Programmieren an Beispielen

Programmierung von ATMEL AVR Mikroprozessoren am Beispiel des ATtiny13. Teil IV: Programmieren an Beispielen Programmierung von ATMEL AVR Mikroprozessoren am Beispiel des ATtiny13 Eine Einführung in Aufbau, Funktionsweise, Programmierung und Nutzen von Mikroprozessoren Teil IV: Programmieren an Beispielen Die

Mehr

Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT)

Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT) Klausur zur Vorlesung Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT) Prof. Marco Platzner Fachgebiet Technische Informatik Universität Paderborn 03.04.2009 Die Bearbeitungsdauer beträgt

Mehr

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle

Mehr

Einführung in Automation Studio

Einführung in Automation Studio Einführung in Automation Studio Übungsziel: Der links abgebildete Stromlaufplan soll mit einer SPS realisiert werden und mit Automation Studio programmiert werden. Es soll ein Softwareobjekt Logik_1 in

Mehr

Musterlösung 3. Mikroprozessor & Eingebettete Systeme 1

Musterlösung 3. Mikroprozessor & Eingebettete Systeme 1 Musterlösung 3 Mikroprozessor & Eingebettete Systeme 1 WS214/215 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tief ergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg

Mehr

Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge

Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Martin Borowski, GÖPEL electronic GmbH GÖPEL electronic GmbH 2014 Boundary Scan Testprogrammerstellung

Mehr

Arbeiten in der Agro-Cloud mit Windows PC

Arbeiten in der Agro-Cloud mit Windows PC Arbeiten in der Agro-Cloud mit Windows PC Voraussetzung für eine erfolgreiche Installation 1. Sie müssen sich an Ihrem PC mit einem Benutzer anmelden, der administrative Rechte hat. 2. Die aktuellen Windows

Mehr

Speicherung digitaler Signale

Speicherung digitaler Signale Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?

Mehr

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise

Mehr

Rechnerentwurf und Mikroprogrammierung

Rechnerentwurf und Mikroprogrammierung Rechnerentwurf und Mikroprogrammierung Einführung in die Simulation und Synthese mit ModellSim/Quartus II Wolfgang Heenes FG Rechnerarchitektur 16. April 2009 Wolfgang Heenes (FG Rechnerarchitektur) Rechnerentwurf

Mehr

2.5.2 Prinzipieller Aufbau eines Boundary-Scan-fähigen Bausteins. 2.5 Boundary Scan (JTAG)

2.5.2 Prinzipieller Aufbau eines Boundary-Scan-fähigen Bausteins. 2.5 Boundary Scan (JTAG) 2.5 Boundary Scan (JTAG) JTAG = Joint Test Action Group (für Boundary Scan verantwortliches Gremium) 2.5.2 Prinzipieller Aufbau eines Boundary-Scan-fähigen Bausteins Boundary-Scan-Zelle 2.5. Überblick

Mehr

COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M

COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M 1 Übersicht Im Praktikum zur Vorlesung Computergestütztes Experimentieren I wird der Vorlesungsstoff geübt und vertieft. Ausserdem werden die speziellen

Mehr

Besprechung des 3. Übungsblattes MIMA-Interpreter MIMA-Aufgabe: Primzahltest Weitere MIMA-Aufgaben online

Besprechung des 3. Übungsblattes MIMA-Interpreter MIMA-Aufgabe: Primzahltest Weitere MIMA-Aufgaben online Themen heute Besprechung des 3. Übungsblattes MIMA-Interpreter MIMA-Aufgabe: Primzahltest Weitere MIMA-Aufgaben online Besprechung des 3. Übungsblattes Aufgabe 3 Speicherplätze für Mikrocode-Anweisungen

Mehr

Digitaltechnik 1 Übungen. Kurzeinführung für MAX+plus II

Digitaltechnik 1 Übungen. Kurzeinführung für MAX+plus II Inhaltsverzeichnis: Übungen Kurzeinführung für MAX+plus II Seite 1. Einführung in das Entwurfswerkzeug MAX+plus II 1 2. Busverdrahtung 3 3. Makrofunktionen 4 4. Parametrierbare Schaltungsblöcke 5 5. Hinweise

Mehr

Digitalelektronik 4 Vom Transistor zum Bit. Stefan Rothe

Digitalelektronik 4 Vom Transistor zum Bit. Stefan Rothe Digitalelektronik 4 Vom Transistor zum Bit Stefan Rothe 2015 04 21 Rechtliche Hinweise Dieses Werk von Thomas Jampen und Stefan Rothe steht unter einer Creative Commons Attribution-Non- Commercial-ShareAlike-Lizenz.

Mehr

Voisis Installations-Setup

Voisis Installations-Setup Voisis Installations-Setup Mindest - Systemvoraussetzungen für Voisis PC mit Betriebssystem Windows XP (mindestens SP3), Vista (SP1), Win7 Minimum RAM (Arbeitsspeicher) von 512 MB Minimum 300 MB freier

Mehr

Protokoll zum Versuch 146

Protokoll zum Versuch 146 Elektronik-Praktikum am Dritten Physikalischen Institut der Universität Göttingen Wintersemester 2005/2006 Protokoll zum Versuch 146 Messgerätesteuerung über IEC-Bus Name: Georg Herink, Hendrik Söhnholz

Mehr

Hardwarearchitekturen und Rechensysteme

Hardwarearchitekturen und Rechensysteme Lehrstuhl für Eingebettete Systeme Hardwarearchitekturen und Rechensysteme Asynchrone sequenzielle Schaltungen (asynchrone Schaltwerke) Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von

Mehr

Maschinenorientierte Programmierung

Maschinenorientierte Programmierung Prof. Dr. Sven-Hendrik Voß Wintersemester 2015 Technische Informatik (Bachelor), Semester 2 Termin 10, 08.12.2015 Maschinenorientierte Programmierung Seite 2 Timer- und Counter-Programmierung Maschinenorientierte

Mehr

Sage 50 Allgemeine Datensicherung

Sage 50 Allgemeine Datensicherung Sage 50 Allgemeine Datensicherung Impressum Sage Software GmbH Hennes-Weisweiler-Allee 16 41179 Mönchengladbach Copyright 2015 Sage Software GmbH Die Inhalte und Themen in dieser Unterlage wurden mit sehr

Mehr

D i g i t a l l a b o r

D i g i t a l l a b o r Hochschule Karlsruhe Technik und Wirtschaft Fakultät für Informatik und Wirtschaftsinformatik Prof. Dr. A. Ditzinger / Dipl.-Inform. (FH) O. Gniot Prof. Dr. N. Link / Dipl.-Ing. J. Krastel D i g i t a

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

Institut für Informatik. Deutsche Kurzanleitung Lattice ISPLever v5.0 zum Elektronik Grundlagenpraktikum. 5. Praktikumskomplex

Institut für Informatik. Deutsche Kurzanleitung Lattice ISPLever v5.0 zum Elektronik Grundlagenpraktikum. 5. Praktikumskomplex UNIVERSITÄT LEIPZIG Institut für Informatik Studentenmitteilung 4. Semester - SS 2006 Abt. Technische Informatik Gerätebeauftragter Dr. rer.nat. Hans-Joachim Lieske Tel.: [49]-0341-97 32213 Zimmer: HG

Mehr

9.0 Komplexe Schaltwerke

9.0 Komplexe Schaltwerke 9.0 Komplexe Schaltwerke Die Ziele dieses Kapitels sind: Lernen komplexe Schaltwerke mittels kleinerer, kooperierender Schaltwerke zu realisieren Verstehen wie aufgabenspezifische Mikroprozessoren funktionieren

Mehr

Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O)

Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O) Fachhochschule Merseburg FB Informatik und Angewandte Naturwissenschaften Praktikum Messtechnik Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O) Agilent

Mehr

Protokoll zu Grundelemente der Digitaltechnik

Protokoll zu Grundelemente der Digitaltechnik Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt

Mehr

Prodanet ProductManager WinEdition

Prodanet ProductManager WinEdition UPDATE Beschreibung Prodanet ProductManager WinEdition Prodanet GmbH Hauptstrasse 39-41 D-63486 Bruchköbel Tel: +49 (0) 6181 / 9793-0 Fax: +49 (0) 6181 / 9793-33 email: info@prodanet.com Wichtiger Hinweis

Mehr

CPLD Auswahl und Design

CPLD Auswahl und Design CPLD Auswahl und Design Sascha Schade DL1DRS 9. Januar 2010 Für ein software defined radio (SDR) wurde ein verstellbarer Taktgenerator, der den Analogschalter speist, als Design für einen CPLD synthetisiert

Mehr

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1 BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm

Mehr

Tutorial. Microcontroller. Grundlagen µc. Kapitel 1

Tutorial. Microcontroller. Grundlagen µc. Kapitel 1 Microcontroller Kapitel 1 Grundlagen µc µc Inhaltsverzeichnis 1 - Vorwort Seite 2 2 - Prinzipieller Programmablauf Seite 4 3 - ISR Interrupt Service Routine Seite 5 4 - Compiler Seite 7 5 - ATMega8 Seite

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik b J K Q Q Praktikum igitaltechnik Q Q achelor-studium KoSI Praktikumsunterlagen Versuch GT Grundlagen der kombinatorischen Logik.Praxisnahes Kenne nlernen eines Is. Gegeben sind die PIN-elegungen von 4

Mehr

Lektion 3: Was ist und was kann ein Computer?

Lektion 3: Was ist und was kann ein Computer? Lektion 3: Was ist und was kann ein Computer? Helmar Burkhart Informatik burkhart@ifi.unibas.ch EINFÜHRUNG IN DIE INFORMATIK I 3-0 Übersicht Lektion 3 Hardware Software Aufbau eines Computers Rechnerkern

Mehr

Wie arbeiten Computer?

Wie arbeiten Computer? Autor: Ortmann, Jürgen. Titel: Wie arbeiten Computer? Quelle: Einführung in die PC-Grundlagen. München, 8. Auflage, 2003. S. 29-41. Verlag: Addison-Wesley Verlag. Die Veröffentlichung erfolgt mit freunlicher

Mehr

FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe

FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe Praktikum Digitaltechnik FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe Gruppe: Teilnehmer: Vortestat: Testat: Benutzte Geräte: 1 1 Einleitung und Überblick 1 Einleitung und Überblick

Mehr

Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug.

Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug. Aufgabe 1 Gegeben sei folgende Schaltfunktion: y = a / b / c / d. Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug. d

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Entwiklunggehihte der Mikroprozeoren Jhr µp-typ 1. Genertion 1971 Intel 4004 4-Bit ALU, 16x4Bit Regiter, 12 Bit Adreu, 45 Befehle, 2250 Trnitoren 1972 Intel 8008 8-Bit ALU, 6x8 Bit Regiter, 14 Bit Adreu,

Mehr

Übungscomputer mit Prozessor 8085 - Bedienungsanleitung

Übungscomputer mit Prozessor 8085 - Bedienungsanleitung Seite 1 von 9 Pinbelegung der Steckerleisten im Übungsgerät Seite 2 von 9 Inbetriebnahme: Schalter S1, S2, und S3 in Stellung 1 (oben) schalten. Spannung 5 V anlegen. ACHTUNG auf Polarität achten. Taste

Mehr

Befehlssatz AVR RISC Controller

Befehlssatz AVR RISC Controller Befehlssatz AVR RISC Controller Design-Philosophie des AVR Befehlssatzes Assembler-Sprache AVR-Befehlssatz Philosophie RISC = Reduced Instruction Set Computing keine komplexen Befehle möglichst symmetrischer

Mehr