Computertechnik Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) Flip-Flops (FF) Dr. Wolfgang Koch

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) 4.3.1 Flip-Flops (FF) Dr. Wolfgang Koch"

Transkript

1 omputertechnik r. Wolfgang Koch 4.3 chwerke, equentielle chungen peicher, egister... : Frühere Eingaben (innere Zustände) spielen eine olle (werden gespeichert) Friedrich chiller University ena epartment of Mathematics and omputer cience ena, Germany Y t = F ( X t, X t-, X t-2,... ) = F ( X t, Z t ) Z innerer Zustand Z t Zustand zum Zeitpunkt t diskrete Zeitpunkte - Taktregime chwerke, equentielle chungen, Folgeschungen ealisierung durch logische Gatter mit ückkopplungen as Grund-FF (das -FF) as Grund-FF ( das -FF) a b a b a b a b a b a b a= y=b a= y= a= y=b a= y= = = = = = =, = = = = = = = = = =, = = = = (setzen) (speichern, an u. nichts geändert) 3 (rücksetzen) (speichern, an u. nichts geändert) 4

2 as Grund-FF ( das -FF) as Grund-FF ( das -FF) etzen peichern ücksetzen peichern bei = = verschiedene Ausgangsbelegungen jeweils die e Belegung wird beibehen peicher 5 Taktdiagramm: Verzögerung 2τ Flip Flop 6 as Grund-FF ( das -FF) ückkopplung, aber nur eine! as Grund-FF ( das -FF) Anwendung:. peicher für Bit (direkt oder als Grundbaustein für andere, spezielle FF-Typen) 2. Entprellen von mechanischen chern: Kontakt federt mehrmals kurz zurück kein roblem bei Lichtschern, aber schlimm in elektronischen chungen bei == wirken beide Gatter als Negatoren ( = ), die als ing zusammen geschen sind: = = = (peicher-ing) mit bzw. kann der Inh des ings geändert werden 7 Kontakt prellt 8 2

3 as -FF der verbotene Zustand Eine mögliche Eingangsbelegung haben wir bisher noch nicht betrachtet: = = = = Es gilt nun nicht mehr: = aber das ist nicht weiter schlimm und kein Grund zum Verbieten edenfalls ist die Zustand nicht unbestimmt und schwingt auch nicht, wie in manchen Büchern fälschlich behauptet wird Was passiert aber, wenn wir diesen Zustand speichern wollen, wenn wir die Eingänge gleichzeitig von auf zurücksetzen? =, = =, = = oder: =, = =, = = (=)??? 9 as -FF der verbotene Zustand = = = = Was passiert wenn wir die Eingänge gleichzeitig von auf zurücksetzen? =, = =, = = oder: =, = =, = = (=)??? er Ausgang der chung hängt von der eihenfolge unserer Gedanken ab das kann nicht sein. Aber in der rais können nicht beide Eingangssignale genau gleichzeitig umschen auch wegen verschiedener Gatterlaufzeiten. Ein Eingangssignal schet zwangsläufig etwas eher auf Null, es gibt seinen Anspruch eher auf und unterliegt. (Wer zuerst nachgibt verliert) er Ausgang ist also ungewiss, unbestimmt Wettrennenbedingung (ace ondition) as -FF der verbotene Zustand = = = = Was passiert wenn wir die Eingänge gleichzeitig von auf zurücksetzen? er Ausgang ist ungewiss Wettrennenbedingung (ace ondition) er Zustand == ist nicht deshalb verboten, weil sein Ausgang unbestimmt oder instabil ist (er ist wohl bestimmt und stabil), sondern weil sein Folgezustand möglicherweise (nämlich beim gleichzeitigen ückschen der Eingänge auf Null) unbestimmt ist. Wie bei der ünde sie ist eigentlich nicht selbst schlecht, aber sie hat oft unerwünschte Folgen Verbieten nützt meist nicht viel Verhindern ist besser andere FF-Typen: -FF, K-FF, as -FF selbst erfunden verboten don t care - telle NO Gatter KNF (en auslesen, =) = ( ) = ( ) = ( ) 2 NO, verb. Zust.: == wegen = 2 3

4 as -FF selbst erfunden jetzt mit NAN NAN Gatter NF (en auslesen, =) = ( ) = ( ) 2 NAN (in rais häufiger) Achtung: Eingänge jetzt negiert, am -Gatter verb. Zust.: == wegen = egel anders als bei NO, ace aber auch hier verboten 3 as -FF selbst erfunden Warum erfinden wir das FF mit einem verbotenen Zustand, wenn der uns stört? Warum sagen wir nicht, was bei dieser Eingangsbelegung passieren soll, z.b. auch peichern? Abgesehen davon, dass die chung komplizierter wird (keine don t care tellen), nützt das nicht viel: der Übergang von == zu == geht nach wie vor nicht gleichzeitig, sondern ein ignal schet später um: == (= ) =, = (=) =, = (=) oder == (= 4 ) =, = (=) =, = (=) as -FF as -FF hat einen verbotenen Zustand: ==. Verbieten nützt meist nicht viel Verhindern ist besser Man könnte auf die Idee kommen, den verbotenen Zustand dadurch auszuschließen, dass man immer = setzt. Man bräuchte dann nur einen Eingang, sagen wir. =, = amit ist aber nicht nur == verhindert, sondern auch das peichern mit ==!! Es geht dennoch, wenn man einen zweiten Eingang vorsieht, der zwischen Eingeben und peichern unterscheidet: einen Takt- oder Übernahme- Eingang. Wir haben damit das -Flipflop aus Kap as -FF =, = Man sieht einen zweiten Eingang vor, der zwischen Eingeben und peichern unterscheidet: einen Takt- oder Übernahme-Eingang. Wir haben damit das -Flipflop aus Kap. 3. = = = ==, speichert = =, =, = übernimmt Bit Anwendung: ata Latch hält Information, die an nur kurz, während = anliegt: egister, Flags 6 4

5 Kombinatorische Grundschungen as -FF = Hazards Y = A A A Y = = ==, speichert = =, =, = übernimmt Bit 7 Y ideal A Y Verzögerung, eine Gatterlaufzeit Hazard, Glitch 8 Kombinatorische Grundschungen Kombinatorische Grundschungen A Y A Y A Hazards Y = A Y A Y = A A besonders unangenehm: Hazards in sequentiellen chungen (speziell in ückkoppelzweigen: falsche Zustände werden gespeichert) Y = A unser -FF aus Kap. 3: = = A 9 2 Y = A A neu 5

6 Kombinatorische Grundschungen Kombinatorische Grundschungen besonders unangenehm: Hazards in sequentiellen chungen (speziell in ückkoppelzweigen: falsche Zustände werden gespeichert) unser -FF aus Kap. 3: besonders unangenehm: Hazards in sequentiellen chungen (speziell in ückkoppelzweigen: falsche Zustände werden gespeichert) unser -FF aus Kap. 3: = = = = ( ) = wenn öffnet, ist ev. noch nicht geschlossen, öffnet Fehler! = 2 = 22 Anwendung des -FF: egister Zur Zwischenspeicherung n Bit breiter Worte (Operanden, Ergebnisse, Adressen, Befehle) im rozessor Operanden-egister, Adress-egister, Befehls-egister 2 2 : : : n- n- Übernahmesignal (Takt) z.b. teuerleitung vom teuerwerk 23 Anwendung des -FF: egister chieberegister: für serielle atenübertragung über eine Leitung, für serielle echenwerke, zur Erzeugung von -rüfsummen ie Bits rutscht bei jedem Takt ein FF weiter, ein neues Bit kommt in FF, das rechteste Bit verlässt das chieberegister Eing. Leider funktioniert das obige chieberegister nicht zuverlässig: ist der Takt länger, als eine FF-Zeit, rutscht das Eingangsbit durch mehrere FFs durch. Ausweg: Taktflankensteuerung n- 24 6

7 Taktflankensteuerung Unser bisheriges -FF war Takt-Zustands-gesteuert: solange = war, wurden Änderungen an den Eingängen übernommen und an die Ausgänge durchgereicht (Transparenz) Bei Taktflankensteuerung sollen nur während des kurzen Umschmoments des Taktes (- Flanke, oder - Flanke) aten übernommen werden. Lösung: Master-lave-rinzip Master-lave-rinzip : Wie chleuse in der chifffahrt, völlige Entkopplung von Ein- und Ausgang M 2 M-FF M M-FF 25 öffnet, 2 ist zu M übernimmt nach schließt, 2 noch zu M speichert, unabh. von 2 öffnet, ist zu übernimmt nach 26 Flip-Flops ( im engeren inne besonders bei Hardwareentwicklern) Taktzustandsgesteuertes (-) FF Latch : während = transparent, keine Verzögerung as K-FF K wie -FF,, K Taktflankengesteuertes (-) FF Flip-Flop (egister) kein verbotener Zustand, wechselt bei jedem Takt : Wechselt bei jedem Takt, d.h. funktioniert nur (flanken-) getaktet, würde sonst schwingen, meist K-Masterlave-Flipflop nicht transparent, nie kombinatorisch, Ein- und Ausgang immer entkoppelt, Verzögerung höherer Aufwand durch Master-lave-rinzip, nicht immer nötig z.b. bei egistern im echner 27 K-FF universelles FF: - FF ( enthen, s. oben, =, K = ) - FF ( =, K = ~ ) T - FF ( Wechsel-FF, Trigger-FF, =K= ) 28 7

8 as K-FF Entwurf as K-FF ymbol K K K ( = ) = K K 29 ieses Flipflop hat zusätzlich asynchrone - und - Eingänge. Asynchron bedeutet, die Eingänge sind unabhängig vom Takt, sie wirken sofort. iese Eingänge dienen zum etzen von Anfangswerten bzw. zum Löschen, z.b. beim Einschen des Gerätes. ie Kennzeichnung des Taktes bedeutet, dieser Eingang wirkt auf alle anderen Eingänge, die mit gekennzeichnet sind, also auf und K (aber nicht auf und ). ie Zeichen kennzeichnen Master-lave-Flipflops 3 as K-FF T-FF, Frequenzteiler, asynchrone Zähler Bei der Belegung =K= schet das K-FF bei jedem Takt um, wir haben ein W-FF bzw. T-FF (Trigger-FF). amit lassen sich einfach Frequenzteiler und (asynchrone) Zähler modulo 2 n aufbauen., Eing. 2 3 T T T FF Zustandstabellen Eingänge Ausgang E 2 E (=E ) K (=E ) (=E ) T (T=E ) verb. f f/2 2 f/ FF Anregungstabellen K,,,, = neu,, T 32 8

9 Entwurf mit Hilfe der FF-Anregungstabelle K ( = ) = K K K neu 33 Entwurf mit Hilfe der FF-Anregungstabelle K neu =,, K K = K 34 Entwurf mit Hilfe der FF-Anregungstabelle K K Entwurf mit Hilfe der FF-Anregungstabelle K = = K K 35 K 36 9

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler 3.Übung: Inhalte: - binäre Logik, boolsche Gleichungen - logische Grundschaltungen - trukturentwurf elementarer echenwerke - Grund-Flipflop (-Flipflop) - egister, chieberegister, Zähler Übung Informatik

Mehr

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Speicherung von Signalen - Flipflops, Zähler, Schieberegister Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen

Mehr

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1 9 Flipflops (FF) Digitale chaltungen Unterteilung der Flipflops: Es gibt bistabile, monostabile und astabile Kippstufen. Bistabile FF s werden als Flipflops bezeichnet. FF s weisen zwei stabile Zustände

Mehr

2.5.1 Das Basis-Flipflop

2.5.1 Das Basis-Flipflop 2.5 Die Flipflops 137 2.5.1 Das Basis-Flipflop Basis-Flipflops sind nicht taktgesteuerte FF. ie sollen die Funktionen etzen, Löschen und peichern aufweisen. 1 - etzeing. (et) - Löscheing. (eset) 2 etzen:

Mehr

5. Schaltwerke und Speicherelemente S Q

5. Schaltwerke und Speicherelemente S Q 5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 72 chaltwerke vs. chaltkreise chaltkreise bestehen aus

Mehr

5. Schaltwerke und Speicherelemente

5. Schaltwerke und Speicherelemente 5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 74 chaltwerke vs. chaltkreise chaltkreise bestehen aus

Mehr

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. 4.3.2 Register. Register. Dr. Wolfgang Koch

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. 4.3.2 Register. Register. Dr. Wolfgang Koch omutertechnik r. Wolfgang Koch 4.3 Schaltwerke, Sequentielle Schaltungen Seicher, Register... : Frühere Eingaben (innere Zustände) sielen eine Rolle (werden geseichert) Friedrich Schiller University Jena

Mehr

Hardwarepraktikum WS 1997/98. Versuch 4. Sequentielle Systeme I

Hardwarepraktikum WS 1997/98. Versuch 4. Sequentielle Systeme I Hardwarepraktikum W 997/98 hemnitz, 8.03.09 Hardwarepraktikum W 997/98 Versuch 4 equentielle ysteme I Jan Horbach, 758 hris Hübsch, 7543 Lars Jordan, 7560 eite Hardwarepraktikum W 997/98 hemnitz, 8.03.09

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L

<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold

Mehr

Flip Flops allgemein - Digitale Signalspeicher

Flip Flops allgemein - Digitale Signalspeicher INFORMATION: Flip Flops allgemein - Digitale Signalspeicher Jede elektronische Schaltung, die zwei stabile elektrische Zustände hat und durch entsprechende Eingangssignale von einem Zustand in einen anderen

Mehr

Schaltungen Jörg Roth 197

Schaltungen Jörg Roth 197 Schaltungen Jörg Roth 197 2.2.2 Flipflops Flipsflops sind einfache rückgekoppelte Schaltungen, die jeweils ein einzelnes Bit speichern können. Es gibt verschiedene Typen, die sich im "Komfort" der Ansteuerung

Mehr

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops)

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops) 6. Sequentielle Schaltungen: 6.1. Grundsätzliche Aussage zu Flipflop Unterschiede zwischen kombinatorischen und sequentiellen Schaltungen: Kombinatorische Schaltungen: - Ausgänge sind nur vom Zustand der

Mehr

Schaltwerke Schaltwerk

Schaltwerke Schaltwerk Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze

Mehr

Grundtypen Flip-Flops

Grundtypen Flip-Flops FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (chaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen

Mehr

Logik mit Gedächtnis : Sequentielle Logik

Logik mit Gedächtnis : Sequentielle Logik Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 12/13 1 asynchrone und synchrone

Mehr

Speicherung digitaler Signale

Speicherung digitaler Signale Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?

Mehr

Sequentielle Schaltungen (10a)

Sequentielle Schaltungen (10a) equentielle chaltungen (a) chaltung des -FF: Master lave (lock) Vorteil: das Problem mit dem instabilen Zustand ist beseitigt Nachteil: längere (verzögerte) chaltungsdurchlaufzeit + höherer Aufwand (2

Mehr

Flipflops. asynchron: Q t Q t+t

Flipflops. asynchron: Q t Q t+t Flipflops Ein Flipflop ist ein elementares Schaltwerk, das jeweils einen von zwei Zuständen ( 0 und 1 ) annimmt. Es hat zwei komplementäre Ausgänge ( Q und Q ), die den internen Zustand anzeigen. (Falls

Mehr

III. Asynchrone und synchrone Schaltwerke

III. Asynchrone und synchrone Schaltwerke Ein asynchrones Schaltwerk entsteht dadurch, daß an bei eine Schaltnetz SN1 indestens eine Ausgang auf die Eingänge rückkoppelt. Das Verhalten des Schaltwerks ist dait nicht nur von den Eingangsgrößen

Mehr

Vorbereitung zum Versuch

Vorbereitung zum Versuch Vorbereitung zum Versuch Schaltlogik Armin Burgmeier (1347488) Gruppe 15 6. Januar 2008 1 Gatter aus diskreten Bauelementen Es sollen logische Bausteine (Gatter) aus bekannten, elektrischen Bauteilen aufgebaut

Mehr

Praktikum Grundlagen der Elektronik

Praktikum Grundlagen der Elektronik Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung

Mehr

Hardwarearchitekturen und Rechensysteme

Hardwarearchitekturen und Rechensysteme Lehrstuhl für Eingebettete Systeme Hardwarearchitekturen und Rechensysteme Asynchrone sequenzielle Schaltungen (asynchrone Schaltwerke) Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von

Mehr

1. Praktische Übung zur Vorlesung Technische Informatik I

1. Praktische Übung zur Vorlesung Technische Informatik I Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk

Mehr

Allgemeines zu den Versuchen zur Digitaltechnik

Allgemeines zu den Versuchen zur Digitaltechnik ETE, Praktikum, Versuch 4 Allgemeines zu den Versuchen zur Digitaltechnik 1/8 Ausrüstung Für digitaltechnische Versuche steht an jedem Messplatz ein PHYWE Digitaltrainer zur Verfügung. Dieser ist mit TTL-Bausteinen

Mehr

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen

Mehr

Grundtypen Flip-Flops

Grundtypen Flip-Flops FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (Schaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen

Mehr

2. Übung: Flipflops und Automaten Abteilung Verteilte Systeme, Universität Ulm

2. Übung: Flipflops und Automaten Abteilung Verteilte Systeme, Universität Ulm 2. Übung: Flipflops und Automaten 1. Aufgabe: Steuerungslogik für Kaffeeautomat Erstellen Sie eine Steuerungslogik für einen einfachen Kaffeautomaten mithilfe eines Mealy-Automats. Ein Becher Kaffee kostet

Mehr

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 2. Vorlesung Klaus Kasper Inhalt Schaltnetz vs. Schaltwerk NAND SR-Flip-Flop NOR SR-Flip-Flop Master-Slave Flip-Flop Zustandsdiagramm Flip-Flop Zoo Schaltnetze vs. Schaltwerke Schaltnetz:

Mehr

Gruppe 108: Janina Bär Christian Hörr Robert Rex

Gruppe 108: Janina Bär Christian Hörr Robert Rex TEHNIHE UNIVEITÄT HEMNITZ FAULTÄT FÜ INFOMATI Hardwarepraktikum im W /3 Versuch 3 equetielle ysteme I Gruppe 8: aia Bär hristia Hörr obert ex hemitz, 7. November Hardwarepraktikum equetielle ysteme I Aufgabe

Mehr

Protokoll zu Grundelemente der Digitaltechnik

Protokoll zu Grundelemente der Digitaltechnik Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt

Mehr

10. Elektrische Logiksysteme mit

10. Elektrische Logiksysteme mit Fortgeschrittenenpraktikum I Universität Rostock - Physikalisches Institut 10. Elektrische Logiksysteme mit Rückführung Name: Daniel Schick Betreuer: Dipl. Ing. D. Bojarski Versuch ausgeführt: 22. Juni

Mehr

Q R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch "inkonsistentem" Verhalten!

Q R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch inkonsistentem Verhalten! Schaltwerke Schaltwerke 22 Prof. Dr. Rainer Manthey Informatik II Schaltwerke: Übersicht generelles Problem grösserer Schaltnetze: Länge der Laufzeiten wird relevant Notwendigkeit der Zwischenspeicherung

Mehr

Sequenzielle Schaltungen (1)

Sequenzielle Schaltungen (1) Sequenzielle Schaltungen () Sequenzielle Schaltung: Schaltung, deren Ausgänge sowohl von den momentan anliegenden als auch von früheren Eingangsbelegungen abhängen. Wesentliche Elemente einer CPU wie Register,

Mehr

Sequenzielle Schaltwerke

Sequenzielle Schaltwerke Informationstechnisches Gymnasium Leutkirch Sequenzielle Schaltwerke Informationstechnik (IT) Gemäß Bildungsplan für das berufliche Gymnasium der dreijährigen Aufbauform an der Geschwister-Scholl-Schule

Mehr

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:...

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:... Universität Hamburg, Fachbereich Informatik Arbeitsbereich Technische Aspekte Multimodaler Systeme Praktikum der Technischen Informatik T1 2 Flipflops Name:... Bogen erfolgreich bearbeitet:... Versuch

Mehr

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01 eil 3: Vom ransistor zum Ein-Chip-ystem ransistoren in der igitaltechnik Gatter Flip-Flops RM Ein-Chip-ystem Hardware-Pyramide EV ystem Zentraleinheit, Peripherie komplee Funktionsbaugr. peicherzellen,

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann

Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann Protokoll Flip-Flops Protokollanten: Torsten Görig und Michael Horstmann Versuchsdatum: 15.06.2001 1 Protokollvorbereitung 1.1 Flipflop 1.1.1 Schaltung des SR-Flipflops mit zwei NOR-Gattern 1.1.2 Schaltung

Mehr

3 Arithmetische Schaltungen

3 Arithmetische Schaltungen . Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des

Mehr

Wir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen.

Wir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen. Kapitel 3 Programmable Logic Array (PLA) Die Idee eines PLA ist, dass bei der Chipherstellung ein homogenes Feld von Transistoren erzeugt wird. Die eigentliche Funktionalität wird dann durch Konfiguration

Mehr

Füllstandsregelung. Technische Informatik - Digitaltechnik II

Füllstandsregelung. Technische Informatik - Digitaltechnik II Füllstandsregelung Kursleiter : W. Zimmer 1/18 Zwei Feuchtigkeitsfühler (trocken F=0; feucht F=1) sollen zusammen mit einer geeigneten Elektronik dafür sorgen, dass das Wasser im Vorratsbehälter niemals

Mehr

Einfache Schaltungsblöcke

Einfache Schaltungsblöcke Einfache chaltungsblöcke Gesteuerte Inverter, Transmission Gates, Multiplexer, ecoder, ddierer T 23 - Flipflops und getaktete chaltungen P. Fischer, TI, Uni Mannheim, eite Gesteuerter Inverter en einfachen

Mehr

Digitaltechnik und Rechnerarchitektur Vorlesung Kapitel 3: Digitale Grundschaltungen FH Osnabrück

Digitaltechnik und Rechnerarchitektur Vorlesung Kapitel 3: Digitale Grundschaltungen FH Osnabrück igitaltechnik und echnerarchitektur Vorlesung Kapitel 3: igitale Grundschaltungen FH Osnabrück Prof. r.-ing. B. Lang. Version vom 27.3.3 Inhalt des Abschnitts 3 IGITALE GUNCHALTUNGEN... 3 3. MULTIPLEXE

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

Digitale Steuerungstechnik (in TGJ1, 1. und 2. Halbjahr)

Digitale Steuerungstechnik (in TGJ1, 1. und 2. Halbjahr) DIGITALTECHNIK Carl-Engler-chule Datum: Geiger Karlsruhe eite: 1 / 24 Digitale teuerungstechnik (in TGJ1, 1. und 2. Halbjahr) 1. Kippschaltungen (Flip-Flops) Das statische -Flip-Flop Das taktgesteuerte

Mehr

Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum

Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum Protokoll-Nr.: 11 Digitalschaltungen Protokollant: Jens Bernheiden Gruppe: 2 Aufgabe durchgeführt: 25.06.1997 Protokoll

Mehr

Zu DT Übung 11.1 FF oben links. (Lösungsvorschlag)

Zu DT Übung 11.1 FF oben links. (Lösungsvorschlag) Zu DT Übung 11.1 FF oben links RS-FF ungetaktet, dominierender Setzeingang A Kein Takteingang und keine direkt wirkenden Setz- und Rücksetzeingänge. Die Signale T und C haben deshalb hier keine Wirkung.

Mehr

Basisinformationstechnologie I

Basisinformationstechnologie I Basisinformationstechnologie I Wintersemester 2012/13 28. November 2012 Rechnertechnologie III Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Jan G. Wieners // jan.wieners@uni-koeln.de

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ INFOMATIK TECHNICHE UNIVEITÄT MÜNCHEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Arndt Bode Einführung in die echnerarchitektur Wintersemester 2015/2016 Zentralübung 10 08.01.2016

Mehr

Lerntext zum Kapitel Digitaltechnik

Lerntext zum Kapitel Digitaltechnik Elektronik/Mikroprozessoren Digitaltechnik 1 zum Kapitel Digitaltechnik Hallo Studierende, der folgende dient dazu, sich das Kapitel Flip-Flops im Selbststudium aneignen zu können. Offene Fragen klären

Mehr

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise

Mehr

Angewandte Physik II: Elektronik

Angewandte Physik II: Elektronik Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:

Mehr

Übung 1 RS-FFs mit NOR- oder NAND-Gattern

Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übungsziel: Aufbau eines RS-Flipflops mit NOR- oder NAND-Gattern Wahrheitstabelle: S (Setzen) R (Rücksetzen) Q m (Aktueller Zustand) Q m+1 (Nächster Zustand) 0

Mehr

Benutzte Quellen. Benutzte Bezeichnungen. Logik. Logik

Benutzte Quellen. Benutzte Bezeichnungen. Logik. Logik Benutzte uellen Benutzte Bezeichnungen Vorlesungen von r.-ing. Vogelmann, Universität Karlsruhe Vorlesungen von r.-ing. Klos, Universität Karlsruhe Vorlesungen von r.-ing. Crokol, Universität Karlsruhe

Mehr

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen Elektronik Praktikum / Digitaler Teil Name: Jens Wiechula, Philipp Fischer Leitung: Prof. Dr. U. Lynen Protokoll: Philipp Fischer Versuch: 3 Datum: 24.06.01 RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

Mehr

BA-Mannheim, 2. Semester IT Digitaltechnik (Hr. Schillack)

BA-Mannheim, 2. Semester IT Digitaltechnik (Hr. Schillack) Dies ist nun also die freundlicherweise von mir mitgetippte Fassung der Vorlesung Digitaltechnik (2. Semester) bei Hr. Schillack an der BA-Mannheim. Ich hoffe ihr könnt damit was anfangen. Fehler, Kritik,

Mehr

Aufbau eines Digitalzählers

Aufbau eines Digitalzählers INTITUT FÜ NGWNDT PHYIK Physikalisches Praktikum für tudierende der Ingenieurswissenschaften Universität Hamburg, Jungiusstraße ufbau eines Digitalzählers inleitung Jede beliebige Information kann zerlegt

Mehr

Digital-Technik. Grundlagen und Anwendungen. Teil IV

Digital-Technik. Grundlagen und Anwendungen. Teil IV Digital-Technik Grundlagen und Anwendungen Teil IV 1 Übersicht 10-11 10 Zeitabhängige binäre Schaltungen 10.1 Bistabile Kippstufen (Flipflops) 10.2 Zeitablaufdiagramme 10.3 Monostabile Kippstufen 10.4

Mehr

Praktikum Digitaltechnik SS 2009. Versuchsbeschreibungen

Praktikum Digitaltechnik SS 2009. Versuchsbeschreibungen Praktikum Digitaltechnik SS 2009 Versuch 1 1 Gesamtablauf: Praktikum Digitaltechnik SS 2009 1. Versuch Herkömmlicher Schaltungsaufbau durch Stöpseln 2. Versuch Rechnergestütztes Entwerfen über Schaltplan

Mehr

Eigenschaften von Zählerschaltungen (1) 1 1. Richtung

Eigenschaften von Zählerschaltungen (1) 1 1. Richtung Eigenschaften von Zählerschaltungen (1) 1 1. Richtung Vorwärts Vorwärtszählen entspricht einer fortlaufenden 1-Addition Rückwärts Rückwärtszählen entspricht einer fortlaufenden 1-Subtraktion 2. Verwendeter

Mehr

Schaltlogik Versuch P1-63,64,65

Schaltlogik Versuch P1-63,64,65 Vorbereitung Schaltlogik Versuch 1-63,64,65 Iris onradi Gruppe Mo-02 23. Oktober 2010 In diesem Versuch sollen die Grundlagen der digitalen Elektronik erarbeitet werden. Das der Schaltlogik zugrunde liegende

Mehr

Versuch P1-63 Schaltlogik Vorbereitung

Versuch P1-63 Schaltlogik Vorbereitung Versuch P1-63 Schaltlogik Vorbereitung Gruppe Mo-19 Yannick Augenstein Versuchsdurchführung: 16. Januar 2012 1 Inhaltsverzeichnis Einführung 3 1 Grundschaltungen 3 1.1 AND.......................................

Mehr

Digitale Netzwerke... 2

Digitale Netzwerke... 2 4. Digitale Netzwerke... 2 4.1 Allgemeine Einführung... 2 4.2 Kombinatorische Schaltungen... 4 4.2.1 Definition Schaltnetze... 4 4.2.2 Schaltnetze mit nur einem Gattertyp... 6 4.2.3 Realisierung von Schaltnetzen...

Mehr

COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M

COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M 1 Übersicht Im Praktikum zur Vorlesung Computergestütztes Experimentieren I wird der Vorlesungsstoff geübt und vertieft. Ausserdem werden die speziellen

Mehr

D Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell:

D Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell: inornung in as Schichtenmoell:. Schaltwerke 2. RS Flip-Flop 3. Weitere Flip-Flops 4. Typische Schaltwerke 5. ntwurf eines Schaltwerks Technische Informatik I, SS 23-2 Schaltwerke in er kombinatorischen

Mehr

G2 auf den Eingang aus.

G2 auf den Eingang aus. Betreuer: Dieter Bojarski Gunnar Rott, 05.0.007 Elektronische Logiksysteme mit Rückführung, Zähler I Einleitung In dieser Versuchsserie wird die Wirkungsweise elementarer Logikschaltungen mit Rückführung

Mehr

Versuchsvorbereitung: P1-63, 64, 65: Schaltlogik

Versuchsvorbereitung: P1-63, 64, 65: Schaltlogik raktikum lassische hysik I Versuchsvorbereitung: 1-63, 64, 65: Schaltlogik hristian untin Gruppe Mo-11 arlsruhe, 26. Oktober 2009 Ausgehend von einfachen Logikgattern wird die Funktionsweise von Addierern,

Mehr

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430 Elektronikpraktikum - SS 24 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 2-43 (Anfängerpraktikum). Stock, Raum 43 Serie 7: Digitale Schaltungen./.7.24 I. Ziel der Versuche Verständnis für Entwurf

Mehr

Schaltlogik. Versuch: P1-64. - Vorbereitung - Physikalisches Anfängerpraktikum 1 Wintersemester 2005/06 Julian Merkert (1229929)

Schaltlogik. Versuch: P1-64. - Vorbereitung - Physikalisches Anfängerpraktikum 1 Wintersemester 2005/06 Julian Merkert (1229929) Physikalisches Anfängerpraktikum 1 Gruppe Mo-16 Wintersemester 2005/06 Julian Merkert (1229929) Versuch: P1-64 Schaltlogik - Vorbereitung - Vorbemerkung In diesem Versuch geht es darum, die Grundlagen

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität 4. Asynchrone sequenielle chalungen 4. Asynchrone sequenielle chalungen 4.2 egiser 22 Technische Informaik 2 Asynchrone sequenielle chalungen 4. Asynchrone sequenielle chalungen Bei chalnezen exisier kein

Mehr

C. Sequentielle Logik

C. Sequentielle Logik C. Sequentielle Logik C.1. Einordnung Schaltungen mit innerem Zustand. Nächster Zustand nach jeweils t. Im Prinzip getaktete Schaltungen. Speichernde Schaltungen. Grosser Zustandsraum. Höhere Informatik

Mehr

Versuch 3: Sequenzielle Logik

Versuch 3: Sequenzielle Logik Versuch 3: Sequenzielle Logik Versuchsvorbereitung 1. (2 Punkte) Unterschied zwischen Flipflop und Latch: Ein Latch ist transparent für einen bestimmten Zustand des Taktsignals: Jeder Datensignalwechsel

Mehr

6.0 Speicherelemente, Flip-Flops, sequentielle Schaltungen

6.0 Speicherelemente, Flip-Flops, sequentielle Schaltungen 6.0 Speicherelemente, Flip-Flops, sequentielle Schaltungen Ziele dieses Kapitels sind: Lernen wie digitale Speicherelemente aus elementaren Logikgattern aufgebaut werden Unterschiede zwischen asynchronen

Mehr

Technische Informatik Basispraktikum Sommersemester 2001

Technische Informatik Basispraktikum Sommersemester 2001 Technische Informatik Basispraktikum Sommersemester 2001 Protokoll zum Versuchstag 4 Datum: 21.6.2001 Gruppe: David Eißler/ Autor: Verwendete Messgeräte: - digitales Experimentierboard (EB6) - Netzgerät

Mehr

Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter)

Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter) Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter) Folgende Darstellung der Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern ist möglich: a) F = X ( Y Z) b) F = EN ( X Y) ( Y

Mehr

Achtung: Bei der Inbetriebnahme von TTL-Bausteinen ist zu beachten, daß der Anschluß

Achtung: Bei der Inbetriebnahme von TTL-Bausteinen ist zu beachten, daß der Anschluß Fakultät für Physik Prof. Dr. M. Weber, Dr.. abbertz B. iebenborn, P. ung, P. kwierawski, C. hiele 7. Dezember Übung Nr. 8 Inhaltsverzeichnis 8. L-Gatter............................................ 8.

Mehr

16 Latches und Flipflops (Bistabile Kippstufen)

16 Latches und Flipflops (Bistabile Kippstufen) 6 Latches und Flipflops (Bistabile Kippstufen) Latches und Flipflops dienen als Speicherelemente in sequentiellen Schaltungen. Latches werden durch Pegel gesteuert (Zustandssteuerung). Bei der VHDL-Synthese

Mehr

N Bit binäre Zahlen (signed)

N Bit binäre Zahlen (signed) N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101

Mehr

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen.

aufeinander folgenden 1kHz-Pulse in gleichen Zeitabständen an die Eingänge des JK-FF gelangen. 1. Vorbereitung: 1.1 Zählerbaustein 74163 Bei den in der Schaltung verwendeten Zählerbausteinen handelt es sich um synchron programmierbare 4-bit-Binärzähler mit synchronem Clear. Die Zähler sind programmierbar,

Mehr

HomeServer 2, Version 1 Beschreibung der Logikfunktionen. HomeServer 2 Basic 0524 00. HomeServer 2 Net 0529 00

HomeServer 2, Version 1 Beschreibung der Logikfunktionen. HomeServer 2 Basic 0524 00. HomeServer 2 Net 0529 00 HomeServer 2, Version 1 Beschreibung der Logikfunktionen HomeServer 2 Basic 0524 00 HomeServer 2 Net 0529 00 Inhaltsverzeichnis Inhaltsverzeichnis... 1 Allgemeines... 2 Grundsätzliches... 2 Telegrammratenbegrenzung...

Mehr

Vorbereitung: Schaltlogik

Vorbereitung: Schaltlogik Vorbereitung: Schaltlogik Marcel Köpke (1588978) Gruppe 7 06.01.2012 Inhaltsverzeichnis 1 Bauelemente 5 1.1 AND-Gatter................................... 5 1.2 NOT-Gatter...................................

Mehr

Versuch V10: Flip-Flops

Versuch V10: Flip-Flops Versuch V: Flip-Flops Henri Menke und an rautwein Gruppe Platz k (Betreuer: Boris Bonev) (Datum: 3. anuar 24) In diesem Versuch werden die Funktionen verschiedenenr digitaler Schaltungen auf Basis von

Mehr

Dennis S. Weiß & Christian Niederhöfer. Versuchsprotokoll. (Fortgeschrittenen-Praktikum) zu Versuch 15. Digitalelektronik

Dennis S. Weiß & Christian Niederhöfer. Versuchsprotokoll. (Fortgeschrittenen-Praktikum) zu Versuch 15. Digitalelektronik Montag, 31.5.1999 Dennis S. Weiß & Christian Niederhöfer Versuchsprotokoll (Fortgeschrittenen-Praktikum) zu Versuch 15 Digitalelektronik 1 Inhaltsverzeichnis 1 Problemstellung 3 2 nwendungen des de Morgan

Mehr

Bauanleitung für den Kronleuchter des Grafen Zahl

Bauanleitung für den Kronleuchter des Grafen Zahl Bauanleitung für den Kronleuchter des Grafen Zahl Grundschaltung: Masse ( ) 0k 0k Wechseltaster zwei Widerstände nach R S RS-NAND-Flipflop (RS-Latch) zum Entprellen der Wechseltaster (CMOS-IC 0) ODER-Gatter

Mehr

Informatik II. Sequentielle Schaltwerke. sequentielle Schaltwerke. sequentielle Schaltwerke. Rainer Schrader. 14. November 2005

Informatik II. Sequentielle Schaltwerke. sequentielle Schaltwerke. sequentielle Schaltwerke. Rainer Schrader. 14. November 2005 nformatik Rainer chrader equentielle chaltwerke Zentrum für Angewandte nformatik Köln 4. November 5 / 57 / 57 wir haben gesehen, dass es notwendig ist, den Ablauf von chaltvorgängen und ihre Reihenfolge

Mehr

Statische Timing-Analyse

Statische Timing-Analyse Navigation Statische Timing-Analyse Delay Elmore-Delay Wire-Load-Modell Pfad-Problem Pfade/Cones Kritischer Pfad... Breitensuche Setup- und Hold-Zeit Ein- und Ausgänge Sensibilisierbarkeit Slack-Histogramm

Mehr

J. Prof. Dr.-Ing. Georg Frey Juniorprofessur Agentenbasierte Automatisierung. Laborunterlagen zum Themengebiet Steuerungstechnik. zusammengestellt von

J. Prof. Dr.-Ing. Georg Frey Juniorprofessur Agentenbasierte Automatisierung. Laborunterlagen zum Themengebiet Steuerungstechnik. zusammengestellt von J. Prof. Dr.-Ing. Georg Frey Juniorprofessur Agentenbasierte Automatisierung Laborunterlagen zum Themengebiet Steuerungstechnik zusammengestellt von Georg Frey und Stéphane Klein Modul 3 Simatic STEP7

Mehr

Sequentielle Logiksysteme

Sequentielle Logiksysteme Fachbereich: Embedded Systems Themengebiet: Computerarchitektur Sequentielle Logiksysteme Version 2.2, August 2007 Peter Balog Inhaltsverzeichnis 0. Übersicht... 3 0.1. Lehrziele... 3 0.2. Lehrinhalt...

Mehr

KLAUSUR DIGITALTECHNIK SS 00

KLAUSUR DIGITALTECHNIK SS 00 Aufgabe 1 (20P) KLAUSUR DIGITALTECHNIK SS 00 Entwerfen Sie ein Flipflop unter ausschließlicher Verwendung eines Dreifach-UND und dreier Zweifach-ODER. Beschreiben Sie das Verhalten ( Zustandsdiagramm,

Mehr

9 Multiplexer und Code-Umsetzer

9 Multiplexer und Code-Umsetzer 9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel

Mehr

Klassifizierung der Halbleiterspeicher

Klassifizierung der Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig AM nicht löschbar OM POM löschbar EPOM EEPOM statisch AM dynamisch AM abei bedeuten die Abürzungen: OM AM POM EPOM EEPOM

Mehr

Versuch P1-63, 64, 65. Schaltlogik VORBEREITUNG. Stefanie Falk

Versuch P1-63, 64, 65. Schaltlogik VORBEREITUNG. Stefanie Falk Versuch P1-63, 64, 65 Schaltlogik VORBEREITUNG Stefanie Falk 25.11.2006 - 1 - SCHALTLOGIK Die Schaltlogik, die Grundlage der modernen Datenverarbeitung ist, soll an Hand dieses Versuchs kennen gelernt

Mehr

Rechnenund. Systemtechnik

Rechnenund. Systemtechnik Rechnen- und Systemtechnik 1 / 29 Rechnenund Systemtechnik Skript und Unterrichtsmitschrift April 22 Rechnen- und Systemtechnik 2 / 29 nhaltsverzeichnis 1. Grundbausteine der Digitaltechnik... 4 1.1. UND-Verknüpfungen

Mehr

FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe

FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe Praktikum Digitaltechnik FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe Gruppe: Teilnehmer: Vortestat: Testat: Benutzte Geräte: 1 1 Einleitung und Überblick 1 Einleitung und Überblick

Mehr

Formelsammlung. Wahrscheinlichkeit und Information

Formelsammlung. Wahrscheinlichkeit und Information Formelsammlung Wahrscheinlichkeit und Information Ein Ereignis x trete mit der Wahrscheinlichkeit p(x) auf, dann ist das Auftreten dieses Ereignisses verbunden mit der Information I( x): mit log 2 (z)

Mehr

1 Digital vs. Analog. 2 Zahlendarstellungen und Codes. 1.1 Analog. 1.2 Digital. 1.3 Unterschied Analog zu Digital. 1.4 Von Analog zu Digital

1 Digital vs. Analog. 2 Zahlendarstellungen und Codes. 1.1 Analog. 1.2 Digital. 1.3 Unterschied Analog zu Digital. 1.4 Von Analog zu Digital Digitaltechnik DT1 - Zusammenfassung (v2.0 / Januar 2013) Seite 1 von 8 1 Digital vs. Analog 1.1 Analog Die reale Welt ist analog (z.b. Sinnesorgane) Die Analoge Verarbeitung stellt das Ergebnis einer

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei

Mehr