C. Sequentielle Logik

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "C. Sequentielle Logik"

Transkript

1 C. Sequentielle Logik C.1. Einordnung Schaltungen mit innerem Zustand. Nächster Zustand nach jeweils t. Im Prinzip getaktete Schaltungen. Speichernde Schaltungen. Grosser Zustandsraum. Höhere Informatik Systemprogrammierung: - Betriebssystemkonzepte, Ein- & Ausgabe E Architektur: - Recherarchitektur, Instruktionssatz, Mikroarchitektur F G K H J I Digitaltechnik Rechnerarithmetik: - Zahlendarstellung, Operatoren, Konvertierung... Digitale Schaltungen: - Zustandsmasch., Zähler, ALU, PLA, Optimierung Digitale Logik: - Gatter, digitale Signale, Signalausbreitung... C D B Elektronik Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 1

2 C.2. Abgrenzung Sequentielle Logik vs. Kombinatorische Logik Kombinatorische Logik - Idealisierung: Die Resultate sind sofort nach dem Anlegen der Eingangswerte da (verzögerungsfrei), Keine Rückführung von Ausgängen an den Eingang, Kein innerer Zustand, nur Eingangsvariablen. Kombinatorische Logik - Realisierung: Signallaufzeiten beschränkt (Lichtgeschwindigkeit, Schaltverzögerungen...), Herstellungstoleranzen unter anderem bei den Schaltzeiten von Schaltelementen, Kein definierter Zeitpunkt für den Übergang von einem Zustand zum nächsten. Sequentielle Logik: Rückkopplungen vom Ausgang zum Eingang ermöglichen einen Zustand zu halten, Zustandswechsel nach Ablauf aller Gatterlaufzeiten, ausgelöst durch den Takt, Beschränkte Signal-/Gatterlaufzeiten werden berücksichtigt. => Speicherung, Ablaufsteuerung, Taktung möglich. Schaltnetze: kombinatorisch, ohne Zustand. Schaltwerke: Sequentiell, mit Zustand. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 2

3 C.2.1 Rückgekoppeltes UND-Gatter Einfachstes Schaltwerk: Annahme einer endlichen Gatterlaufzeit t, Der Ausgang hängt vom früheren Zustand ab, y(t + t) = a(t) y(t) : a y(t ) a y(t) y(t + t) y(t + 2 t) y(t + 3 t) Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 3

4 C.2.2 Rückgekoppeltes Oder-Gatter Rückkopplung: Wertefolge für X bei Anfangskonfiguration Werte für X als Funktion des vorherigen Wertes Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 4

5 C.2.3 Rückgekoppeltes NOR-Gatter Wahrheitstafel eines NOR-Gatters zur Erinnerung: Schaltung: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 5

6 Wertefolge für X bei AnfAgskonfiguration: Werte für X als Funktion des vorherigen Wertes: Schaltung schwingt für A=0! t Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 6

7 C.2.4 RS-Flip-Flop Zwei wechselweise rückgekoppelte NOR-Gatter: Eine Möglichkeit ist: A=0, B=0, X=1, Y=0... Wie verhält sich das Schaltwerk bei unterschiedlichen Eingängen? 16 Belegungsvarianten für A, B, X, Y betrachten, pro Gatter eine Signallaufzeit t impliziert. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 7

8 Tabelle aller Zustandsübergänge: Stabile Zustände: 0,0,0,1, 0,0,1,0, 0,1,1,0, 1,0,0,1, 1,1,0,0, Instabile Zustände: 0,0,0,0, 0,0,1,1, 0,1,0,0, 0,1,0,1, 0,1,1,1, 1,0,0,0, 1,0,1,0, 1,0,1,1, 1,1,0,1, 1,1,1,0, 1,1,1,1, X(t)=X(t+ t), Y(t)=Y(t+ t), X(t) X(t+ t), Y(t) Y(t+ t), Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 8

9 Stabile Verhaltensweisen nach einer gewissen Zeit: für die Werte (A, B) gleich (0, 1), (1, 0), (1, 1), entweder die Werte X, Y bleiben bei unveränderter Eingabe konstant, oder die Werte X, Y ändern sich noch einmal und bleiben dann konstant; oder die Werte X, Y ändern sich noch zweimal und bleiben dann konstant; siehe Tabelle der Zustandsübergänge. Zustandsabhängige Verhaltensweise: für die Werte (A, B) gleich (0, 0), stabil, falls X Y (speichert), instabil, falls X=Y. Instabil: die Schaltung kippt in einen stabilen Zustand, evtl. erst nach sehr langer Zeit, evtl. oszilliert die Schaltung, Y Metastabiler Zustand. X Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 9 B A

10 C.2.5 Was tun wir nun angesichts des instabilen Verhaltens? Ersten könnten wir einen Oszillator bauen: Die Taktrate ergibt sich aus der Verzögerungszeit der Gatter, Taktrate kann durch externe Beschaltung beeinflusst werden, Geht auch einfacher... Nötigenfalls (A, B)=(1,1) verbieten: Kann sonst zu (X,Y)=(0,0) führen, falls beide Eingänge gleichzeitig auf Null fallen, Damit ergäbe sich ein instabiler Zustand. Mit X Y und (A, B) (1,1) ergeben sich 2 stabile Schaltungszustände, nämlich (1,0) und (0,1): => bistabile Kippstufe, bistabiler Speicher, Flip-Flop (hier RS-Flip-Flop) Umbenennung der Ein- und Ausgänge R = A S = B X = Q Y = Q Reset, Löschen Set, Setzen Ausgang negierter Ausgang, Q-quer Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 10

11 Flip-Flop (hier RS-Flip-Flop) kann einen binären Wert speichern. Verkürzte Wahrheitstafel eines RS-Flip-Flops: R S Next Q 0 0 Q Q bleibt unverändert (gespeichert) Setzen Löschen 1 1 Eingabekombination nicht erlaubt Blockschaltbild: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 11

12 Festhalten eines kurzzeitigen Wertes auch nach dessen Abklingen: Beispiel: Warnung eines Drucksensors D in einem Kraftwerk Drucksensor liefert ein binäres Signal (Set), RS-Flip-Flop hält das Signal fest, Warnlampe am Ausgang des FF, explizites Rücksetzen des Alarms durch Schalter Latch / Auffangregister: Wert D wird aufgefangen und gehalten (rastet ein), englisch eigentlich: Raste, Klinke, evtl. mit Reset -Taste: D Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 12

13 Zeitdiagramm - Reaktion des RS-Flip-Flops über die Zeit steigende Signalflanke triggert das Umschalten des Flip-Flops, Verzögerung und Einschwingzeit abhängig von der Gatterlaufzeit, nach 2 t ist das Flip-Flop eingeschwungen, Schaltimpuls kann auch länger sein. Realisierung mit NAND-Gattern Einsatz von NAND- statt NOR-Gattern Ausgänge invertiert ( De Morgan Law). Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 13

14 C.3. Asynchrone und synchrone Schaltwerke C.3.1 Asynchrone Schaltwerke Gatterlaufzeit bestimmt Zeitdauer bis stabiles Ergebnis vorliegt, veränderte Eingänge sorgen direkt für veränderte Ergebnisse, sehr schnelle Schaltungen möglich, zuverlässiges Design schwierig, aufwändiger Entwurf, Zeit ist Echtzeit. C.3.2 Synchrone Schaltwerke zentraler Takt Signal hat Zeit stabil zu werden Übernahme eines Eingabesignals nur zu festen Zeitpunkten langsamste Teilschaltung bestimmt maximale Taktfrequenz einfacher und systematischer Entwurf Zeit ist Taktzeit Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 14

15 C.3.3 Getaktetes RS-Flip-Flop Synchrone Schaltung Realisierung mit NOR-Gattern, Übernahme der Eingänge nur während einer Taktphase, Takt am Eingang C (Clock). Alternative Realisierung mit NAND-Gattern: Ausgänge invertiert ( De Morgan Law). Blockschaltbild: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 15

16 C.3.4 Zeitverhalten des getakteten RS-Flip-Flops Veränderungen finden nur während der 1-Phase des Taktsignals statt: C = 1, C = Active, C = True, C = Asserted Mehrere Veränderungen pro Taktphase möglich, letzte bleibt. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 16

17 C.3.5 Getaktetes RS-Flip-Flop im grösseren Schaltungkontext Problem: mögliche Kopplungen zw. Aus- & Eingang des Flip-Flops: selbst bei kurzen Taktphasen sind ungewollte Rückkoppelungen möglich, Veränderungen am Ausgang können Veränderungen am Eingang innerhalb einer Taktphase nach sich ziehen. Lösung: Master-Slave-RS-Flip-Flop Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 17

18 C.3.6 Master-Slave-RS-Flip-Flop Zweistufiges Flip-Flop: Komplementäres Eingangssignal erforderlich (R S oder R=0, S=0), Master Flip-Flop reagiert auf C=1, Slave Flip-Flop reagiert auf C=0. Takt auf 1: Master Flip-Flop nimmt Eingänge auf, Slave bleibt unverändert Takt auf 0: Master Flip-Flop ignoriert die Eingänge, Slave übernimmt Zustand des Masters Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 18

19 C.3.7 Zeitverhalten des Master-Slave-RS-Flip-Flop (2) Der Ausgang des Flip-Flops reagiert auf die absteigende Taktflanke. Schnelle Rückkoppelung über externes Schaltnetz nun unkritisch. QM: Q-Ausgang des Master-Flip-Flops Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 19

20 C.3.8 Flankengetriggerte Flip-Flops Nach außen sichtbares Verhalten eines Master-Slave-RS-Flip-Flops Übernahme der Eingänge nur bei (positiver) Taktflanke. Blockschaltbild flankengetriggerter RS-Flip-Flops positive Flankentriggerung positive Flanke = aufsteigende Flanke negative Flankentriggerung negative Flanke = absteigende Flanke Takteingang wird negiert Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 20

21 C.3.9 Mehrstufige Verarbeitung (Pipelining) Mit Master-Slave-Flip-Flops sind folgende Schaltwerke denkbar: R C S Q Q Schaltnetz R C S Q Q Schaltnetz R C S Q Q pro Takteinheit: logische Verarbeitung in den einzelnen zwischengeschalteten Schaltnetzen, Getaktete Weitergabe der Information an die nächste Stufe der Pipeline, nach drei Takten kommt die verarbeitete Information am Ende heraus, Ausgabe am Ende der Pipeline. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 21

22 Schieberegister mit Inverter als einfaches Beispiel: Annahme: alle Flip-Flops geben zu Beginn Q = 0 aus. R C S #1 Q Q R C Q R C Q S Q S Q #2 #3 Zeitverhalten Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 22

23 Ein einzelner Wert in obigen aufeinanderfolgenden Stufen. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 23

24 Weiterreichen aufeinanderfolgender Werte durch das Schaltwerk: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 24

25 C.3.10 D-Flip-Flop Synchroner Baustein: nur noch einen Dateneingang, (intern invertiert), mit Takteingang C: Verkürzte Wahrheitstafel eines D-Flip-Flops D C Q 0 0 Q Q bleibt unverändert wird übernommen 1 0 Q Q bleibt unverändert wird übernommen Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 25

26 Realisierung: Flankengetriggertes D-Flip-Flop: positive Flankentriggerung => negative Flankentriggerung Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 26

27 C.3.11 Register Eine Bank von Flip-Flops bilden ein Register: Speichert eine bestimmte Anzahl von Binärstellen, Clock C oder Register Select. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 27

28 C.3.12 JK-Flip-Flop RS-Flip-Flop mit zusätzlicher Umschaltfunktion (Toggle) in der Regel synchron und mit Master-Slave-Aufbau Verkürzte Wahrheitstafel eines JK-Flip-Flops: C J K Q 0 * * Q keine Änderung ohne Takt Q Rücksetzen (K=R) Setzen (J=S) Q Q wird invertiert (Toggle Q ) Blockschaltbilder: Positive & negative Flankentriggerung: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 28

29 Realisierung eines JK-Flip-Flop mit Master-Slave-Aufbau Spezialfall T-Flip-Flop: Toggle Flip-Flop mit einem Eingang T=K=J plus Takteingang, jeder Taktzyklus invertiert die Ausgänge, eignet sich als Frequenzteiler: Halber Takt Takt Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 29

30 C.4. Typische Schaltwerke C.4.1 Schieberegister 8- bis 32-stelliges Register für Binärstellen. Binärwerte im Register werden z.b. nach rechts geschoben. Realisierung mit D-Flip-Flops: Vielseitige Verwendbarkeit: Serie-Parallelwandlung von Daten an der seriellen Schnittstelle: Arithmetische und logische Operationen. Schieberegister für Links- und Rechtsschiebe-Operationen Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 30

31 1-aus-2-Multiplexer: Shift-Clock: Takt für jeweils einen Verschiebungsschritt, Left=true/false: Wählt den Eingabewert von Links bzw. Rechts, Right-In/Left-In: Eingabe für Verschiebung nach rechts bzw. links, Right-Out/Left-Out: Ausgabe für Verschiebung nach rechts bzw. links, Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 31

32 C.4.2 Asynchroner Zähler Zum Beispiel ein dreistelliger Binärzähler: zählt absteigende Flanken des Taktimpulses zählt von 0 bis 7 mit Wrap-around, eignet sich als Frequenzteiler. Aufbau mit JK-Flip-Flops im Toggle-Mode : Die Ausgänge wechseln die Polarität jeweils zum Taktzeitpunkt, Grundtakt liegt nur am linken Eingang an, sodann halbe/viertel/achtel Taktrate. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 32

33 Zeitverhalten Die absteigende Flanke wird durch alle Stufen durchgereicht, Dominoeffekt verzögert stabilen Zustand des Zählers, lange Zähler sind nicht beliebig schnell taktbar. Das kann z.b. bei einem 32-Bit Register lange dauern. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 33

34 C.4.3 Synchroner Zähler Unmittelbarer Übergang aller beteiligten Flip-Flops pro Taktzyklus Acht mögliche Zustände eines dreistelligen Binärzählers: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 34

35 C.4.4 Einsatz von JK-Flip-Flops Aufstellen einer Zustandsübergangstabelle für das JK-Flip-Flop: Übergang Q Q' J K d K Eingang irrelevant d K Eingang irrelevant 1 0 d 1 J Eingang irrelevant 1 1 d 0 J Eingang irrelevant Drei JK-Flip-Flops sind notwendig für einen dreistelligen Zähler: Der Takt ist jeweils für alle Flip-Flops identisch, Wie müssen Steuereingänge J und K angesprochen werden? Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 35

36 C.4.5 Gesucht Schaltnetze zur Ansteuerung der Flip-Flops Alle Flip-Flops werden ständig getaktet Ausgänge aller Flip-Flops bestimmen die aktuelle Ansteuerung. Schrittweises Fortschalten über MS Flip-Flops und Takt: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 36

37 C.4.6 Zustandsübergänge des Zählers Folgezustände ermitteln: 000 =>001 =>010 =>011 =>100 =>101 =>110 =>111 =>000 Übergänge pro Flip-Flop ermitteln: Ausgangszustand (und Ausgabe) Folgezustand Eingänge der Flip-Flops Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K d 0 d 1 d d 1 d d d d 0 1 d d d 1 d d 0 0 d 1 d d 0 1 d d d 0 d 0 1 d d 1 d 1 d 1 Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 37

38 C.4.7 Schaltnetzentwurf Eingänge für das Schaltnetz sind die Ausgänge Qi der Flip-Flops. Ausgänge sind Ansteuerungen Ji und Ki für die Flip-Flops. Beispiel: Schaltfunktion für den Schaltnetzausgang K2: Einsatz von Minimisierungstechniken für minimale Schaltungen, DNF für K2 = Q 0 Q 1 Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 38

39 C.4.8 Schaltfunktionen insgesamt Schaltnetz für 6 Schaltfunktionen: J 2 = Q 0 Q 1 K 2 = Q 0 Q 1 J 1 = Q 0 K 1 = Q 0 J 0 = 1 K 0 = 1 Realisierung der Schaltung: nur ein UND-Gatter erforderlich... Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 39

40 C.5. Systematischer Schaltwerkentwurf C.5.1 Entwurf von synchronen Schaltwerken mit internem Zustand Wie kommt man allgemein von Systemanforderungen zum Schaltwerk? Endliche Automaten als Systemmodell, endliche Menge von Zuständen. Übergänge zwischen den Zuständen: Abhängigkeit der Übergänge von vorherigen Zuständen, Abhängigkeit der Übergänge von Eingabewerten. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 40

41 C.5.2 Beispiel 1: dreistelliger Binärzähler acht Zustände für den dreistelligen Zähler. Direkte Ausgabe der Zustandsrepräsentation durch Flip-Flop-Ergebnisse. Keine Abhängigkeit der Zustandsübergänge von den Eingabewerten: unbedingte Übergänge pro Taktzyklus, hier keine externen Eingänge. Gesucht: allgemeines Verfahren zur Synthese synchroner Schaltwerken aus der Beschreibung endlicher Automaten Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 41

42 C.5.3 Beispiel 2: Hochwassererkennung Szenarium zur Wasserstandanzeige: Ausgabe W=1: Hochwasser, Ausgabe W=0: Niedrigwasser, Wasserstandssensoren: H=1 bzw. L=1, wenn Wasser oberhalb der Marke. Stabilisierung durch Hysterese: doppelte Wasserstandsmessung, Oszillation vermeiden. Schaltwerk mit Hysterese-Eigenschaft gesucht: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 42

43 C.5.4 Endlicher Automat zur Wasserstandsmessung Ausgaben gekoppelt an Zustände: Zustandsmenge des Automaten: Mindestens so viele Zustände vorsehen, wie mögliche Ausgaben. evtl. mehr, da Schaltwerk sich irgend etwas merkt Zustandsübergänge abhängig von Eingabewerten, Hier: [Niedrigwasser, Hochwasser]. Markierung der Kanten mit Kombinationen von Eingabewerten: nicht aufgeführte Kombinationen implizieren Verbleib in vorherigen Zustand entweder Zustandsübergang jeweils zum Taktzeitpunkt (synchron), oder Zustandsübergang bei einer Veränderung, Empfehlung: alle Kombinationen angeben. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 43

44 C.6. Typisierung v. Automaten - Moore-Automat Getaktetes System auf Vorschlag von E. Moore, Bell Labs. Eingabewerte und bisheriger Zustand führen zu Zustandsveränderungen, Eingabewerte wirken sich erst einen Takt später auf die Ausgabe aus, Ausgabewerte hängen nur vom augenblicklichem Zustand ab. Moore-Automat als Tupel: M = ( Q, Σ, Ω, δ, λ, q 0, F ) Q als endliche Zustandsmenge ( Q < ) Σ als Eingabealphabet ( Σ <, Q Σ = ) Ω als Ausgabealphabet ( Ω < ) δ als Übergangsfunktion δ : Q Σ Q ) λ als Ausgabefunktion λ : Q Ω ) q 0 Q als Startzustand F Q Menge der Endzustände... (?) Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 44

45 C.6.1 Mealy-Automat Ebenfalls getaktetes System, aber nach G. Mealy, IBM. Eingabewerte wirken auch direkt auf den Ausgang. Mealy-Automat als Tupel: M = ( Q, Σ, Ω, δ, λ, q 0, F ) Q als endliche Zustandsmenge ( Q < ) Σ als Eingabealphabet ( Σ <, Q Σ = ) Ω als Ausgabealphabet ( Ω < ) δ als Übergangsfunktion δ : Q Σ Q ) λ als Ausgabefunktion λ : Q Σ Ω ) q 0 Q als Startzustand F Q Menge der Endzustände... => Γυτ γεβρυελλτ Λοεωε Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 45

46 C.6.2 Entwurfsschritte für einen Moore-Automaten 1. Zustandsdiagramm und Zustandstabelle erstellen. 2. binäre Zustandscodierung, binäre Zustandstabelle. 3. Flip-Flop-Typ auswählen, Flip-Flop-Ansteuerung in Zustandstabelle. 4. Wahrheitstabelle für Ausgabefunktionen. 5. Minimisieren von Ansteuerungs- und Ausgabefunktionen. 6. Aufbau der Schaltung. C.6.3 Entwurfsschritte für einen Mealy-Automaten 1. Zustandsdiagramm bzw. Zustandstabelle, einschließlich Ausgaben. 2. binäre Zustands-Codierung & -tabelle, einschließlich Ausgaben. 3. Flip-Flop-Typ auswählen, Flip-Flop-Ansteuerung in Zustandstabelle. 4. (entfällt, da schon unter 1. & 2.) 5. Minimisieren von Ansteuerungs- und Ausgabefunktionen. 6. Aufbau der Schaltung. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 46

47 C.6.4 Moore-Automat für Hochwasser-Erkennung Schritt 1a: Zustandsdiagramm erstellen Ausgabewerte y = y 1, y 2... y m (hier m = 1 und y 1 = W), Ausgabewerte werden hinter die Zustandsbezeichnung geschrieben, Eingabewerte werden als Tupelwerte direkt auf die Kanten gezeichnet, verkürzte Darstellung der Eingabewerte/-variablen. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 47

48 Schritt 1b: Zustandstabelle erstellen alle Kanten bzw. Zustandsübergänge erfassen, gleichwertig mit Zustandsdiagramm (aber ohne Ausgaben) Zustände Eingänge H L Folgezustände NW 0 d NW NW 1 0 NW NW 1 1 HW HW 0 0 NW HW d 1 HW HW 1 0 HW Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 48

49 Schritt 2: binäre Zustandscodierung & -tabelle festlegen. Die Automatenzustände müssen im zweiten Schritt binär codiert werden, Hier nur ein Flip-Flop erforderlich zur Zustandsrepräsentation, Hier: NW = 1, HW = 0 (entspricht nicht der Ausgabe W). Zustände Q 0 Eingänge H L Folgezustände Q 0 NW 1 0 d NW 1 NW NW 1 NW HW 0 HW NW 1 HW 0 d 1 HW 0 HW HW 0 Auf Vollständigkeit der Zustände achten! (sonst evtl. unbest. Verhalten), spätestens hier müssen alle möglichen Übergänge erfasst werden, auch Zustände außerhalb des Automaten müssen erfasst werden, z.b. vierter Zustand bei Automat mit drei Zuständen und zwei Flip-Flops.. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 49

50 Schritt 3a: Auswahl JK-Flip-Flops, Ermitteln der Flip-Flop-Ansteuerung, Zustände Eingänge Folgezust. Ansteuerung. Q 0 H L Q 0 J 0 K d 1 d d d d 0 d d d Gestützt auf Zustandsübergangstabelle JK-Flip-Flop (siehe oben): Übergang Q Q' J K d K Eingang irrelevant d K Eingang irrelevant 1 0 d 1 J Eingang irrelevant 1 1 d 0 J Eingang irrelevant Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 50

51 Schritt 4: Ausgabefunktionen in Abhängigkeit vom Zustand aufstellen: Schritt 5: Minimisieren der Ansteuer- und Ausgabefunktionen: (andere Zustandscodierung ergäbe noch einfachere Ausgabefunktion) J 0 = L H K 0 = L H W = Q 0 Schritt 6: Aufbau der Schaltung: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 51

52 C.6.5 Mealy-Automat für Hochwasser-Erkennung Schritt 1a: Zustandsdiagramm Ein- und Ausgabewerte als Tupel direkt auf die Kanten zeichnen Schritt 1b: Zustandstabelle Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 52

53 Schritt 2: binäre Zustandscodierung & -tabelle, Ausgabewerte wie beim Moore-Automaten mit Ausnahme der zusätzlichen Ausgaben. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 53

54 Schritt 3: Auswahl JK-Flip-Flops, Ermitteln der Flip-Flop-Ansteuerung Tabelle identisch zum Moore-Automaten (zusätzlich Ausgänge). Schritt 4 entfällt. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 54

55 Schritt 5: Minimisieren der Ansteuer- und Ausgabefunktionen: J 0 = L H K 0 = L H W = Q 0 H + Q 0 L + H L Schritt 6: Aufbau der Schaltung Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 55

56 C.7. Sequenzerkennung C.7.1 Moore-Automat zur Sequenzerkennung Sequenzerkenner ein Eingang E mit verschiedenen Eingabewerten pro Taktzyklus ein Ausgang Y ist 1, falls Sequenz erkannt (hier 010 ) Schritt 1a: Zustandsdiagramm: Bedeutung der Zustände A: bisher nichts erkannt B: 0 erkannt C: 01 erkannt D: 010 erkannt Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 56

57 Schritt 1b: Zustandstabelle => Schritt 2a: binäre Zustandscodierung: Schritt 2b: Zustands-Tabelle: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 57

58 Schritt 3: JK-Flip-Flops und deren Ansteuerung Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 58

59 Schritt 4: Ausgabefunktion in Abhängigkeit vom Zustand Schritt 5: Minimisieren Trivialerweise ergibt sich: Y = Q1 Q0 Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 59

60 Flip-Flop #1 J 1 = Q 0 E K 1 = Q 0 E + Q 0 E Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 60

61 Flip-Flop #0 J 0 = E K 0 = E Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 61

62 Schritt 6: Aufbau der Schaltung Moore Automat erkennt nun die Sequenz 010. Moore-Automat als Tupel: M = ( Q, Σ, Ω, δ, λ, q 0, F ) Q als endliche Zustandsmenge { A, B, C, D } Σ als Eingabealphabet { 0, 1 } Ω als Ausgabealphabet { 0, 1 } q 0 = A als Startzustand F = D Endzustand Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 62

63 C.7.2 Mealy-Automat zur Sequenzerkennung Schritt 1a: Zustandsdiagramm: Kanten werden mit Eingabe E und Ausgabe Y beschriftet, Eingabewert E = { 0, 1 } - allgemein E = [ E 1, E 2,... E n ], Ausgabewert Y = { 0, 1 } - allgemein Y = [ Y 1, Y 2,... Y m ]. Bedeutung der Zustände A.. D entsprechend dem Moore-Automaten. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 63

64 Schritt 1b: Zustandstabelle erste drei Spalten identisch zum Moore-Automaten, ergänzt um Ausgangssignal: Schritt 2: binäre Zustandscodierung, binäre Zustandstabelle identisch zu Moore-Automat (bis auf zusätzliche Ausgangsspalte). Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 64

65 Schritt 3: JK-Flip-Flops und deren Ansteuerung identisch zu Moore-Automat (bis auf zusätzliche Ausgangsspalte) Schritt 4: entfällt Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 65

66 Schritt 5: Minimisieren Flip-Flop-Ansteuerfunktionen identisch zu Moore-Automat, Ausgabefunktion Y (ohne Verzögerung um einen Takt): Y= Q 1 Q 0 E Schritt 6: Aufbau der Schaltung: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 66

67 C.7.3 Vergleich zwischen Moore- und Mealy-Automaten Beide geeignet zum Aufbau beliebiger synchroner Schaltwerke. Vorteile Moore-Automat: geringerer Schaltungsaufwand, wenn Ausgabewerte nur vom Zustand abhängen taktsynchrone Ausgabe Nachteile Moore-Automat: Reaktion erst im nächsten Taktzyklus Nachteile Mealy-Automat: asynchrone Eingabesignale bewirken asynchrone Ausgabesignale Vorteile Mealy-Automat: Ausgang kann sofort auf Eingänge reagieren geringerer Schaltungsaufwand, wenn Übergänge zum selben Zustand verschiedene Ausgabewerte erzeugen sollen, z.b.: Modifiziertes JK-Flip-Flop: Ausgabe soll anzeigen, dass sich Flip-Flop-Zustand geändert hat. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 67

68 C.8. Auswahl bzw. Einfluss des Flip-Flop-Typs Beispiel: Synchroner Zähler von 0 bis 2: Reset-Leitung R: (R=1) => zurück zur 0 Realisierung als Moore-Automat Schritt 1a: Zustandsdiagramm: Schritt 1b: Zustandstabelle: sei dem Leser überlassen, siehe auch Schritt 2... Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 68

69 Schritt 2a: binäre Zustandscodierung: Nur 3 Zustände anstatt 4. Schritt 2b: binäre Zustandstabelle: Übergangsfunktion δ in den Folgezustand, abhängig von Eingabe und aktuellem Zustand: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 69

70 Schritt 3: JK-Flip-Flops und deren Ansteuerung: Schritt 4: Ausgabefunktionen trivial, da die Zustände direkt in Ausgaben abbildbar sind. Schritt 5: Minimisieren: J 1 = Q 0 R K 1 = 1 J 0 = Q 1 R K 0 = 1 Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 70

71 Schritt 6: Aufbau der Schaltung mit JK Flip-Flops Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 71

72 C.8.1 T-Flip-Flops als Alternative Schritt 3: T-Flip-Flops und deren Ansteuerung: Schritt 5: Minimisieren: T 1 = Q 1 + Q 0 R T 0 = Q 0 + Q 1 R Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 72

73 Schritt 6: Aufbau der Schaltung mit T-Flip-Flops: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 73

74 C.8.2 Alternative: D-FlipFlops Schritt 3: D-FlipFlops und deren Ansteuerung: Schritt 5: Minimisieren D 1 = Q 0 R D 0 = Q 0 Q 1 R Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 74

75 Schritt 6: Aufbau der Schaltung mit D-Flip-Flops: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 75

76 C.8.3 Pragmatik des FlipFlop-Typs Jedes getaktete FlipFlop kann verwendet werden Unterschiede in der Schaltung JK-FlipFlop tendiert zu besser minimisierbaren Ansteuergleichungen, JK-FlipFlop impliziert viele don t cares in der Übergangstabelle. einfach anzusteuernde FF tendieren zu komplexen Ansteuergleichungen: z.b. D-Flip-Flops aber unser Beispiel zeigt eine Ausnahme. Die Wahl der Flip-Flops ergibt sich meist aus der aktuellen Verfügbarkeit von bestimmten Bausteinen/-elementen. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 76

77 C.8.4 Reduktion von Zuständen Weniger Flip-Flops durch Reduktion der Zustände. Zust. mit gleicher Ausgabe und gleichen Folgezust. zusammenfassen. Zustandsdiagramm eines Moore-Automaten: Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 77

78 C.8.5 Zustandsoptimierung bei einem Mealy-Automaten Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 78

79 C.8.6 Zusammenfassung Schaltwerke Logische Ebene. Schaltwerke: sequentiell & zustandsbehaftet im Unterschied zu Schaltnetzen, Zustände in Flip-Flops speichern (RS, D, JK, T), asynchrone und synchrone Schaltwerke. Schaltwerkentwurf Moore-Automat (Ausgabe eines inneren Zustandes), Mealy-Automat (direkte und indirekte Ausgabe), systematischer Entwurf. Zustandsübergänge ansteuern: Gestützt auf alte Zustände in den FlipFlops und auf aktuelle Eingangswerte, Über ein (kombinatorisches) Schaltnetz. Ausgangssignale erzeugen mit einem kombinatorischen Schaltnetz. Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 79

80 Inhaltsverzeichnis für Kapitel C C. Sequentielle Logik...1 C.1. Einordnung...1 C.2. Abgrenzung Sequentielle Logik vs. Kombinatorische Logik...2 C.2.1 Rückgekoppeltes UND-Gatter...3 C.2.2 Rückgekoppeltes Oder-Gatter...4 C.2.3 Rückgekoppeltes NOR-Gatter...5 C.2.4 RS-Flip-Flop...7 C.2.5 Was tun wir nun angesichts des instabilen Verhaltens?...10 C.3. Asynchrone und synchrone Schaltwerke...14 C.3.1 Asynchrone Schaltwerke...14 C.3.2 Synchrone Schaltwerke...14 C.3.3 Getaktetes RS-Flip-Flop...15 C.3.4 Zeitverhalten des getakteten RS-Flip-Flops...16 C.3.5 Getaktetes RS-Flip-Flop im grösseren Schaltungkontext...17 C.3.6 Master-Slave-RS-Flip-Flop...18 C.3.7 Zeitverhalten des Master-Slave-RS-Flip-Flop (2)...19 C.3.8 Flankengetriggerte Flip-Flops...20 C.3.9 Mehrstufige Verarbeitung (Pipelining)...21 C.3.10 D-Flip-Flop...25 C.3.11 Register...27 C.3.12 JK-Flip-Flop...28 C.4. Typische Schaltwerke...30 C.4.1 Schieberegister...30 C.4.2 Schieberegister für Links- und Rechtsschiebe-Operationen...31 C.4.3 Asynchroner Zähler...32 C.4.4 Synchroner Zähler...34 Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 80

81 C.4.5 Einsatz von JK-Flip-Flops...35 C.4.6 Gesucht Schaltnetze zur Ansteuerung der Flip-Flops...36 C.4.7 Zustandsübergänge des Zählers...37 C.4.8 Schaltnetzentwurf...38 C.4.9 Schaltfunktionen insgesamt...39 C.5. Systematischer Schaltwerkentwurf...40 C.5.1 Entwurf von synchronen Schaltwerken mit internem Zustand...40 C.5.2 Beispiel 1: dreistelliger Binärzähler...41 C.5.3 Beispiel 2: Hochwassererkennung...42 C.5.4 Endlicher Automat zur Wasserstandsmessung...43 C.6. Typisierung v. Automaten - Moore-Automat...44 C.6.1 Mealy-Automat...45 C.6.2 Entwurfsschritte für einen Moore-Automaten...46 C.6.3 Entwurfsschritte für einen Mealy-Automaten...46 C.6.4 Moore-Automat für Hochwasser-Erkennung...47 C.6.5 Mealy-Automat für Hochwasser-Erkennung...52 C.7. Sequenzerkennung...56 C.7.1 Moore-Automat zur Sequenzerkennung...56 C.7.2 Mealy-Automat zur Sequenzerkennung...63 C.7.3 Vergleich zwischen Moore- und Mealy-Automaten...67 C.8. Auswahl bzw. Einfluss des Flip-Flop-Typs...68 C.8.1 T-Flip-Flops als Alternative...72 C.8.2 Alternative: D-FlipFlops...74 C.8.3 Pragmatik des FlipFlop-Typs...76 C.8.4 Reduktion von Zuständen...77 C.8.5 Zustandsoptimierung bei einem Mealy-Automaten...78 C.8.6 Zusammenfassung Schaltwerke...79 Technische Informatik 2 Winter 2008/09, P. Schulthess & F. Hauck, VS Informatik, Ulm C - 81

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle

Mehr

Logik mit Gedächtnis : Sequentielle Logik

Logik mit Gedächtnis : Sequentielle Logik Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 12/13 1 asynchrone und synchrone

Mehr

Schaltwerke Schaltwerk

Schaltwerke Schaltwerk Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze

Mehr

D Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell:

D Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell: inornung in as Schichtenmoell:. Schaltwerke 2. RS Flip-Flop 3. Weitere Flip-Flops 4. Typische Schaltwerke 5. ntwurf eines Schaltwerks Technische Informatik I, SS 23-2 Schaltwerke in er kombinatorischen

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

III. Asynchrone und synchrone Schaltwerke

III. Asynchrone und synchrone Schaltwerke Ein asynchrones Schaltwerk entsteht dadurch, daß an bei eine Schaltnetz SN1 indestens eine Ausgang auf die Eingänge rückkoppelt. Das Verhalten des Schaltwerks ist dait nicht nur von den Eingangsgrößen

Mehr

Hardwarearchitekturen und Rechensysteme

Hardwarearchitekturen und Rechensysteme Lehrstuhl für Eingebettete Systeme Hardwarearchitekturen und Rechensysteme Asynchrone sequenzielle Schaltungen (asynchrone Schaltwerke) Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von

Mehr

Flipflops. asynchron: Q t Q t+t

Flipflops. asynchron: Q t Q t+t Flipflops Ein Flipflop ist ein elementares Schaltwerk, das jeweils einen von zwei Zuständen ( 0 und 1 ) annimmt. Es hat zwei komplementäre Ausgänge ( Q und Q ), die den internen Zustand anzeigen. (Falls

Mehr

DuE-Tutorien 17 und 18

DuE-Tutorien 17 und 18 DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 11 AM 27.01.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum

Mehr

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Speicherung von Signalen - Flipflops, Zähler, Schieberegister Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen

Mehr

Flip Flops allgemein - Digitale Signalspeicher

Flip Flops allgemein - Digitale Signalspeicher INFORMATION: Flip Flops allgemein - Digitale Signalspeicher Jede elektronische Schaltung, die zwei stabile elektrische Zustände hat und durch entsprechende Eingangssignale von einem Zustand in einen anderen

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 2. Vorlesung Klaus Kasper Inhalt Schaltnetz vs. Schaltwerk NAND SR-Flip-Flop NOR SR-Flip-Flop Master-Slave Flip-Flop Zustandsdiagramm Flip-Flop Zoo Schaltnetze vs. Schaltwerke Schaltnetz:

Mehr

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen

Mehr

Angewandte Physik II: Elektronik

Angewandte Physik II: Elektronik Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:

Mehr

<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L

<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold

Mehr

Schaltungen Jörg Roth 197

Schaltungen Jörg Roth 197 Schaltungen Jörg Roth 197 2.2.2 Flipflops Flipsflops sind einfache rückgekoppelte Schaltungen, die jeweils ein einzelnes Bit speichern können. Es gibt verschiedene Typen, die sich im "Komfort" der Ansteuerung

Mehr

Praktikum Grundlagen der Elektronik

Praktikum Grundlagen der Elektronik Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung

Mehr

Grundtypen Flip-Flops

Grundtypen Flip-Flops FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (Schaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen

Mehr

Protokoll zu Grundelemente der Digitaltechnik

Protokoll zu Grundelemente der Digitaltechnik Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt

Mehr

Speicherung digitaler Signale

Speicherung digitaler Signale Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?

Mehr

Übung 1 RS-FFs mit NOR- oder NAND-Gattern

Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übungsziel: Aufbau eines RS-Flipflops mit NOR- oder NAND-Gattern Wahrheitstabelle: S (Setzen) R (Rücksetzen) Q m (Aktueller Zustand) Q m+1 (Nächster Zustand) 0

Mehr

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. 4.3.2 Register. Register. Dr. Wolfgang Koch

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. 4.3.2 Register. Register. Dr. Wolfgang Koch omutertechnik r. Wolfgang Koch 4.3 Schaltwerke, Sequentielle Schaltungen Seicher, Register... : Frühere Eingaben (innere Zustände) sielen eine Rolle (werden geseichert) Friedrich Schiller University Jena

Mehr

Vorbereitung zum Versuch

Vorbereitung zum Versuch Vorbereitung zum Versuch Schaltlogik Armin Burgmeier (1347488) Gruppe 15 6. Januar 2008 1 Gatter aus diskreten Bauelementen Es sollen logische Bausteine (Gatter) aus bekannten, elektrischen Bauteilen aufgebaut

Mehr

Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug.

Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug. Aufgabe 1 Gegeben sei folgende Schaltfunktion: y = a / b / c / d. Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug. d

Mehr

Q R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch "inkonsistentem" Verhalten!

Q R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch inkonsistentem Verhalten! Schaltwerke Schaltwerke 22 Prof. Dr. Rainer Manthey Informatik II Schaltwerke: Übersicht generelles Problem grösserer Schaltnetze: Länge der Laufzeiten wird relevant Notwendigkeit der Zwischenspeicherung

Mehr

16 Latches und Flipflops (Bistabile Kippstufen)

16 Latches und Flipflops (Bistabile Kippstufen) 6 Latches und Flipflops (Bistabile Kippstufen) Latches und Flipflops dienen als Speicherelemente in sequentiellen Schaltungen. Latches werden durch Pegel gesteuert (Zustandssteuerung). Bei der VHDL-Synthese

Mehr

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1 9 Flipflops (FF) Digitale chaltungen Unterteilung der Flipflops: Es gibt bistabile, monostabile und astabile Kippstufen. Bistabile FF s werden als Flipflops bezeichnet. FF s weisen zwei stabile Zustände

Mehr

Sequenzielle Schaltwerke

Sequenzielle Schaltwerke Informationstechnisches Gymnasium Leutkirch Sequenzielle Schaltwerke Informationstechnik (IT) Gemäß Bildungsplan für das berufliche Gymnasium der dreijährigen Aufbauform an der Geschwister-Scholl-Schule

Mehr

Versuch P1-63 Schaltlogik Vorbereitung

Versuch P1-63 Schaltlogik Vorbereitung Versuch P1-63 Schaltlogik Vorbereitung Gruppe Mo-19 Yannick Augenstein Versuchsdurchführung: 16. Januar 2012 1 Inhaltsverzeichnis Einführung 3 1 Grundschaltungen 3 1.1 AND.......................................

Mehr

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops)

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops) 6. Sequentielle Schaltungen: 6.1. Grundsätzliche Aussage zu Flipflop Unterschiede zwischen kombinatorischen und sequentiellen Schaltungen: Kombinatorische Schaltungen: - Ausgänge sind nur vom Zustand der

Mehr

7.0 Endliche Zustandsautomaten und Steuerwerke

7.0 Endliche Zustandsautomaten und Steuerwerke 7.0 Endliche Zustandsautomaten und Steuerwerke Die Ziele dieses Kapitels sind: Aufbau und Funktionsweise von Schaltwerken zu verstehen Verschiedene Realisierungsmöglichkeiten von Schaltwerken mittels Zustandsautomaten

Mehr

Eigenschaften von Zählerschaltungen (1) 1 1. Richtung

Eigenschaften von Zählerschaltungen (1) 1 1. Richtung Eigenschaften von Zählerschaltungen (1) 1 1. Richtung Vorwärts Vorwärtszählen entspricht einer fortlaufenden 1-Addition Rückwärts Rückwärtszählen entspricht einer fortlaufenden 1-Subtraktion 2. Verwendeter

Mehr

6.0 Speicherelemente, Flip-Flops, sequentielle Schaltungen

6.0 Speicherelemente, Flip-Flops, sequentielle Schaltungen 6.0 Speicherelemente, Flip-Flops, sequentielle Schaltungen Ziele dieses Kapitels sind: Lernen wie digitale Speicherelemente aus elementaren Logikgattern aufgebaut werden Unterschiede zwischen asynchronen

Mehr

10. Elektrische Logiksysteme mit

10. Elektrische Logiksysteme mit Fortgeschrittenenpraktikum I Universität Rostock - Physikalisches Institut 10. Elektrische Logiksysteme mit Rückführung Name: Daniel Schick Betreuer: Dipl. Ing. D. Bojarski Versuch ausgeführt: 22. Juni

Mehr

Grundlagen der Informatik

Grundlagen der Informatik Grundlagen der Informatik Teil III Boolesche Algebra, Signalarten, Elektronische Bauteile Seite 1 Boolesche Algebra George Boole => englischer Mathematiker Mitte 19. Jahrhundert Formale Sicht digitaler

Mehr

Sequenzielle Schaltungen (1)

Sequenzielle Schaltungen (1) Sequenzielle Schaltungen () Sequenzielle Schaltung: Schaltung, deren Ausgänge sowohl von den momentan anliegenden als auch von früheren Eingangsbelegungen abhängen. Wesentliche Elemente einer CPU wie Register,

Mehr

2.5.1 Das Basis-Flipflop

2.5.1 Das Basis-Flipflop 2.5 Die Flipflops 137 2.5.1 Das Basis-Flipflop Basis-Flipflops sind nicht taktgesteuerte FF. ie sollen die Funktionen etzen, Löschen und peichern aufweisen. 1 - etzeing. (et) - Löscheing. (eset) 2 etzen:

Mehr

Digitale Netzwerke... 2

Digitale Netzwerke... 2 4. Digitale Netzwerke... 2 4.1 Allgemeine Einführung... 2 4.2 Kombinatorische Schaltungen... 4 4.2.1 Definition Schaltnetze... 4 4.2.2 Schaltnetze mit nur einem Gattertyp... 6 4.2.3 Realisierung von Schaltnetzen...

Mehr

Wir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen.

Wir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen. Kapitel 3 Programmable Logic Array (PLA) Die Idee eines PLA ist, dass bei der Chipherstellung ein homogenes Feld von Transistoren erzeugt wird. Die eigentliche Funktionalität wird dann durch Konfiguration

Mehr

COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M

COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M 1 Übersicht Im Praktikum zur Vorlesung Computergestütztes Experimentieren I wird der Vorlesungsstoff geübt und vertieft. Ausserdem werden die speziellen

Mehr

Lerntext zum Kapitel Digitaltechnik

Lerntext zum Kapitel Digitaltechnik Elektronik/Mikroprozessoren Digitaltechnik 1 zum Kapitel Digitaltechnik Hallo Studierende, der folgende dient dazu, sich das Kapitel Flip-Flops im Selbststudium aneignen zu können. Offene Fragen klären

Mehr

Elektrische Logigsystem mit Rückführung

Elektrische Logigsystem mit Rückführung Mathias Arbeiter 23. Juni 2006 Betreuer: Herr Bojarski Elektrische Logigsystem mit Rückführung Von Triggern, Registern und Zählern Inhaltsverzeichnis 1 Trigger 3 1.1 RS-Trigger ohne Takt......................................

Mehr

Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter)

Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter) Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter) Folgende Darstellung der Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern ist möglich: a) F = X ( Y Z) b) F = EN ( X Y) ( Y

Mehr

2. Übung: Flipflops und Automaten Abteilung Verteilte Systeme, Universität Ulm

2. Übung: Flipflops und Automaten Abteilung Verteilte Systeme, Universität Ulm 2. Übung: Flipflops und Automaten 1. Aufgabe: Steuerungslogik für Kaffeeautomat Erstellen Sie eine Steuerungslogik für einen einfachen Kaffeautomaten mithilfe eines Mealy-Automats. Ein Becher Kaffee kostet

Mehr

Versuch 3: Sequenzielle Logik

Versuch 3: Sequenzielle Logik Versuch 3: Sequenzielle Logik Versuchsvorbereitung 1. (2 Punkte) Unterschied zwischen Flipflop und Latch: Ein Latch ist transparent für einen bestimmten Zustand des Taktsignals: Jeder Datensignalwechsel

Mehr

Institut für Informatik. Aufgaben zum Elektronik - Grundlagenpraktikum. 4. Praktikumskomplex - Schaltungen mit digitalen Speicherschaltkreisen

Institut für Informatik. Aufgaben zum Elektronik - Grundlagenpraktikum. 4. Praktikumskomplex - Schaltungen mit digitalen Speicherschaltkreisen UNIVERSITÄT LEIPZIG Institut für Informatik Abt. Technische Informatik Dr. Hans-Joachim Lieske Aufgaben zum Elektronik - Grundlagenpraktikum 4. Praktikumskomplex - Schaltungen mit digitalen Speicherschaltkreisen

Mehr

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) 4.3.1 Flip-Flops (FF) Dr. Wolfgang Koch

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) 4.3.1 Flip-Flops (FF) Dr. Wolfgang Koch omputertechnik r. Wolfgang Koch 4.3 chwerke, equentielle chungen peicher, egister... : Frühere Eingaben (innere Zustände) spielen eine olle (werden gespeichert) Friedrich chiller University ena epartment

Mehr

Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum

Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum Protokoll-Nr.: 11 Digitalschaltungen Protokollant: Jens Bernheiden Gruppe: 2 Aufgabe durchgeführt: 25.06.1997 Protokoll

Mehr

Schaltlogik. Versuch: P1-64. - Vorbereitung - Physikalisches Anfängerpraktikum 1 Wintersemester 2005/06 Julian Merkert (1229929)

Schaltlogik. Versuch: P1-64. - Vorbereitung - Physikalisches Anfängerpraktikum 1 Wintersemester 2005/06 Julian Merkert (1229929) Physikalisches Anfängerpraktikum 1 Gruppe Mo-16 Wintersemester 2005/06 Julian Merkert (1229929) Versuch: P1-64 Schaltlogik - Vorbereitung - Vorbemerkung In diesem Versuch geht es darum, die Grundlagen

Mehr

Digital-Technik. Grundlagen und Anwendungen. Teil IV

Digital-Technik. Grundlagen und Anwendungen. Teil IV Digital-Technik Grundlagen und Anwendungen Teil IV 1 Übersicht 10-11 10 Zeitabhängige binäre Schaltungen 10.1 Bistabile Kippstufen (Flipflops) 10.2 Zeitablaufdiagramme 10.3 Monostabile Kippstufen 10.4

Mehr

Grundtypen Flip-Flops

Grundtypen Flip-Flops FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (chaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen

Mehr

BA-Mannheim, 2. Semester IT Digitaltechnik (Hr. Schillack)

BA-Mannheim, 2. Semester IT Digitaltechnik (Hr. Schillack) Dies ist nun also die freundlicherweise von mir mitgetippte Fassung der Vorlesung Digitaltechnik (2. Semester) bei Hr. Schillack an der BA-Mannheim. Ich hoffe ihr könnt damit was anfangen. Fehler, Kritik,

Mehr

A.3. A.3 Spezielle Schaltnetze. 2002 Prof. Dr. Rainer Manthey Informatik II 1

A.3. A.3 Spezielle Schaltnetze. 2002 Prof. Dr. Rainer Manthey Informatik II 1 Spezielle Schaltnetze Spezielle Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Übersicht in diesem Abschnitt: : Vorstellung einiger wichtiger Bausteine vieler elektronischer Schaltungen, die sich

Mehr

3 Arithmetische Schaltungen

3 Arithmetische Schaltungen . Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des

Mehr

Getaktete Schaltungen

Getaktete Schaltungen Getaktete Schaltung DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite Sequtielle Logik Zum Speichern des Zustands eines Systems sind Speicherelemte notwdig Abhängig vom Zustand

Mehr

Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap.

Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap. 6 Versuch Nr. 5 6.1 Anmerkungen zum Versuch Nr. 5 In den bisherigen Versuchen haben Sie sich mit kombinatorischen Schaltkreisen beschäftigt, in denen die Ausgänge bisher nicht auf die Eingänge zurückgeführt

Mehr

Humboldt-Universität zu Berlin Institut für Physik. 1. Einführung. Seite 1 von 9. Versuch 8 Digitale Logik

Humboldt-Universität zu Berlin Institut für Physik. 1. Einführung. Seite 1 von 9. Versuch 8 Digitale Logik Humboldt-Universität zu Berlin Institut für Physik 1. Einführung Versuch 8 Digitale Logik Im Unterschied zu analogen oder linearen Schaltungen sind logische Schaltungen zur Übertragung zweier bestimmter

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ INFOMATIK TECHNICHE UNIVEITÄT MÜNCHEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Arndt Bode Einführung in die echnerarchitektur Wintersemester 2015/2016 Zentralübung 10 08.01.2016

Mehr

Informatik I Modul 4: Schaltwerke

Informatik I Modul 4: Schaltwerke Herbstsemester 2, Institut für Informatik IFI, UZH, Schweiz Informatik I Modul 4: Schaltwerke 2 Burkhard Stiller M4 Modul 4: Schaltwerke Formale Grundlagen Endliche Automaten Asynchrone Schaltwerke, FlipFlops

Mehr

G2 auf den Eingang aus.

G2 auf den Eingang aus. Betreuer: Dieter Bojarski Gunnar Rott, 05.0.007 Elektronische Logiksysteme mit Rückführung, Zähler I Einleitung In dieser Versuchsserie wird die Wirkungsweise elementarer Logikschaltungen mit Rückführung

Mehr

KLAUSUR DIGITALTECHNIK SS 00

KLAUSUR DIGITALTECHNIK SS 00 Aufgabe 1 (20P) KLAUSUR DIGITALTECHNIK SS 00 Entwerfen Sie ein Flipflop unter ausschließlicher Verwendung eines Dreifach-UND und dreier Zweifach-ODER. Beschreiben Sie das Verhalten ( Zustandsdiagramm,

Mehr

Versuch P1-63, 64, 65. Schaltlogik VORBEREITUNG. Stefanie Falk

Versuch P1-63, 64, 65. Schaltlogik VORBEREITUNG. Stefanie Falk Versuch P1-63, 64, 65 Schaltlogik VORBEREITUNG Stefanie Falk 25.11.2006 - 1 - SCHALTLOGIK Die Schaltlogik, die Grundlage der modernen Datenverarbeitung ist, soll an Hand dieses Versuchs kennen gelernt

Mehr

Füllstandsregelung. Technische Informatik - Digitaltechnik II

Füllstandsregelung. Technische Informatik - Digitaltechnik II Füllstandsregelung Kursleiter : W. Zimmer 1/18 Zwei Feuchtigkeitsfühler (trocken F=0; feucht F=1) sollen zusammen mit einer geeigneten Elektronik dafür sorgen, dass das Wasser im Vorratsbehälter niemals

Mehr

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler 3.Übung: Inhalte: - binäre Logik, boolsche Gleichungen - logische Grundschaltungen - trukturentwurf elementarer echenwerke - Grund-Flipflop (-Flipflop) - egister, chieberegister, Zähler Übung Informatik

Mehr

3.2 Verknüpfung von Variablen... 48 3.3 Sheffer- und Pierce-Funktion... 50 3.4 Übungen... 52

3.2 Verknüpfung von Variablen... 48 3.3 Sheffer- und Pierce-Funktion... 50 3.4 Übungen... 52 Inhaltsverzeichnis 1 Einführung 1 1.1 Analog - Digital Unterscheidung...1 1.1.1 Analoge Darstellung...2 1.1.2 Digitale Darstellung...3 1.1.3 Prinzip der Analog-Digital-Wandlung...4 1.2 Begriffsdefinitionen...5

Mehr

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:...

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:... Universität Hamburg, Fachbereich Informatik Arbeitsbereich Technische Aspekte Multimodaler Systeme Praktikum der Technischen Informatik T1 2 Flipflops Name:... Bogen erfolgreich bearbeitet:... Versuch

Mehr

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430 Elektronikpraktikum - SS 24 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 2-43 (Anfängerpraktikum). Stock, Raum 43 Serie 7: Digitale Schaltungen./.7.24 I. Ziel der Versuche Verständnis für Entwurf

Mehr

3.2 Verknüpfung von Variablen... 50 3.3 Sheffer- und Pierce-Funktion... 52 3.4 Übungen... 54

3.2 Verknüpfung von Variablen... 50 3.3 Sheffer- und Pierce-Funktion... 52 3.4 Übungen... 54 Inhaltsverzeichnis 1 Einführung 1 1.1 Analog - Digital Unterscheidung... 1 1.1.1 Analoge Darstellung...2 1.1.2 Digitale Darstellung...3 1.1.3 Prinzip der Analog-Digital-Wandlung...4 1.2 Begriffsdefinitionen...5

Mehr

Zu DT Übung 11.1 FF oben links. (Lösungsvorschlag)

Zu DT Übung 11.1 FF oben links. (Lösungsvorschlag) Zu DT Übung 11.1 FF oben links RS-FF ungetaktet, dominierender Setzeingang A Kein Takteingang und keine direkt wirkenden Setz- und Rücksetzeingänge. Die Signale T und C haben deshalb hier keine Wirkung.

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden? VU Technische Grundlagen der Informatik Übung 4: Schaltwerke 83.579, 24W Übungsgruppen: Mo., 24.. Mi., 26..24 Aufgabe : ROM-Erweiterung Ein 64x6 ROM soll aus mehreren 32x4 ROMs (vgl. Abbildung rechts:

Mehr

Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann

Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann Protokoll Flip-Flops Protokollanten: Torsten Görig und Michael Horstmann Versuchsdatum: 15.06.2001 1 Protokollvorbereitung 1.1 Flipflop 1.1.1 Schaltung des SR-Flipflops mit zwei NOR-Gattern 1.1.2 Schaltung

Mehr

V10: Flip-Flops und Zähler

V10: Flip-Flops und Zähler Elektronikpraktikum im WS 2010/11 Universität Stuttgart Protokoll zum Versuch Stephan Ludwig, Nicolai Lang 13. Januar 2011 Zusammenfassung Die folgenden Versuche befassen sich mit der Funktion unterschiedlicher

Mehr

8. Schaltnetze (Kombinatorische Logik)

8. Schaltnetze (Kombinatorische Logik) 8. Schaltnetze (Kombinatorische Logik) Anordnung von Digital-Schaltungen ohne Variablenspeicher. Der Wert der Ausgangsvariablen zu irgendeinem Zeitpunkt ist nur vom Wert der Eingangsvariablen zum gleichen

Mehr

Versuchsvorbereitung: P1-63, 64, 65: Schaltlogik

Versuchsvorbereitung: P1-63, 64, 65: Schaltlogik raktikum lassische hysik I Versuchsvorbereitung: 1-63, 64, 65: Schaltlogik hristian untin Gruppe Mo-11 arlsruhe, 26. Oktober 2009 Ausgehend von einfachen Logikgattern wird die Funktionsweise von Addierern,

Mehr

Franzis Ingenieur-Elektronik. Jan Hendrik Jansen. Anwendung digitaler Bausteine. Beispiele komplexer Teilschaltungen aus digitalen Bausteinen

Franzis Ingenieur-Elektronik. Jan Hendrik Jansen. Anwendung digitaler Bausteine. Beispiele komplexer Teilschaltungen aus digitalen Bausteinen Franzis Ingenieur-Elektronik Jan Hendrik Jansen Anwendung digitaler Bausteine Beispiele komplexer Teilschaltungen aus digitalen Bausteinen Mit 258 Abbildungen Franzis 1 Verdrahtungstechniken und Verbindungssysteme

Mehr

1 Digital vs. Analog. 2 Zahlendarstellungen und Codes. 1.1 Analog. 1.2 Digital. 1.3 Unterschied Analog zu Digital. 1.4 Von Analog zu Digital

1 Digital vs. Analog. 2 Zahlendarstellungen und Codes. 1.1 Analog. 1.2 Digital. 1.3 Unterschied Analog zu Digital. 1.4 Von Analog zu Digital Digitaltechnik DT1 - Zusammenfassung (v2.0 / Januar 2013) Seite 1 von 8 1 Digital vs. Analog 1.1 Analog Die reale Welt ist analog (z.b. Sinnesorgane) Die Analoge Verarbeitung stellt das Ergebnis einer

Mehr

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2

Mehr

Gal-Tutorium. Einführung in die programmierbare Logik

Gal-Tutorium. Einführung in die programmierbare Logik Gal-Tutorium Einführung in die programmierbare Logik SH-Elektronik 2008 Kapitel 1: Vorbemerkungen 1.1. Einige Anmerkungen zum internen Aufbau von GALs Schaut man sich (z.b. im Internet) den prinzipiellen

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Basisinformationstechnologie I

Basisinformationstechnologie I Basisinformationstechnologie I Wintersemester 2012/13 28. November 2012 Rechnertechnologie III Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Jan G. Wieners // jan.wieners@uni-koeln.de

Mehr

Versuch V10: Flip-Flops

Versuch V10: Flip-Flops Versuch V: Flip-Flops Henri Menke und an rautwein Gruppe Platz k (Betreuer: Boris Bonev) (Datum: 3. anuar 24) In diesem Versuch werden die Funktionen verschiedenenr digitaler Schaltungen auf Basis von

Mehr

1. Praktische Übung zur Vorlesung Technische Informatik I

1. Praktische Übung zur Vorlesung Technische Informatik I Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk

Mehr

Technische Informatik Basispraktikum Sommersemester 2001

Technische Informatik Basispraktikum Sommersemester 2001 Technische Informatik Basispraktikum Sommersemester 2001 Protokoll zum Versuchstag 4 Datum: 21.6.2001 Gruppe: David Eißler/ Autor: Verwendete Messgeräte: - digitales Experimentierboard (EB6) - Netzgerät

Mehr

1. Speicherbausteine. 1.1. JK-RS-Master-Slave-Flip-Flop

1. Speicherbausteine. 1.1. JK-RS-Master-Slave-Flip-Flop 1. Speicherbausteine 1.1. JK-RS-Master-Slave-Flip-Flop Dieser Speicherbaustein (Kurz JK-RS) hat 5 Eingänge (J,K,R,S und Clk) und zwei Ausgänge ( und ). Funktion Werden die Eingänge J,K und Clock auf 0

Mehr

Digitale Elektronik, Schaltlogik

Digitale Elektronik, Schaltlogik Physikalisches Anfängerpraktikum 1 Gruppe Mo-16 Wintersemester 2005/06 Jens Küchenmeister (1253810) Versuch: P1-64 Digitale Elektronik, Schaltlogik - Vorbereitung - Die Grundlage unserer modernen Welt

Mehr

Rechnerarchitekturen und Betriebssysteme HS 2015

Rechnerarchitekturen und Betriebssysteme HS 2015 Rechnerarchitekturen und Betriebssysteme HS 2015 Corinna Schmitt, Florina Ciorba corinna.schmitt@unibas.ch, florina.ciorba@unibas.ch Christian Tschudin christian.tschudin@unibas.ch Teil Rechnerarchitekturen

Mehr

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen Elektronik Praktikum / Digitaler Teil Name: Jens Wiechula, Philipp Fischer Leitung: Prof. Dr. U. Lynen Protokoll: Philipp Fischer Versuch: 3 Datum: 24.06.01 RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

Mehr

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer Institut für Kommunikationsnetze und Rechnersysteme Grundlagen der Technischen Informatik Paul J. Kühn, Matthias Meyer Übung 2 Sequenzielle Netzwerke Inhaltsübersicht Aufgabe 2.1 Aufgabe 2.2 Prioritäts-Multiplexer

Mehr

Versuch Nr. 8c Digitale Elektronik I

Versuch Nr. 8c Digitale Elektronik I Institut für ernphysik der Universität zu öln Praktikum M Versuch Nr. 8c Digitale Elektronik I Stand 14. Oktober 2010 INHALTSVERZEICHNIS 1 Inhaltsverzeichnis 1 Einführung 2 1.1 Motivation....................................

Mehr

Einführung in die Digitaltechnik. Grundlagen für den DigitalSimulator by Andreas Herz FreeGroup

Einführung in die Digitaltechnik. Grundlagen für den DigitalSimulator by Andreas Herz FreeGroup Einführung in die Digitaltechnik Grundlagen für den DigitalSimulator by Andreas Herz FreeGroup 22 ANDREAS HERZ Alle Rechte vorbehalten Die in diesem Buch veröffentlichten Beiträge, insbesondere alle Aufsätze

Mehr

Digitaltechnik Teil 2-1 - Prof. Komar

Digitaltechnik Teil 2-1 - Prof. Komar Digitaltechnik Teil 2-1 - Prof. Komar Digitaltechnik Teil 2: Schaltwerke asynchrone und synchrone Inhaltsverzeichnis Schaltwerke... 2 Schaltwerksarten (asynchron, synchron)... 3 Schaltwerk als Automat...

Mehr

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise

Mehr

Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT)

Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT) Klausur zur Vorlesung Grundlagen der Technischen Informatik / Digitaltechnik (GTI/DT) Prof. Marco Platzner Fachgebiet Technische Informatik Universität Paderborn 03.04.2009 Die Bearbeitungsdauer beträgt

Mehr

Schaltlogik Versuch P1-63,64,65

Schaltlogik Versuch P1-63,64,65 Vorbereitung Schaltlogik Versuch 1-63,64,65 Iris onradi Gruppe Mo-02 23. Oktober 2010 In diesem Versuch sollen die Grundlagen der digitalen Elektronik erarbeitet werden. Das der Schaltlogik zugrunde liegende

Mehr

Praktikum Digitaltechnik SS 2009. Versuchsbeschreibungen

Praktikum Digitaltechnik SS 2009. Versuchsbeschreibungen Praktikum Digitaltechnik SS 2009 Versuch 1 1 Gesamtablauf: Praktikum Digitaltechnik SS 2009 1. Versuch Herkömmlicher Schaltungsaufbau durch Stöpseln 2. Versuch Rechnergestütztes Entwerfen über Schaltplan

Mehr

Elektronik für Physiker, RWTH, SS 2003, T.Hebbeker

Elektronik für Physiker, RWTH, SS 2003, T.Hebbeker 7. E1 TH 03 Digitalelektronik 1 Elektronik für Physiker, RWTH, SS 2003, T.Hebbeker 2003-07-17 SKRIPTTEIL 7 8. Digitalelektronik Das Wort digital ( lat. digitus = Finger = Ziffer) wird heute im Zusammenhang

Mehr

Aufgabensammlung. a) Berechnen Sie den Basis- und Kollektorstrom des Transistors T 4. b) Welche Transistoren leiten, welche sperren?

Aufgabensammlung. a) Berechnen Sie den Basis- und Kollektorstrom des Transistors T 4. b) Welche Transistoren leiten, welche sperren? Aufgabensammlung Digitale Grundschaltungen 1. Aufgabe DG Gegeben sei folgende Schaltung. Am Eingang sei eine Spannung von 1,5V als High Pegel und eine Spannung von 2V als Low Pegel definiert. R C = 300Ω;

Mehr

Überblick über Quadratur-Generation. Roland Pfeiffer 15. Vorlesung

Überblick über Quadratur-Generation. Roland Pfeiffer 15. Vorlesung Überblick über uadratur-generation Oszillator A Oszillator B Roland Pfeiffer 15. Vorlesung Design einer uadratur-generation Ihr Chef stellt Ihnen die Aufgabe, ein Signal in zwei um 90 phasenversetzte Signale

Mehr

Digitaltechnik im Bachelor-Studiengang Technische Informatik

Digitaltechnik im Bachelor-Studiengang Technische Informatik Skript zur Vorlesung Digitaltechnik im Bachelor-Studiengang Technische Informatik gehalten im Wintersemester 2010/11 von Prof. Dr.-Ing. Ulrich Teppner Nur für Lehrzwecke Vervielfältigung nicht gestattet

Mehr