Rechnerstrukturen Winter WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1
|
|
- Juliane Pohl
- vor 7 Jahren
- Abrufe
Transkript
1 4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1
2 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch- logische Funktionen Addieren, Subtrahieren,... Vergleichen (Komparator) Funktionsweise, Realisierungsvarianten, Zeit- und Platzeffizienz Spezifikation Ein- und Ausgänge, Steuerungsanschlüsse Zeitverhalten, elektrische Eigenschaften Decoder Umwandlung Inverse Funktion häufig auch interessant Decoder Encoder Beispiele 7- Segment 1 aus n Priorität Parität Klassische Schaltnetze Minimierung E E A n n m Decoder Decoder Encoder m m n A A E (c) Peter Sturm, University of Trier 2
3 7- Segment- Decoder Zusätzliche Steuereingänge LT = Lamp Test Realisierung: 7- Segment- Decoder BI = Blank Input RBI = Ripple Blank Input RBO = Ripple Blank Output 7 A \LT \RBI D C B A \BI/\RBO a b c d e f g H H L L L L H L L L L L L H H X L L L H H H X H H H H H X X X X X X L H H H H H H H H L L L L L L H H H H H H H L X X X X X H L L L L L L L 4 \BI 5 \RBI 3 \LT 1 B 2 C 6 D 74LS47 \RBO 4 a b c d e f g (c) Peter Sturm, University of Trier 3
4 1 aus n - Dekoder Maximal 1 aus n Ausgängen aktiv 1 aus 4 1 aus 8 1 aus 16 Kaskadierbarkeit 6 G1 4 5 \G2A \G2B Y0 Y1 Y A Y3 Y4 Y B Y6 9 3 C Y7 7 74LS138A G1 \G2A \G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X X H X X X H H H H H H H H X H X X X X H H H H H H H H L X X X X X H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L Kaskadierbarkeit Größere 1 aus n Dekoder? 1 aus 16 mit mehreren 1 aus 4? 1 aus 65536? Beispiel 4 GBit- Speicher Adressbit aus Dekoder Adressbit aus Deokder 4 GBit Speicher 65536x65536 Bits (c) Peter Sturm, University of Trier 4
5 Variante 2n Variante n 2 (c) Peter Sturm, University of Trier 5
6 Tri- State Direkte Verschaltung von Ausgängen kritisch CS=0 CS=1 CS=0 V CC V CC E a? E b Zugang mehrerer Elemente zu einem gemeinsamen Bus CS=1 Dritter, hochohmiger Zustand der Ausgänge Steuerung durch zusätzlichen Eingang (CS = Chip Select) Primäre Anwendung eines 1 aus n - Decoders A B C 74LS138A Enable Baustein B0 (Tri- State) Enable Baustein B1 (Tri- State) Enable Baustein B7 (Tri- State) (c) Peter Sturm, University of Trier 6
7 1 aus n - Encoder (Prioritätsdecoder) Umkehrung des 1 aus n - Decoders 8 nach 3 16 nach 4 \EI I0 I1 I2 I3 I4 I5 I6 I7 5 \EI \EO I0 \GS I1 12 I2 13 I3 1 I4 2 I5 A2 6 3 I6 A1 7 4 I7 A0 9 74LS148 A2 A1 A0 \GS \EO H X X X X X X X X H H H H H L H H H H H H H H H H H H L L X X X X X X X L L L L L H L X X X X X X L H L L H L H L X X X X X L H H L H L L H L X X X X L H H H L H H L H L X X X L H H H H H L L L H L X X L H H H H H H L H L H L X L H H H H H H H H L L H L L H H H H H H H H H H L H Multiplexer und Demultiplexer Erweiterung des einfachen Wechselschalters auf n Eingänge Demultiplexer: Umkehrung des Multiplexers D0 3 D1 2 D2 1 D3 15 D4 14 D5 13 D6 12 D7 A B C \G Y 5 5 \G Y C B A D0 D1 D2 D3 D4 D5 D6 D LS151 (c) Peter Sturm, University of Trier 7
8 Funktionsweise Multiplexer D0 3 D1 2 D2 1 D3 15 D4 14 D5 13 D6 12 D7 A B C \G Y 5 W 6 74LS151 C B A \G Y W X X X H L H L L L L D0 \D0 L L H L D1 \D1 L H L L D2 \D2 L H H L D3 \D3 H L L L D4 \D4 H L H L D5 \D5 H H L L D6 \D6 H H H L D7 \D7 Logische und arithmetische Operationen Bitvektor Logische Operationen bitweise Gleichheit Bitvektor wird als Dualzahl aufgefaßt Ganze Zahl ohne Nachkomma, Festkommazahl Addition, Subtraktion, Multiplikation, Division Gleichheit Größer, Kleiner Bitvektor ist BCD- kodierte Dezimalzahl Addition, Subtraktion, Multiplikation, Division Gleichheit Größer, Kleiner Bitvektor ist IEEE 754- kodierte Gleitkommazahl (c) Peter Sturm, University of Trier 8
9 8 Bit- Ripple- Addierer A7 B7 A6 B6 A5 B5 A4 B4 A3 B3 A2 B2 A1 B1 A0 B0 Carry In VA VA VA VA VA VA VA VA Carry Out S7 S6 S5 S4 S3 S2 S1 S0 Carry- Select- Addierer A 4-7 B Bit Addierer Cout C out 4 Bit Addierer 0 A 0-3 B 0-3 S 4-7 S * 2 Bit Multiplexer C out 4 Bit Addierer C in S 4-7 S 0-3 (c) Peter Sturm, University of Trier 9
10 Tabellenbasierter Addierer Vorberechnete Summen in Nurlesespeicher Carry In, Carry Out? Zugegeben, für Addition vielleicht etwas übertrieben, aber... A0 A1 A2 A3 A4 A5 A6 A7 B0 B1 B2 B3 B4 B5 B6 B7 64 Kbyte ROM S0 S1 S2 S3 S4 S5 S6 S7 Carry- Lookahead- Addierer Ripple- Addierer C C i+ 0 1 = Ai Bi + Ci Ai + CiBi = 0 Laufzeit O(n) Carry- Lookahead Direkte Berechnung eines Carry- Bits C i+1 = f (A 0,, A i,b 0,,B i ) Zweistufiges Schaltnetz Laufzeit O(1) (c) Peter Sturm, University of Trier 10
11 Ripple Subtrahierer Subtraktion BI A B D BO Borrow In + Borrow Out 2er- Komplement addieren Erweiterung n Bit- Addierer zu n Bit- Addierer/Subtrahierer? Vorzeichenlos Multiplikation Einfach erweiterbar auf vorzeichenbehaftete Multiplikation? Maximale Größe des Resultats? n Bit Multiplikant n Bit Multiplikator Schaltnetz Akkumulation der partiellen Produkte 1001 (9) * 1011 (11) (c) Peter Sturm, University of Trier 11
12 Weitere Verbesserungen Kommutativität ausnutzen Fan In und Fan Out optimieren Arithmetische- logische Einheit (ALU) Zusammenfassung vieler arithmetischer und logischer Operation Beispiel 74LS181 Mode = 1: Logik 16 Funktionen Mode = 0: Arithmetik 16 Funktionen z.t. außergewöhnlich F=AB plus (A+ not B) plus 1 G, P? Auch als Komparator einsetzbar Carry In Mode S0 S1 S2 S3 G P A0 A=B A1 Carry Out A2 A3 B0 F0 B1 F1 B2 F2 B3 F3 74LS181 (c) Peter Sturm, University of Trier 12
13 Funktionsumfang 74LS181 BCD- Arithmetik BCD = Binary Coded Decimal Beispiel Addition Realisierungsvarianten? Explizite Modellierung Binäre Addition und Korrektur? 0111 (7) (6) (13) 0111 (7) (6) BCD (1,3) Umwandlung Binär «BCD (c) Peter Sturm, University of Trier 13
14 Gleitkomma- Arithmetik Getrennte Behandlung von Mantisse und Exponent Mantisse normalisieren Welche Operation wird hier eingesetzt? 3.2 HAZARDS (c) Peter Sturm, University of Trier 14
15 Hazards Ungewollte Wechsel an einem Ausgang Folge einer Eingabeänderung Unterschiedliche Verzögerungszeiten der Gatter Unterschiedliche Gatteranzahl zwischen Eingängen und Ausgang Statischer Hazard Funktionswert müßte konstant bleiben Statischer 1- Hazard Statischer 0- Hazard Dynamischer Hazard Funktionswert wechselt, aber Dynamischer Hazards Statischer Hazard Nur 1- Bit- Wechsel Beispiel A B X Z = AB + BC Wechsel 111 nach 101 (ABC) C - B Y Z Z Y X - B C B A (c) Peter Sturm, University of Trier 15
16 Eliminierung statischer Hazards Grundlage Karnaugh- Diagramm Merkmal für 1- Hazard Wechsel des Primimplikanten bei 1- Bitwechsel der Eingabe Lösung: Redundante Implikanten Merkmal für 0- Hazard Karnaugh- Diagramm für konjunktive Normalform Analog 1- Hazard Eliminierung statischer Hazards auch in mehrstufigen Schaltungen möglich Z = AB C C B B BC A A Dynamischer Hazard Beispiel ( A B + BC )( A + B) A B C Wechsel 000 nach 010 (ABC) Grund Unterschiedlich lange Wege von einem Eingang zu einem Ausgang Eliminierung schwierig langsam sehr langsam (c) Peter Sturm, University of Trier 16
17 Taktung Nur 1 Bit- Wechsel Schaltungen frei von statischen und dynamischen Hazards 2- stufige Logik Fan- In/Fan- Out- Problem Gängiger Ansatz E1 En Clock Schaltnetz mit Hazards A1 Am Auferzwungene Taktung Periode länger als maximaler Hazard Clock Aj En E1 5.3 PROGRAMMIERBARE LOGIK (c) Peter Sturm, University of Trier 17
18 Programmierbare Logik Realisierung von Schaltnetzen und Schaltwerken Aufbau mit Hilfe von TTL- und CMOS- ICs aufwendig Große Anzahl an Bausteinen Hoher Platz- und Stromverbrauch Geringe Integrationsdichte IC mit 1000 AND mit jeweils 2 Eingängen = 3002 Pins Programmierbare Bausteine Genügend Eingängen Genügend Ausgängen Ausreichende Programmierbarkeit Zweistufige Normalformen E1 En Möglichst viel Logik A1 Am PLA und PAL Programmierbare disjunktive Normalform n Eingängen m Ausgängen k Terme n,m und k vom jeweiligen Baustein abhängig PLA = Programmable Logic Array UND- und ODER- Array programmierbar PAL = Programmable Array Logic Nur UND- Array programmierbar Programmieren Höhere Programmierspannung Durchbrennen einer Verbindung E1 En AND- Array Produktterme OR- Array A1 Am (c) Peter Sturm, University of Trier 18
19 E1 E2 En Beispiel PLA T1 Tk A1 Am Beispiel: P16H8 PAL (c) Peter Sturm, University of Trier 19
20 Beispiel: P14H8 PAL Beispiel: F100 PAL (c) Peter Sturm, University of Trier 20
Rechnerstrukturen. 3. Elementare Bausteine. Inhalt. Vorlesung Rechnerstrukturen. Latches und Register. Decoder. Multiplexer.
Rechnerstrukturen 3. Elementare Bausteine Latches und Register Decoder Inhalt Multiplexer Speicher Arithmetische Einheiten Endliche Automaten 3.2 1 Elementare Bausteine Häufig verwendete Grundfunktionen
MehrA.3. A.3 Spezielle Schaltnetze. 2002 Prof. Dr. Rainer Manthey Informatik II 1
Spezielle Schaltnetze Spezielle Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Übersicht in diesem Abschnitt: : Vorstellung einiger wichtiger Bausteine vieler elektronischer Schaltungen, die sich
Mehr5 Verarbeitungsschaltungen
5 Verarbeitungsschaltungen Folie 1 5 Verarbeitungsschaltungen Häufig genutzte Funktionen gibt es als fertige Bausteine zu kaufen. 5.1 Addierer logische Schaltungen zur Addition zweier Dualzahlen Alle Grundrechenarten
MehrDigital Design 2 Schaltnetze (kombinatorische Logik) Digital Design
2 Schaltnetze (kombinatorische Logik) Schaltnetze realisieren eine Schalt- oder Vektorfunktion Y = F (X) X: Eingangsvektor mit den Variablen x 0, x 1, x n Y: Ausgabevektor mit den Variablen y 0, y 1, y
MehrN Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
MehrProtokoll zum Praktikum des Moduls Technische Informatik an der JLU Gießen
Protokoll zum Praktikum des Moduls Technische Informatik an der JLU Gießen Technische Informatik Versuch 2 Julian Bergmann, Dennis Getzkow 8. Juni 203 Versuch 2 Einführung Im Versuch 2 sollte sich mit
MehrGrundlagen der Digitaltechnik
Grundlagen der Digitaltechnik Eine systematische Einführung von Prof. Dipl.-Ing. Erich Leonhardt 3., bearbeitete Auflage Mit 326 Bildern, 128 Tabellen, zahlreichen Beispielen und Übungsaufgaben mit Lösungen
Mehr9 Multiplexer und Code-Umsetzer
9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel
Mehr13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
MehrProgrammierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
Mehr3 Rechnen und Schaltnetze
3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s
MehrAlgorithmen zur Integer-Multiplikation
Algorithmen zur Integer-Multiplikation Multiplikation zweier n-bit Zahlen ist zurückführbar auf wiederholte bedingte Additionen und Schiebeoperationen (in einfachen Prozessoren wird daher oft auf Multiplizierwerke
MehrEine Logikschaltung zur Addition zweier Zahlen
Eine Logikschaltung zur Addition zweier Zahlen Grundlegender Ansatz für die Umsetzung arithmetischer Operationen als elektronische Schaltung ist die Darstellung von Zahlen im Binärsystem. Eine Logikschaltung
MehrDaten, Informationen, Kodierung. Binärkodierung
Binärkodierung Besondere Bedeutung der Binärkodierung in der Informatik Abbildung auf Alphabet mit zwei Zeichen, in der Regel B = {0, 1} Entspricht den zwei möglichen Schaltzuständen in der Elektronik:
Mehr3.2 Verknüpfung von Variablen... 48 3.3 Sheffer- und Pierce-Funktion... 50 3.4 Übungen... 52
Inhaltsverzeichnis 1 Einführung 1 1.1 Analog - Digital Unterscheidung...1 1.1.1 Analoge Darstellung...2 1.1.2 Digitale Darstellung...3 1.1.3 Prinzip der Analog-Digital-Wandlung...4 1.2 Begriffsdefinitionen...5
MehrInhaltsverzeichnis. Teil I Aufgaben 1
iii Teil I Aufgaben 1 1 Grundlagen der Elektrotechnik 3 Aufgabe 1: Punktladungen............................ 3 Aufgabe 2: Elektronenstrahlröhre........................ 3 Aufgabe 3: Kapazität eines Koaxialkabels...................
MehrTechnischen Informatik I, WS 2004/05
PHILIPPS-UNIVERSITÄT MARBURG Fachbereich Mathematik und Informatik Prof Dr R Loogen, Dipl-Inform J Beringer D-3532 Marburg Hans-Meerwein-Straße Lahnberge Klausur zur Technischen Informatik I, WS 24/5 3
Mehra) Da die Zahlen im IEEE-32Bit-Format dargestellt werden sollen, ist der Bias = 127.
Übung 2, Aufgabe 4) a) Da die Zahlen im IEEE-32Bit-Format dargestellt werden sollen, ist der Bias = 127. 1,125 in IEEE 754 (32Bit) 0,125 2 = 0,25 0,25 2 = 0,5 0,5 2 = 1 1,125 10 = 1,001 2 Da die Zahl bereits
MehrBenutzte Quellen. Benutzte Bezeichnungen. Logik. Logik
Benutzte uellen Benutzte Bezeichnungen Vorlesungen von r.-ing. Vogelmann, Universität Karlsruhe Vorlesungen von r.-ing. Klos, Universität Karlsruhe Vorlesungen von r.-ing. Crokol, Universität Karlsruhe
MehrRechnerstrukturen. 3. Elementare Bausteine. Inhalt. Vorlesung Rechnerstrukturen Winter 2002/03. (c) Peter Sturm, Universität Trier 1
Vorlesng Rechnerstrktren Winter 2002/03 Rechnerstrktren 3. Elementare Basteine Inhalt Latches nd Register Decoder Mltiplexer Speicher Arithmetische Einheiten Endliche Atomaten 3.2 (c) Peter Strm, Universität
MehrKapitel 1. Zahlendarstellung. Prof. Dr. Dirk W. Hoffmann. Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik
Kapitel 1 Zahlendarstellung Prof. Dr. Dirk W. Hoffmann Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik Zahlensystemkonvertierung Motivation Jede nichtnegative Zahl z lässt
Mehr3 Arithmetische Schaltungen
. Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des
MehrGrundlagen der Technischen Informatik Wintersemester 12/13 J. Kaiser, IVS-EOS
Gleit komma zahlen Gleitkommazahlen in vielen technischen und wissenschaftlichen Anwendungen wird eine große Dynamik benötigt: sowohl sehr kleine als auch sehr große Zahlen sollen einheitlich dargestellt
MehrZahlendarstellungen und Rechnerarithmetik*
Zahlendarstellungen und Rechnerarithmetik* 1. Darstellung positiver ganzer Zahlen 2. Darstellung negativer ganzer Zahlen 3. Brüche und Festkommazahlen 4. binäre Addition 5. binäre Subtraktion *Die Folien
MehrBinäre Gleitkommazahlen
Binäre Gleitkommazahlen Was ist die wissenschaftliche, normalisierte Darstellung der binären Gleitkommazahl zur dezimalen Gleitkommazahl 0,625? Grundlagen der Rechnerarchitektur Logik und Arithmetik 72
MehrRechnerarithmetik. Vorlesung im Sommersemester 2008. Eberhard Zehendner. FSU Jena. Thema: Ripple-Carry- und Carry-Skip-Addierer
Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Ripple-Carry- und Carry-Skip-Addierer Eberhard Zehendner (FSU Jena) Rechnerarithmetik Ripple-Carry- und Carry-Skip-Addierer
Mehr1. Das dekadische Ziffernsystem (Dezimalsystem) Eine ganze Zahl z kann man als Summe von Potenzen zur Basis 10 darstellen:
Zahlensysteme. Das dekadische Ziffernsystem (Dezimalsystem) Eine ganze Zahl z kann man als Summe von Potenzen zur Basis darstellen: n n n n z a a... a a a Dabei sind die Koeffizienten a, a, a,... aus der
MehrTeil V. Programmierbare Logische Arrays (PLAs)
Teil V Programmierbare Logische Arrays (PLAs) 1 Aufbau von PLAs Programmierbares Logisches Array (PLA): Programmierbarer Einheitsbaustein aufgebaut als ein Gitter (Array) von Basisbausteinen (Zellen).
MehrAufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3
Logischer Entwurf Digitaler Systeme Seite: 1 Übungsblatt zur Wiederholung und Auffrischung Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + 1.2 f ( ) ( ) ( ) 2 = c
MehrEinführung in. Logische Schaltungen
Einführung in Logische Schaltungen 1/7 Inhaltsverzeichnis 1. Einführung 1. Was sind logische Schaltungen 2. Grundlegende Elemente 3. Weitere Elemente 4. Beispiel einer logischen Schaltung 2. Notation von
MehrGrundlagen der Informatik 2 Grundlagen der Digitaltechnik. 1. Zahlensysteme
Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 1. Zahlensysteme Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen der Digitaltechnik
MehrOutline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach
Rechenschaltungen 1 Marc Reichenbach Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 06/14 1 / 32 Gliederung Schieberegister Multiplexer Barrel-Shifter Zähler Addierer 2 / 32 Schieberegister
MehrPraktikum Grundlagen der Elektronik
Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung
MehrMusterlösung 2. Mikroprozessor & Eingebettete Systeme 1
Musterlösung 2 Mikroprozessor & Eingebettete Systeme 1 WS2013/2014 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg
MehrMusterlösung 2. Mikroprozessor & Eingebettete Systeme 1
Musterlösung 2 Mikroprozessor & Eingebettete Systeme 1 WS2014/2015 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg
MehrVertiefungsstoff zum Thema Darstellung von Zahlen
Vertiefungsstoff zum Thema Darstellung von Zahlen Addition von Zahlen in BCD-Kodierung Einerkomplementdarstellung von ganzen Zahlen Gleitpunktdarstellung nach dem IEEE-754-Standard 1 Rechnen mit BCD-codierten
MehrInhaltsverzeichnis. 1 Einleitung 1
vn 1 Einleitung 1 2 Codierung und Zahlensysteme... 3 2.1 Codes... 3 2.2 Dualcode....4 2.3 Festkonnna-Arithmetik im Dualsystem... 5 2.3.1 Ganzzahlige Addition im Dualsystem... 5 2.3.2 Addition von Festkommazahlen...
MehrTeil II. Schaltfunktionen
Teil II Schaltfunktionen 1 Teil II.1 Zahlendarstellung 2 b-adische Systeme Sei b IN mit b > 1 und E b = {0, 1,..., b 1} (Alphabet). Dann ist jede Fixpunktzahl z (mit n Vorkomma und k Nachkommastellen)
MehrComputerarithmetik (1)
Computerarithmetik () Fragen: Wie werden Zahlen repräsentiert und konvertiert? Wie werden negative Zahlen und Brüche repräsentiert? Wie werden die Grundrechenarten ausgeführt? Was ist, wenn das Ergebnis
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 5 Rechnerarithmetik
Mehr183.580, WS2012 Übungsgruppen: Mo., 22.10.
VU Grundlagen digitaler Systeme Übung 2: Numerik, Boolesche Algebra 183.580, WS2012 Übungsgruppen: Mo., 22.10. Aufgabe 1: Binäre Gleitpunkt-Arithmetik Addition & Subtraktion Gegeben sind die Zahlen: A
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrLösungen: zu 1. a.) 0 0 1 1 b.) 1 1 1 1 c.) 0 1 1 0 + 1 1 0 0 + 0 0 1 1 + 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1
Lösungen: zu 1. a.) 0 0 1 1 b.) 1 1 1 1 c.) 0 1 1 0 + 1 1 0 0 + 0 0 1 1 + 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 vorzeichenlose Zahl: 15 vorzeichenlose Zahl: 18 vorzeichenlose Zahl: 13 Zweierkomplement: - 1
MehrDisitaltechni. Klaus Fricke. Lehr- und Übungsbuch für Elektrotechniker und Informatiker 6., überarbeitete Auflage Mit 210 Abbildungen und 103 Tabellen
Klaus Fricke Disitaltechni Lehr- und Übungsbuch für Elektrotechniker und Informatiker 6., überarbeitete Auflage Mit 210 Abbildungen und 103 Tabellen STUDIUM VIEWEG+ TEUBNER VII Inhaltsverzeichnis 1 Einleitung.1
MehrBinäre Division. Binäre Division (Forts.)
Binäre Division Umkehrung der Multiplikation: Berechnung von q = a/b durch wiederholte bedingte Subtraktionen und Schiebeoperationen in jedem Schritt wird Divisor b testweise vom Dividenden a subtrahiert:
Mehrbereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke
Rechnerarithmetik Rechnerarithmetik 22 Prof. Dr. Rainer Manthey Informatik II Übersicht bereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke in diesem
MehrTechnische Informatik
Wolfram Schiffmann Robert Schmitz Jürgen Weiland 2008 AGI-Information Management Consultants May be used for personal purporses only or by libraries associated to dandelon.com network. Technische Informatik
MehrVersuch Nr. 8c Digitale Elektronik I
Institut für ernphysik der Universität zu öln Praktikum M Versuch Nr. 8c Digitale Elektronik I Stand 14. Oktober 2010 INHALTSVERZEICHNIS 1 Inhaltsverzeichnis 1 Einführung 2 1.1 Motivation....................................
MehrArbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:...
Universität Hamburg, Fachbereich Informatik Arbeitsbereich Technische Aspekte Multimodaler Systeme Praktikum der Technischen Informatik T1 2 Flipflops Name:... Bogen erfolgreich bearbeitet:... Versuch
Mehrin vielen technischen und wissenschaftlichen Anwendungen erforderlich: hohe Präzision große Dynamik möglich durch Verwendung von Gleitkommazahlen
Gleitkommazahlen in vielen technischen und wissenschaftlichen Anwendungen erforderlich: hohe Präzision große Dynamik möglich durch Verwendung von Gleitkommazahlen allgemeine Gleitkommazahl zur Basis r
Mehr3.2 Verknüpfung von Variablen... 50 3.3 Sheffer- und Pierce-Funktion... 52 3.4 Übungen... 54
Inhaltsverzeichnis 1 Einführung 1 1.1 Analog - Digital Unterscheidung... 1 1.1.1 Analoge Darstellung...2 1.1.2 Digitale Darstellung...3 1.1.3 Prinzip der Analog-Digital-Wandlung...4 1.2 Begriffsdefinitionen...5
Mehr2. Negative Dualzahlen darstellen
2.1 Subtraktion von Dualzahlen 2.1.1 Direkte Subtraktion (Tafelrechnung) siehe ARCOR T0IF Nachteil dieser Methode: Diese Form der Subtraktion kann nur sehr schwer von einer Elektronik (CPU) durchgeführt
MehrDuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 8 AM
DuE-Tutorien 4 und 6 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery WOCHE 8 AM 11.12.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrEinführung in die Digitaltechnik
Einführung in die Digitaltechnik Von Professor Dr.-Ing. Heinz-Georg Fehn Fachhochschule Münster Mit 212 Bildern und 71 Tabellen J. Schlembach Fachverlag ULBDwmstadt Inhaltsverzeichnis 1 Einführung 1 1.1
MehrInformationsblatt Induktionsbeweis
Sommer 015 Informationsblatt Induktionsbeweis 31. März 015 Motivation Die vollständige Induktion ist ein wichtiges Beweisverfahren in der Informatik. Sie wird häufig dazu gebraucht, um mathematische Formeln
MehrInformationssysteme Gleitkommazahlen nach dem IEEE-Standard 754. Berechnung von Gleitkommazahlen aus Dezimalzahlen. HSLU T&A Informatik HS10
Informationssysteme Gleitkommazahlen nach dem IEEE-Standard 754 Berechnung von Gleitkommazahlen aus Dezimalzahlen Die wissenschaftliche Darstellung einer Zahl ist wie folgt definiert: n = f * 10 e. f ist
MehrErgänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug.
Aufgabe 1 Gegeben sei folgende Schaltfunktion: y = a / b / c / d. Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug. d
MehrInhaltsverzeichnis. Inhaltsverzeichnis
Inhaltsverzeichnis Hinweis: Inhalte, die weiterführend herausforderndere und schwierigere Themen aufgreifen, sind vorrangig für bereits erfahrene Leser bestimmt und können bei einer ersten Befassung durchweg
Mehr2 Darstellung von Zahlen und Zeichen
2.1 Analoge und digitale Darstellung von Werten 79 2 Darstellung von Zahlen und Zeichen Computer- bzw. Prozessorsysteme führen Transformationen durch, die Eingaben X auf Ausgaben Y abbilden, d.h. Y = f
MehrGrundlagen der Informatik
Mag. Christian Gürtler Programmierung Grundlagen der Informatik 2011 Inhaltsverzeichnis I. Allgemeines 3 1. Zahlensysteme 4 1.1. ganze Zahlen...................................... 4 1.1.1. Umrechnungen.................................
MehrAuswertung. Hinweise. Einführung in die Technische Informatik WS 2006/2007 Probeklausur. Aachen, 02. November 2006 SWS: V2/Ü2, ECTS: 4
Professor Dr.-Ing. Stefan Kowalewski Dipl.-Inform. Andreas Polzer Dipl.-Inform. Ralf Mitsching LEHRSTUHL INFORMATIK XI SOFTWARE FÜR EINGEBETTETE SYSTEME Aachen, 02. November 2006 SWS: V2/Ü2, ECTS: 4 Einführung
MehrTechnische Informatik Basispraktikum Sommersemester 2001
Technische Informatik Basispraktikum Sommersemester 2001 Protokoll zum Versuchstag 4 Datum: 21.6.2001 Gruppe: David Eißler/ Autor: Verwendete Messgeräte: - digitales Experimentierboard (EB6) - Netzgerät
MehrKlausur-Nachbesprechung
Universität der Bundeswehr München Rechnerorganisation I Fakultät für Informatik HT 23 Institut für Technische Informatik Blatt Klausur-Nachbesprechung Aufgabe -: Multiple Choice Geben Sie für die folgenden
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrKapitel 6 Programmierbare Logik. Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage
Kapitel 6 Programmierbare Logik Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage Kapitel 6: Programmierbare Logik und VLSI Seite Kapitel 6: Programmierbare Logik
MehrÜbungen zu Informatik 1
Communication Systems Group (CSG) Prof. Dr. Burkhard Stiller, Universität Zürich, Binzmühlestrasse 14, CH-8050 Zürich Telefon: +41 44 635 6710, Fax: +41 44 635 6809, stiller@ifi.uzh.ch Fabio Hecht, Telefon:
MehrLehr- und Ubungsbuch für Elektrotechniker und Informatiker
Klaus Fricke I I I Lehr- und Ubungsbuch für Elektrotechniker und Informatiker 5., verbesserte und aktualisierte Auflage Mit 210 Abbildungen und 103 Tabellen Viewegs Fachbücher der Technik vreweg VII 1
MehrBinärdarstellung von Fliesskommazahlen
Binärdarstellung von Fliesskommazahlen 1. IEEE 754 Gleitkommazahl im Single-Format So sind in Gleitkommazahlen im IEEE 754-Standard aufgebaut: 31 30 24 23 0 S E E E E E E E E M M M M M M M M M M M M M
MehrZahlen im Computer (Klasse 7 Aufbaukurs Informatik)
Zahlen im Computer (Klasse 7 Aufbaukurs Informatik) Die Bildauswahl erfolgte in Anlehnung an das Alter der Kinder Prof. J. Walter Bitte römische Zahlen im Geschichtsunterricht! Messsystem mit Mikrocontroller
Mehra. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF
ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren
MehrUNIVERSITÄT LEIPZIG. Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007. Aufgaben zum Elektronik Grundlagenpraktikum. 4.
UNIVERSITÄT LEIPZIG Institut für Informatik Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007 Abt. Technische Informatik Gerätebeauftragter Dr. rer.nat. Hans-oachim Lieske Tel.: [49]-0341-97 32213
MehrTechnische Informatik - Eine Einführung
Martin-Luther-Universität Halle-Wittenberg Fachbereich Mathematik und Informatik Lehrstuhl für Technische Informatik Prof. P. Molitor Ausgabe: 2005-02-21 Abgabe: 2005-02-21 Technische Informatik - Eine
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrKünstliches binäres Neuron
Künstliches binäres Neuron G.Döben-Henisch Fachbereich Informatik und Ingenieurwissenschaften FH Frankfurt am Main University of Applied Sciences D-60318 Frankfurt am Main Germany Email: doeben at fb2.fh-frankfurt.de
MehrRechnerstrukturen. 2. Grundlagen. Inhalt. Vorlesung Rechnerstrukturen. Elektronische Schalter. Elementare Gatterfunktionen. Schaltnetze.
Rechnerstrukturen 2. Grundlagen Inhalt Elektronische Schalter Elementare Gatterfunktionen Schaltnetze Schaltwerke 2.2 Motivation Unterscheidung von zwei Zuständen Strom / kein Strom Spannung / keine Spannung
MehrSimulation LIF5000. Abbildung 1
Simulation LIF5000 Abbildung 1 Zur Simulation von analogen Schaltungen verwende ich Ltspice/SwitcherCAD III. Dieses Programm ist sehr leistungsfähig und wenn man weis wie, dann kann man damit fast alles
MehrMicrocontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1
Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated
MehrDuE-Tutorien 17 und 18
DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 8 AM 23.12.2011 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrQ R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch "inkonsistentem" Verhalten!
Schaltwerke Schaltwerke 22 Prof. Dr. Rainer Manthey Informatik II Schaltwerke: Übersicht generelles Problem grösserer Schaltnetze: Länge der Laufzeiten wird relevant Notwendigkeit der Zwischenspeicherung
MehrEnseignement secondaire technique
Enseignement secondaire technique Régime de la formation de technicien - Division électrotechnique Cycle moyen T0EL - Electronique (TRONI) 4 leçons Manuels obligatoires : 1. Elektronik II, Bauelemente
Mehr.Universelles Demonstrationssystem für Grundlagen der Digitaltechnik /
/ Mikrocomputertechnik Eingabetastatur Hexadezimal Schalter Addierer 7Segment Anzeige 47 / 13 V.03 Technische Änderungen vorbehalten!.universelles Demonstrationssystem für Grundlagen der / Mikrocomputertechnik.Anzeigen
MehrA.1 Schaltfunktionen und Schaltnetze
Schaltfunktionen und Schaltnetze A. Schaltfunktionen und Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Bedeutung des Binärsystems für den Rechneraufbau Seit Beginn der Entwicklung von Computerhardware
MehrKLAUSUR DIGITALTECHNIK SS 00
Aufgabe 1 (20P) KLAUSUR DIGITALTECHNIK SS 00 Entwerfen Sie ein Flipflop unter ausschließlicher Verwendung eines Dreifach-UND und dreier Zweifach-ODER. Beschreiben Sie das Verhalten ( Zustandsdiagramm,
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrLineargleichungssysteme: Additions-/ Subtraktionsverfahren
Lineargleichungssysteme: Additions-/ Subtraktionsverfahren W. Kippels 22. Februar 2014 Inhaltsverzeichnis 1 Einleitung 2 2 Lineargleichungssysteme zweiten Grades 2 3 Lineargleichungssysteme höheren als
MehrLösungsvorschlag 4. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag 4. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Aufgabe 4.1: Zahlensysteme a) Bitte füllen Sie die leeren Zellen
MehrMikrocomputertechnik. Einadressmaschine
technik Einadressmaschine Vorlesung 2. Mikroprozessoren Einführung Entwicklungsgeschichte Mikroprozessor als universeller Baustein Struktur Architektur mit Akku ( Nerdi) FH Augsburg, Fakultät für Elektrotechnik
MehrMinimierung nach Quine Mc Cluskey
Minimierung nach Quine Mc Cluskey F(A,B,C,D) =!A!B!C!D +!A!B!C D +!A B!C!D +!A B!C D +!A B C!D +!A B C D + A!B!C!D + A!B!C D + A!B C D + A B C D Notiere die Funktion als # A B C D Gruppe Binärelemente
Mehr<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L
Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold
MehrGleitkommaarithmetik und Pivotsuche bei Gauß-Elimination. Lehrstuhl für Angewandte Mathematik Wintersemester 2009/10. 14.
Gleitkommaarithmetik und Pivotsuche bei Gauß-Elimination Vorlesung Computergestützte Mathematik zur Linearen Algebra Lehrstuhl für Angewandte Mathematik Wintersemester 2009/0 4. Januar 200 Instabilitäten
MehrVorbereitung zum Versuch
Vorbereitung zum Versuch Schaltlogik Armin Burgmeier (1347488) Gruppe 15 6. Januar 2008 1 Gatter aus diskreten Bauelementen Es sollen logische Bausteine (Gatter) aus bekannten, elektrischen Bauteilen aufgebaut
MehrDigitaltechnik. vieweg. Klaus Fricke. Lehr- und Übungsbuch für Elektrotechniker und Informatiker
Klaus Fricke Digitaltechnik Lehr- und Übungsbuch für Elektrotechniker und Informatiker 2., durchgesehene Auflage Mit 147 Abbildungen und 86 Tabellen Herausgegeben von Otto Mildenberger vieweg VII 1 Einleitung
MehrLehrbuch Digitaltechnik
Lehrbuch Digitaltechnik Eine Einführung mit VHDL von Prof. Dr. Jürgen Reichardt, Oldenbourg Verlag München Inhaltsverzeichnis Vorwort V 1 Einleitung 1 1.1 Die Hardwarebeschreibungssprache VHDL 3 1.2 Digitale
MehrSignalverarbeitung 1
TiEl-F000 Sommersemester 2008 Signalverarbeitung 1 (Vorlesungsnummer 260215) 2003-10-10-0000 TiEl-F035 Digitaltechnik 2.1 Logikpegel in der Digitaltechnik In binären Schaltungen repräsentieren zwei definierte
MehrMartin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw
Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2
Mehr5. Übung: Binäres Rechnen und Fließkommazahlen Abteilung Verteilte Systeme, Universität Ulm
5. Übung: Binäres Rechnen und Fließkommazahlen Aufgabe 1: Binäres Rechnen a) Berechnen Sie: x = 01100101b*(0101101b-10110100b)+10101b. Alle Zahlen sind 8 Bit breit und in Zweierkomplement-Notation angegeben.
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrAnwenderprogrammierbare
4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung
Mehr