Angewandte Physik II: Elektronik

Transkript

1 Angewandte Physik II: Elektronik 10. Speicherprogrammierbare Logik: Mikrocomputer 1. Halbleiterspeicher 2. Aufbau und Struktur eines Mikrocomputers 3. Microcontroller (Einchip-Computer)

2 10.1 Halbleiterspeicher Hauptgruppen: Tabellenspeicher + Funktionsspeicher Random Access Memory Read Only Memory Programmable Logic Device Gate Array Schreiben+Lesen Lesen aus festem Speicher Schreiben, Programmierung mit Spezialgerät

3 Statisches Random Access Memory (SRAM) Quadratische Matrix von Speicherzellen x i, y j : Spalten-, Zeilen-Adresse Statische Speicherung während Betrieb z. B. mit D-Flip-Flop x i =1, y i =1: Adresse we=1, write enable (mit G 1 ) d in wird in Q geschrieben Inhalt Q an Ausgang, nur wenn x i =1, y i =1 Sonst ist d out hochohmig (Open-Collector)

4 Statisches Random Access Memory (SRAM) Quadratische Matrix von Speicherzellen x i, y j : Spalten-, Zeilen-Adresse Statische Speicherung während Betrieb Bsp.: 16Bit-Speicher mit D-Flip-Flop Speicherzelle Chip Select CS=0: d out, i,j hochohmig für Multiplexing: Open-Collector-Gatter G 2 je Zelle / Wired-AND / Tristate-Gatter - D out Schreibvorgang: R/W=0 Dann ist D out hochohmig Ermöglicht D out, D in auf gleicher Leitung (bidirektionaler Bus) a 0 a 1 a 2 a 3 D in CS R/W Tristate-Gatter

5 Dynamisches Random Access Memory (DRAM) SRAM: >=6 Transistoren pro Zelle (kl. Speicherdichte, große Leistung) DRAM: >=1 Transistor + Kondensator als Speicher Selbstentladung in 10msec Nachladen (Refresh): Dynamischer Speicher (4-fach höhere Speicherkapazität als SRAM) Darstellung von 1 Bit im Jahr 1988: ~10 6 Elektronen 2002: ~10 3 Elektronen 2016: ~ 1 Elektron? gespeichert in Trench-Kondensator Entladezeit/Ladezeit = I max /I min (MOSFET) 10 7 Querschnitt eines 64MByte DRAM (Siemens)

6 Dynamisches Random Access Memory (DRAM) Reduzierte Zahl von Anschlüssen durch Zwischenspeicherung in Row/Column Address Latch Bsp.: Anschlüsse für 20Bit-Adresse in 1MBit DRAM

7 Beispiel für DRAM-Chips und -Module

8 Read Only Memory, Festwertspeicher, ROM Tabellenspeicher, Information nichtflüchtig beim Ausschalten z.b.: 16Bit-PROM, Programmable ROM Alle Ausgänge sind D ij =1 Programmierung von D ij =0 durch Adressierung und Strompuls zum Schmelzen der Sicherung

9 Read Only Memory, Festwertspeicher, ROM Varianten: Masken-programmierte (MROM) Programmierbare ROM (PROM) mit Schmelzsicherung, Dioden, oder Floating Gate MOSFETs Erasable programmierbare (EPROM): UV-Licht entlädt alle Floating-Gates Electrically Erasable PROM (EEPROM) Spannungspuls entlädt ein Floating-Gate Flash-EEPROM: Ein Puls löscht alle Floating-Gates Write Q in F-gate Read: g D =-Z/LµC i x(v G -V T -d 2 Q/Aε 2 ) Erase Q

10 Vergleich der Lese-, Schreibzyklen von Speicher-Chips

11 Programmable Logic Devices (PLD) Programmierung logischer Funktionen, Wahrheitstafeln PLA, Programmable Logic Array: AND, OR programmierbar PAL, Programmable Array Logic: AND programmierbar OR fest PLE, Programmable Logic Element: AND fest (=PROM) OR programmierbar

12 10.2 Aufbau des Microcontollers AT89Cxx51 Integrierte Komponenten: CPU 4x8Bit I/O-Ports (P0.x, P1,P2,P3) Bus-Controller Serielle Schnittstelle Taktgenerator (mit ext. C, Quarz) Datenspeicher RAM Programmspeicher Flash Timer, Interrupt-Control Ist kompatibel zu 8051 von Intel

13 10.2 Aufbau und Struktur eines Mikroprozessors Mikroprozessorgesteuerte Systeme: Verknüpfung der Eingangssignale nicht durch Verdrahtung sondern durch speicherprogrammierbare Logik Gleiche Hardware - Unterschiedliche Steuerprogramme Daten-, Text-Bildverarbeitung Simulation Messwerterfassung Systemsteuerung Eingabegeräte Steuergerät Ausgabegeräte Tastatur PC Monitor AD-Wandler Mikrocontroller DA-Wandler

14 Blockstruktur eines Mikroprozessors Steuerbare Addierer bidirektional bidirektional unidirektional Ein-/Ausgabe Read/Write, Interrupts Chip-/Speicherselektion

15 Interne Zwischenspeicher der ALU Schneller, flexibler Zugriff auf: Akkumulator-Register für direkten Zugriff der ALU Daten-Register Status-Register (Bit-Flags: CARRY, ZERO, INT,..) Programm-Zähler (Instruction-Pointer) Stapel-Zeiger (Stack-Pointer) Index-Register für indirekten Speicherzugriff

16 Mikroprozessoren Hersteller Prozessor Datenbus Adressbus Frequenz Zilog Z80 8 bit 16 bit 6 MHz Motorola bit 24 bit 8 MHz Intel bit 16 bit 1 MHz bit 20 bit 8 MHz bit 32 bit 50 MHz Pentium 64 bit 32 bit 1 GHz

17 10.3 Microcontroller: Einchip-Computer Zur Realisierung einfacher Systemsteuerungen Integrierte Schaltungen zum einfachen Aufbau von Mikrocomputer auf Platine/Steckboard Hersteller Schaltung Befehlssatz Anmerkungen Motorola MC68HC705KJ bit µc, EPROM, 16 pins MC68HC916X bit µc, EPROM, 120 pins Intel 80C51FA bit µc, ROM, 40 pins Siemens 80C bit µc, EPROM, 68 pins Philips 87C bit µc, EPROM, 24 pins ATMEL AT89C bit µc, EEPROM, 20 pins Thomson ST62T00 ST6 8 bit µc, 16 pins Microchip PIC16C57 PIC 8 bit µc, 28 pins

18 Interne Struktur eines Microcontollers

19 Speicherverwaltung des AT89C kbyte interner Flash- 384Byte int. Datenspeicher Programmspeicher (Adr. $ $1FFF)

20 Aufteilung des Datenspeichers Lower RAM SFR-RAM: Speicherung spezieller Funktionen 80 Byte freier Sp. A Flag-Speicher 128 bit + Upper-RAM: 128 Byte indirekte Adress. 4 Banks a`8 Byte HPTR

21 Microcontroller-Beschaltung Pinbelegung des AT89C2051 Nut!

22 Microcontroller-Beschaltung CPU-Taktvorgabe mit Schwingquarz Interner Oszillator für Frequenzvorgabe mit Schwingquarz 1-24MHz, C1=C2=30pF Taktfrequenz f=3mhz Oder: Externe Takteinspeisung über XTAL1 XTAL2 floatet Maschinenzyklus (Zeit für kürzesten Befehl) = 12 Taktzyklen Externe Pegel sind mit max. 125kHz messbar (2 MZ)

23 Microcontroller-Beschaltung Einschaltvorgang: V CC =+5V: Reset RST=H C rst = 1µF wird über internen Widerstand in 10ms entladen: RST=L +5V C rst Vcc RST GND Nach dem Reset befindet sich Prozessor in folgendem Anfangszustand: Ports (P1, P3) sind auf HIGH-Pegel Programmzähler PC = $0000 Stapelzeiger SP = $0007 Statusbyte PSW = 0 Interrupts zurückgesetzt Timer zurückgesetzt Serielles Interface zurückgesetzt Programmstart bei Adresse PC=$0000

24 Ansteuerung mit I/O-Ports P1 und P3 n-fet Eingänge mit Zwischenspeicher (Port-Latch) Auslesen von Daten über P1.1 P1.7: Q schaltet FET: Q Q# Pin max. Strom V 20 ma V -80 ma Einlesen von Daten: Vorr.: FETs sind sperrend, durch Setzen von P1.i=1

25 Programmieren, Lesen und Löschen des Flash-Speichers Modus auf: RST/V PP, P3.2/ PROG, P3.3 P3.7, dargestellt. Daten auf P1.1 P1.7 Modus RST/V PP PROG P3.3 P3.4 P3.5 P3.7 Code-Daten schreiben 12 V L H H H Code-Daten lesen H H L L H H Flash-Speicher löschen 12 V H L L L Zugriffs-Bits setzen Bit 1 12 V H H H H Bit1=1: Programmierzugriff disabled Zugriffs-Bits lesen Bit 2 12 V H H H L H L L L L L Bit1=Bit2=1: Auslesen disabled (nur m.flash-löschen: Bit1=Bit2=0)

26 Angewandte Physik II: Elektronik 11. Programmierung von Mikrocontrollern (89Cx51) 1. Befehlsstruktur 2. Adressierung 3. Befehle 4. Beschaltung

27 Befehlsstruktur Programmierung in Maschinensprache: Assembler Befehlssatz im Binärcode Es gibt 111 Befehle: 49 1-Byte-Befehle z.b.: MOV A, R Byte-Befehle MOV R0, #0A7h 17 3-Byte-Befehle MOV P0, P1 Befehlssyntax: <Befehl> [<Ziel-Byte>, <Quell-Byte>] Befehl (Mnemonic) Binärcode Bytes/Zyklen Statusflags MOV A,R = $E8 1/1 P Ziel- und Quell-Byte: werden aus Speicher durch Adressenangabe gelesen oder unmittelbar vorgegeben (selten)

28 Wichtige Register A B C Stack

29 11.2 Adressierung Register-Adressierung Adresse ist integriert im Befehl, nur für Register A, B, R0..R7, DPTR, CY MOV R1, A =$F9 1/1 - Direkte Adressierung Eingabe der 8-Bit-Adresse, z.b. Adresse von P0 = $80 SFR und Teile vom lower RAM sind direkt adressierbar P0 equ 080h P1 equ 090h MOV P0, P1 $85,$80,$90 3/2 -

30 Adressierung Indirekte Adressierung Adresse wird aus Register R0..R7 (8-Bit-Adr.) oder DPTR=DPL + DPH (16-Bit-Adr.) gelesen: für: upper RAM, lower (teilw.) RAM, (nicht SFR), externe 8-Bit-Adressen MOV A,@R0 $E6 1/1 P externe 16-Bit-Adressen: MOVX A,@DPTR $E0 1/2 P Indirekt indizierte Adressierung Adresse = Summe aus A und Programmzähler PC bzw. DPTR Eingabe Nur für Programmspeicheradressen MOVC A,@A+PC $83 1/2 P MOVC A,@A+DPTR $93 1/2 P

31 Aufteilung des Datenspeichers Lower RAM SFR-RAM: Speicherung spezieller Funktionen 80 Byte freier Sp. A Flag-Speicher 128 bit + Upper-RAM: 128 Byte indirekte Adress. 4 Banks a`8 Byte DPTR

32 11.3 Befehlsarten: Transfer-Befehle Kopier-Befehle: MOV MOV A,R1 $E9 1/1 P MOVX (ext. Speicher) MOVC (Programmsp.) MOV DPTR,#02FAAh MOVX A,@DPTR $90,$AA,$FA $E0 3/2 1/2 - P MOVC A,@A+DPTR $93 1/2 P Byte-Vertauschen: XCH A,R7 $CF 1/1 P Vertauschen der oberen und unteren 4 Bits von A: (Nibble-Rochade) SWAP A $C4 1/1 - Ablegen/Holen in Stackspeicher Ri: Setzt SP=SP+1, speichert A in R(SP) PUSH ACC $C0,$E0 2/2 - Holt A=R(SP), setzt SP=SP-1 POP 0 $D0,$00 2/2 -

33 Logik-Befehle ANL (Logisches UND) Bsp. ändert nur Bit3 =0 in A, da $F7 = ANL A,#0F7h $54,$F7 2/1 P ORL (Logisches ODER) Bsp. ändert nur Bit3 =1 in A, da $08 = ORL A,#8 $44,$08 2/1 P CPL A (Einerkomplement von A) CLR A (Löschen von A: A=0)

34 Arithmetik-Befehle Addition C=1 wenn Summe >255 OV=1 wenn Bit7 geändert wird ADD A,#0A5h $24,$A5 2/1 P,C,AC,OV Addition mit Übertrag Falls C=1 war, wird 1 addiert ADDCA,#0A5h $34,$A5 2/1 P,C,AC,OV Multiplikation MUL AB $A4 Ergebnis wird in A (untere 8Bits) und B (obere 8Bits) gespeichert 1/4 C=0,OV DIV Division Ergebnis wird in A und Rest in B gespeichert AB $84 1/4 C=0,OV In-/Dekrement INC, DEC addiert/subtr. 1, hier zu R0 INC R0 $08 1/1 -

35 Bitverarbeitungs- und Schiebe-Befehle Kopieren einzelner Bits MOV C,P1.1 $A2,$91 2/1 C Rotation RL RR A A $23 $03 1/1 1/1 - - RL A Ergebnis

36 Sprung-Befehle Setzen des Programmzählers PC: zeigt auf auszuführenden Befehl Sprung-Befehl abhängig von Entfernung: LABEL= 16-Bit Absolutadr. (in 64kB): 11-Bit Absolutadresse: 8-Bit Relativsprung ( ) auf PC+ 2er-Kompl. von LABEL LJMP LABEL $02,$xx,$xx AJMP LABEL $x1,$xx SJMP LABEL $80,$xx 3/2 2/2 2/ Bedingter Sprung Sprung auf LABEL, falls A=0 JZ LABEL $60,$xx 2/2 - Schleifenkontrollbefehl: DJNZ R0,LOOP $D8,$xx 2/2 - Falls R0 0: Setzt R0=R0-1, springt auf LOOP Falls R0=0: Kein Sprung

37 Angewandte Physik II: Elektronik 13. Digital-Analog- und Analog-Digital-Wandler 1. Digital-Analog-Wandler 2. Analog-Digital-Wandler

38 Digital-Analog-Wandler (DAC) Binär codierte Zahl Z wird in Spannungswert U a umgewandelt Einfache Realisierung: Parallelschaltung von Widerständen R i =2 i R mit digitalen Schaltern Gesamtstrom I k repräsentiert Digitalzahl OPV hält Masseniveau und entkoppelt Strompfade und Ausgang I k U a = U ref = RI 1 ( 2R k z 3 = 1 + z 4R 1 U ref 16 2 (8z 1 + z 8R z R + 2z 1 z + 0 z ); 0 ) = U ref Z Z + 1 max = Z U LSB Auflösung (least significant Bit): U LSB = U ref Z 1 max + 1 = U 16 ref

39 DAC mit Leiternetzwerk Nachteile einfacher Widerstandskreise: Spannungspulse beim Schalten V ref /0V Präzision der Widerstandabsolutwerte R i (schlecht in ICs!) bestimmt Genauigkeit von U a Verbesserung: Umschalter zwischen Masse/ virtueller OPV-Masse bewirkt: I=U ref /R=const Netzwerk mit R eff = R + (2R 2R)= R +R = 2R bewirkt genauere Spannungshalbierung in jeder Stufe 2R 2R

40 DAC und ADC-Beispiel: Audio Mono-Tonqualität entspricht etwa: 11kHz, 8Bit Sampling Audio-CD: 16Bit Auflösung: U LSB = 2V/65536 = 30µV Sample-Rate 44.1kHz Sample-Hold-Schaltung am Eingang:

41 Analog-Digital-Wandler Prozess zur Umwandlung Spannungswert U e Zahl Z Z= U e /U LSB 3 Varianten : Parallel-Verfahren: Gleichzeitiger Vergleich von U e mit Z max Werten U i Wäge-Verfahren: Vergleich von U ref mit höchster Stelle, dann 2. Stelle, Zähl-Verfahren: Zählen wie oft U LSB addiert werden muss bis zu U e

42 Parallel-Verfahren Bsp.: 3Bit ADC mit 7 Komparatoren Viele Komparatoren (Z max =2 n -1) Sehr kurze Wandlungszeit

43 Wäge-Verfahren DA-Wandler stellt Referenzspannungen bereit Start mit U ref /2=U MSB (Most Significant Bit) U e >U(Z): Bit z i =1, sonst =0 nbit Genauigkeit durch n Vergleichszyklen Geringe Wandelgeschwindigkeit, Sample-Hold von U e notwendig

44 Zähl-Verfahren Vergleich mit DAC-Werten: Komparator bestimmt Richtung des Zählers Einfach aber langsam Nachlaufender DAC, aber Z oszilliert immer in letzter Stelle

45 Zwei-Rampen-Zähl-Verfahren (Dual-Slope) Entladezeit des Kondensators C ist Maß für U e Vergleich mit Entladezeit über U ref (<0) ergibt Z unabh. v. f, R, C: Z= -U e /U ref (Z max +1) Integrator Komparator a) S3 geschlossen, S1, S2 offen: C=0; Zähler=0 b) S1 geschlossen, S2, S3 offen: Aufladung v. C mit U e bis Zähler Überlauf generiert. c) S1, S3 offen, S2 geschlossen: Entladung v. C über negatives U ref bis Komp. K 0 V feststellt und Zählen abbricht. Genau aber langsam