Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes

Größe: px
Ab Seite anzeigen:

Download "Grundlagen der Informatik III Wintersemester 2010/2011 16. Vorlesung Dr.-Ing. Wolfgang Heenes"

Transkript

1 Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la $a0,msg li $v0,4 syscall jr $ra 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1

2 Inhalt 1. Literatur 2. Pipelining 3. Busse 4. Direct Memory Access 5. Zusammenfassung und Ausblick 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 2

3 Literatur [BO10] Bryant, Randal E. und David R. O Hallaron: Computer Systems - A Programmer s Perspective. Prentice Hall, [PH05] Patterson, David A. und John L. Hennessy: Rechnerorganisation und -entwurf. Spektrum Verlag, Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 3

4 Pipelining I Bisher Verständnis von der Befehlsverarbeitung in einem Prozessor Befehlsholphase Befehlsdekodierung Befehlsausführung Drei Phasen der Befehlsausführung Wenn jede Phase in einem Takt ausgeführt wird, benötigt die Verarbeitung eines Befehls drei Takte (CPI = 3.0). Wenn jeder Befehl in einem Takt ausgeführt werden könnte (CPI = 1.0), würde der Prozessor leistungsfähiger sein. Überlegung: Verschränkung der drei Phasen, Verbesserung des Durchsatzes Dieses Konzept wird als Pipelining 1 bezeichnet 1 Fließbandverarbeitung 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 4

5 Pipelining II Grundprinzip Modellierung einer Berechnungseinheit 300 ps 20 ps Combinational logic R e g Delay = 320 ps Throughput = 3.12 GIPS (a) Hardware: Unpipelined Clock I1 I2 I3 Time (b) Pipeline diagram Abbildung: [BO10, S. 426] 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 5

6 Pipelining III Grundprinzip Berechnungen/Umformungen werden durch kombinatorische Logik vorgenommen. Die berechneten Inhalte werden in Registern (realisiert durch Flip-Flops) gespeichert. In modernen Logikschaltungen wird die Verzögerung in Pico-Sekunden (10 12 ) angegeben. In dem Pipelinediagramm sind auf der y-achse drei Befehle (I1, I2, I3) zu sehen, die x-achse entspricht der Zeit Der Durchsatz der Berechnungseinheit ergibt sich Durchsatz = 1 Befehl ( )ps 3.125GIPS GIPS entspricht Giga-Instructions per second Die Zeit für die Ausführung eines einzelnen Befehls ist die Latenz. In der Berechnungseinheit beträgt die Latenz 320 ps, das Reziproke ist der Durchsatz. 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 6

7 Pipelining IV Grundprinzip Modellierung einer Berechnungseinheit mit Pipelinestufen 100 ps 20 ps 100 ps 20 ps 100 ps 20 ps Comb. logic A R e g Comb. logic B R e g Comb. logic C R e g Delay = 360 ps Throughput = 8.33 GIPS (a) Hardware: Three-stage pipeline Clock I1 I2 I3 A B C A B C A B C Time (b) Pipeline diagram Abbildung: [BO10, S. 427] 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 7

8 Pipelining V Grundprinzip Die Ausführung eines Befehls wird in drei Teile zerlegt (A, B, C). Jeder Teil benötigt 100 ps zur Verarbeitung Die Register zwischen den Verarbeitungsstufen werden als Pipeline-Register bezeichnet Wird die Logik zwischen den Stufen einfacher, reduziert sich die Verzögerung Der Durchsatz der Berechnungseinheit ergibt sich Durchsatz = 3 Befehle 360ps 8.33GIPS Verbesserung des Durchsatzes um den Faktor: 8.33/3.12 = Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 8

9 Pipelining VI Probleme beim Pipelining Unterschiedliche Bearbeitungszeit (hier Durchlaufzeit durch Logik) 50 ps 20 ps 150 ps 20 ps 100 ps 20 ps Comb. logic A R e g Comb. logic B R e g Comb. logic C R e g Delay = 510 ps Throughput = 5.88 GIPS Clock (a) Hardware: Three-stage pipeline, nonuniform stage delays I1 I2 I3 A B C A B C A B C Time (b) Pipeline diagram Abbildung: [BO10, S. 430] 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 9

10 Pipelining VII Probleme beim Pipelining Der Durchsatz der Pipeline wird durch die langsamste Stufe bestimmt Befehlsverarbeitung Befehlsholphase (Zugriff auf den Hauptspeicher, 100 ns) Befehlsdekodierung (Steuerwerk des Prozessors) Befehlsausführung (z. B. ein andl %eax,%ebx, Registerspeicher 1 ns) Befehlsausführung kann außerdem einen weiteren Zugriff auf den Speicher (andl A,%ebx) haben. Zuordnung der Befehlsausführung auf drei Pipelinestufen evt. suboptimal. 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 10

11 Pipelining VIII Probleme beim Pipelining Feinere Unterteilung in mehr Pipelinestufen 50 ps 20 ps 50 ps 20 ps 50 ps 20 ps 50 ps 20 ps 50 ps 20 ps 50 ps 20 ps Comb. logic R e g Comb. logic R e g Comb. logic R e g Comb. logic R e g Comb. logic R e g Comb. logic R e g Clock Delay = 420 ps, Throughput = GIPS Abbildung: [BO10, S. 431] Allerdings: Verdoppelte Anzahl der Pipelinestufen bedeutet nicht verdoppelte Leistung. Durchsatz: 14.29/8.33 = Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 11

12 Pipelining in der Programmierung I Drei Befehle: Es besteht eine sogenannte Datenabhängigkeit zwischen den Instruktionen movl $50,%eax 3 addl %eax,%ebx 4 movl 100(%ebx),%edx 5... Datenabhängigkeit kann zu Problemen führen ggf. muss die Pipeline angehalten werden (Pipeline Stall) 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 12

13 Pipelining in der Programmierung II Abhängigkeit von Befehlen loop : 3 subl %edx,%ebx 4 jne t a r g 5 movl $10,%edx 6 jmp loop 7 t a r g : 8 addl %edi,% esi 9... Wenn erkannt wird, dass ein Sprungbefehl vorliegt, ist der nächste Befehl schon geholt. Ob dieser dann ausgeführt wird oder nicht wird in der Phase der Befehlsausführung entschieden ggf. Verwerfung der Befehle und Laden des Befehls addl %edi,%esi. 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 13

14 Instruktionsverarbeitung mit einer Pipeline I Fünf Instruktionen in einer fünfstufigen Pipeline movl $1,%eax #I F D E M movl $2,%ebx #I2 F D E M movl $3,%ecx #I3 F D E M W movl $4,%edx #I4 F D E M W andl #I5 F D E M W W Cycle 5 W I1 M I2 E I3 D I4 F I5 W Abbildung: [BO10, S. 439] 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 14

15 Instruktionsverarbeitung mit einer Pipeline II Aufteilung auf fünf Phasen Holen des Befehls aus dem Speicher (F) Lesen der Register und dekodieren des Befehls (D) Ausführen der Operationen, berechnen einer Adresse (E) Zugreifen auf Operanden im Datenspeicher (M) Schreiben des Ergebnisses in ein Register (W) 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 15

16 Instruktionsverarbeitung mit einer Pipeline III # prog x000: movl $10,%edx F D E M W 0x006: movl $3,%eax F D E M W 0x00c: nop F D E M W 0x00d: nop F D E M W 0x00e: nop F D E M W 0x00f: addl %edx,%eax F D E M W 0x011: F D E M W Cycle 6 W R[%eax] 3 Cycle 7 D vala R[%edx] = 10 valb R[%eax] = 3 Abbildung: [BO10, S. 443] 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 16

17 Instruktionsverarbeitung mit einer Pipeline IV # prog x000: movl $10,%edx F D E M W 0x006: movl $3,%eax F D E M W 0x00c: nop F D E M W 0x00d: nop F D E M W 0x00e: addl %edx,%eax F D E M W 0x010: F D E M W Cycle 6 W R[%eax] 3 D vala R[%edx] = 10 valb R[%eax] = 0 Error Abbildung: [BO10, S. 444] 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 17

18 Instruktionsverarbeitung mit einer Pipeline V # prog x000: movl $10,%edx F D E M W 0x006: movl $3,%eax F D E M W 0x00c: nop F D E M W 0x00d: addl %edx,%eax F D E M W 0x00f: F D E M W Cycle 5 W R[%edx] 10 M M_valE = 3 M_dstE = %eax D vala R[%edx] = 0 valb R[%eax] = 0 Error Abbildung: [BO10, S. 445] 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 18

19 Instruktionsverarbeitung mit einer Pipeline VI Wie die Beispiele gezeigt haben, ist Pipelining nicht trivial In diesem Fall haben die Datenabhängigkeiten zwischen den Befehlen zu Problemen bei der Befehlsverarbeitung geführt. Einfacher Lösungsansatz einfügen von nops Allerdings ist die Effizienz des Pipelinings damit deutlich verschlechtert Lösung: Forwarding/Bypassing (vgl. [BO10, S. 449],[PH05, S. 303 ff.]) Datenabhängigkeiten sind nicht die einzigen Probleme 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 19

20 Instruktionsverarbeitung mit einer Pipeline VII Konflikte Die Datenabhängigkeit wird beim Pipelining auch als Konflikt 2 bezeichnet. Datenkonflikt (data hazard): Abhängigkeiten von Daten, die Pipeline muss angehalten werden, da ein Befehl auf den Abschluss eines anderen wartet. Eine Lösung (wie gesehen): Einfügen von nops (Bubbles) Steuerkonflikt (control hazard): Befehl der geholt wurde, ist nicht der, der ausgeführt werden soll Z. B. Sprungbefehl Strukturkonflikte (structural hazard): Befehlskombinationen können nicht in einem Taktzyklus ausgeführt werden, da die Hardware das nicht unterstützt Z. B. Zugriff auf denselben Speicher 2 Hazard 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 20

21 Instruktionsverarbeitung mit einer Pipeline VIII Ausblick Bei einem modernen Prozessor (Intel, AMD) hat die Pipeline deutlich mehr Stufen. Intel Pentium IV hat bis zu 31 Stufen Intel Core i7 hat 14 Stufen Problem der vielen Stufen Beim Leeren der Pipeline (z. B.) Steuerkonflikt dauert es entsprechend lange, bis die Pipeline wieder gefüllt ist. Bei Steuerkonflikten gibt es verschiedenste Ansätze, diese zu minimieren Sprungvorhersage (branch prediction) Inhalt der Vorlesung Rechnerarchitektur, Material im SVN (Material/Sprungvorhersage) 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 21

22 Rechnersystem mit Bussen Übersicht 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 22

23 Rechnersystem mit Bussen Unterscheidung Unterscheidung: Ein- und Mehrbussysteme Nachteil von Einbussystemen: Nur ein Datentransport zu einer Zeit, Busgeschwindigkeit wird durch die Länge und kapazitive Last beschränkt Abhilfe: Hierarchisches Mehrbussystem mit unterschiedlichen Geschwindigkeiten und Protokollen In der Übersicht: Aufteilung in lokalen Bus usw. Wie wird die Steuerung der unterschiedlichen Komponenten, die an einem Bus hängen vorgenommen Benutzung des X87-Coprozessors (x87 FPU) Gleitkommazahlberechnung wird angestoßen Wie erfährt der Prozessor, wann die Berechnung fertig ist? Die zwei zentralen Konzepte sind Polling und Interrupts Anderes Beispiel: Direct Memory Access 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 23

24 Direct Memory Access (DMA) I Es kommt häufig vor, dass größere Datenmengen zwischen einem Peripheriegerät und dem Speicher transportiert werden müssen. Sollen zum Beispiel Daten aus dem Hauptspeicher auf die Harddisk ausgelagert werden, müsste das folgendermaßen ablaufen: Schritt 1: Die CPU liest aus dem Speicher das erste Datenwort Schritt 2: Anschließend übergibt die CPU dieses Datenwort an den Harddisk-Controller Schritt 3: zurück zu 1 Zur Entlastung der CPU hat man den sogenannten Direct Memory Access (DMA) eingeführt. Der Vorteil ist, dass die CPU an dem Datentransfer nicht beteiligt ist und andere Aufgaben erledigen kann. Außerdem wird der Bus nur einmal (und nicht zweimal) belegt. 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 24

25 Direct Memory Access (DMA) II 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 25

26 Direct Memory Access (DMA) III 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 26

27 Direct Memory Access (DMA) IV Signale auf dem Steuerbus, um Zugriff zu Steuern BR und BG BR Bus Request Busanforderung BG Bus Grant Busbewilligung Interna des DMA-Controllers Adresse Länge der zu übertragenden Daten Lesen oder Schreiben verschiedene Modi vorhanden 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 27

28 Direct Memory Access (DMA) V Verschiedene Phasen eines Buszuteilungszyklus Der DMA-Controller fordert den Bus vom Mikroprozessor durch das Signal BR an Der Prozessor beendet seinen Buszyklus, koppelt sich vom Bus ab und signalisiert die Busfreigabe durch das Signal BG Der DMA-Controller übernimmt den Bus für einen Buszyklus (cycle-stealing mode) oder für mehrere aufeinanderfolgende Buszyklen (burst mode, block mode). Der DMA-Controller gibt den Bus wieder frei und signalisiert dies durch BR=inaktiv. Der Mikroprozessor nimmt daraufhin BG zurück und übernimmt wieder den Bus. 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 28

29 Direct Memory Access (DMA) VI Graphische Darstellung als Timing-Diagramm Was passiert, wenn mehrere Geräte an einem Bus angeschlossen sind? 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 29

30 Systemstrukturen: Daisy Chain I Allgemeiner: Anzahl von Geräten, die den Bus (als Master) verwenden dürfen 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 30

31 Systemstrukturen: Daisy Chain II Die Master bilden eine Prioritätenkette (Busarbiter-Daisy-Chain), verbunden durch Bus Grant BGT Die Priorität nimmt mit dem Abstand vom Mikroprozessor ab. Die Priorisierungszeit ist von der Laufzeit durch die Kette abhängig. Logik für die Priorisierung und Buszuteilung ist über die Kettenglieder verteilt. Funktionsweise: Master melden ihre Anforderung durch Master-Bus-Request MBRQ an. Die Arbiter leiten diese Anforderungen als Bus-Request BRQi zum Prozessor weiter (wired or). Prozessor koppelt sich vom Bus ab und gibt BGT an den Master0. Wenn beim Master0 eine Anforderung MBRQ0 vorlag, belegt er den Bus und signalisiert dies durch BBUSY. BGT wird an den nächsten Master in der Kette weitergegeben, wenn kein MBRQ vorliegt. Dadurch kann der nächste Master den Bus belegen oder BGT weitergeben. 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 31

32 Systemstrukturen: Daisy Chain III Vorteile dieser Realisierung: wenige Signalleitungen, dezentrale einfache Logik, weitere Master leicht anschließbar Nachteile dieser Realisierung: Priorisierungszeit ist von der Kettenlaufzeit abhängig Bus-Totzeiten. Weitere Probleme bei Bussen Aushungerung Faire Priorisierung, verschiedene Techniken möglich Auch denkbar: Zentraler Busarbiter 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 32

33 Systemstrukturen: Zentraler Busarbiter Kettenlaufzeit kann eliminiert werden 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 33

34 Komponenten (Struktur) eines Intel-Rechners 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 34

35 Zusammenfassung und Ausblick Pipelining Busse Nächste Vorlesung behandelt Festplatten/SSD 8. Dezember 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 35

Das Prinzip an einem alltäglichen Beispiel

Das Prinzip an einem alltäglichen Beispiel 3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und

Mehr

Arbeitsfolien - Teil 4 CISC und RISC

Arbeitsfolien - Teil 4 CISC und RISC Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Vorlesung: Technische Informatik 3

Vorlesung: Technische Informatik 3 Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Rechnergrundlagen SS 2007. 11. Vorlesung

Rechnergrundlagen SS 2007. 11. Vorlesung Rechnergrundlagen SS 2007 11. Vorlesung Inhalt Evaluation der Lehre (Auswertung) Synchroner/asynchroner Systembus Kontrollfluss/Datenfluss RISC vs. CISC Speicherhierarchie Cache Lesen Schreiben Überschreiben

Mehr

Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes

Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes Grundlagen der Informatik III Wintersemester 2010/2011 4. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la

Mehr

Technische Informatik

Technische Informatik Technische Informatik Eine einführende Darstellung von Prof. Dr. Bernd Becker Prof. Dr. Paul Molitor Oldenbourg Verlag München Wien Inhaltsverzeichnis 1 Einleitung 1 1.1 Was ist überhaupt ein Rechner?

Mehr

Einführung in die technische Informatik

Einführung in die technische Informatik Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen

Mehr

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011

Grundlagen der Informatik III Wintersemester 2010/2011 Grundlagen der Informatik III Wintersemester 2010/2011 Wolfgang Heenes, Patrik Schmittat 2. Aufgabenblatt mit Lösungsvorschlag 08.11.2010 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen

Mehr

1. Übung - Einführung/Rechnerarchitektur

1. Übung - Einführung/Rechnerarchitektur 1. Übung - Einführung/Rechnerarchitektur Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen 1. Aufgabe: Was ist Hard- bzw. Software? a Computermaus b Betriebssystem c Drucker d Internetbrowser

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

I. II. I. II. III. IV. I. II. III. I. II. III. IV. I. II. III. IV. V. I. II. III. IV. V. VI. I. II. I. II. III. I. II. I. II. I. II. I. II. III. I. II. III. IV. V. VI. VII. VIII.

Mehr

Daten- Bus. Steuerbus

Daten- Bus. Steuerbus 1 Grundlagen... 1 1.1 Rechnerarchitektur... 1 1.2 Takt... 2 1.3 Speicherarchitektur... 2 2 Mikroprozessor... 4 2.1 Begriffsbestimmung... 4 2.2 Geschichte... 4 2.3 Aufbau eines einfachen Mikroprozessors...

Mehr

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 2.1. Aufbau eines Rechners in Ebenen 3 2.2. Die Ebene der elektronischen Bauelemente 5 2.3. Die Gatterebene 5 2.3.1 Einfache

Mehr

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC)

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) Steuerungen 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) VPS - Funktion der Steuerung in der Schaltungstopologie

Mehr

11.0 Rechnerarchitekturen

11.0 Rechnerarchitekturen 11.0 Rechnerarchitekturen Die Ziele dieses Kapitels sind: Kennen lernen der Rechnerklassifikation nach Flynn Betrachtung von Prozessorarchitekturen auf verschiedenen Abstraktionsebenen - Befehlsarchitektur

Mehr

Raytracing auf Desktop PCs Optimizing Cache Usage (Intel Corp.)

Raytracing auf Desktop PCs Optimizing Cache Usage (Intel Corp.) Raytracing auf Desktop PCs Optimizing Cache Usage (Intel Corp.) von Martin Stöcker Motivation Geschwindigkeit der Prozessoren verdoppelt sich alle 18 Monate (Moore s Law) Geschwindigkeit des Speichers

Mehr

Computer-Architektur Ein Überblick

Computer-Architektur Ein Überblick Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2012 / 2013. Vorlesung 9, Dienstag 18.

Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2012 / 2013. Vorlesung 9, Dienstag 18. Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2012 / 2013 Vorlesung 9, Dienstag 18. Dezember 2012 (Performance Tuning, Profiling, Maschinencode) Prof. Dr.

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit) Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Mikroprozessor als universeller digitaler Baustein

Mikroprozessor als universeller digitaler Baustein 2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen

Mehr

Technische Informatik. Der VON NEUMANN Computer

Technische Informatik. Der VON NEUMANN Computer Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen

Mehr

Übungen zu Grundlagen der Rechnerarchitektur und -organisation (ÜGRa)

Übungen zu Grundlagen der Rechnerarchitektur und -organisation (ÜGRa) Übungen zu Grundlagen der Rechnerarchitektur und -organisation (ÜGRa) Aufgabenblatt 07 Ausgabe: 2016-06-13 Abgabe: 2016-06-27 Aufgabe 1: Die MIPS-Architektur ist eine typische Register-Register-Architektur

Mehr

RO-Tutorien 3 / 6 / 12

RO-Tutorien 3 / 6 / 12 RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 4 AM 21.05.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Leistung und Pipelining. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Leistung und Pipelining. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Leistung und Pipelining Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Leistung Leistungsmessung Leistungssteigerung Pipelining Einführung in die

Mehr

Inhalt Teil 6 (Busse Allgemein, Busarbitration) aus 5. Busse und Systemstrukturen

Inhalt Teil 6 (Busse Allgemein, Busarbitration) aus 5. Busse und Systemstrukturen Inhalt Teil 6 (Busse Allgemein, Busarbitration) aus 5. Busse und Systemstrukturen 1 5.1 Systemaufbau und Systemstruktur 5.1.1 Einkarten und Ein-Chip-System 5.1.2 Mehrkartensysteme 5.1.3 Ein- und Mehrbussysteme

Mehr

Einführung in die Systemprogrammierung

Einführung in die Systemprogrammierung Einführung in die Systemprogrammierung Speedup: Grundlagen der Performanz Prof. Dr. Christoph Reichenbach Fachbereich 12 / Institut für Informatik 30. April 2015 Eine Aufgabe aus der Praxis Gegeben ein

Mehr

Mikrocomputertechnik. Einadressmaschine

Mikrocomputertechnik. Einadressmaschine technik Einadressmaschine Vorlesung 2. Mikroprozessoren Einführung Entwicklungsgeschichte Mikroprozessor als universeller Baustein Struktur Architektur mit Akku ( Nerdi) FH Augsburg, Fakultät für Elektrotechnik

Mehr

Codesigned Virtual Machines

Codesigned Virtual Machines Codesigned Virtual Machines Seminar Virtualisierung Philipp Kirchhofer philipp.kirchhofer@student.kit.edu Institut für Technische Informatik Lehrstuhl für Rechnerarchitektur Universität Karlsruhe (TH)

Mehr

Das Rechnermodell von John von Neumann

Das Rechnermodell von John von Neumann Das Rechnermodell von John von Neumann Historisches Die ersten mechanischen Rechenmaschinen wurden im 17. Jahhundert entworfen. Zu den Pionieren dieser Entwichlung zählen Wilhelm Schickard, Blaise Pascal

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

3. Rechnerarchitektur

3. Rechnerarchitektur ISS: EDV-Grundlagen 1. Einleitung und Geschichte der EDV 2. Daten und Codierung 3. Rechnerarchitektur 4. Programmierung und Softwareentwicklung 5. Betriebssyteme 6. Internet und Internet-Dienste 3. Rechnerarchitektur

Mehr

Einleitung. Einführung in die Technische Informatik Falko Dressler und Stefan Podlipnig Universität Innsbruck

Einleitung. Einführung in die Technische Informatik Falko Dressler und Stefan Podlipnig Universität Innsbruck Einleitung Einführung in die Technische Informatik Falko Dressler und Stefan Podlipnig Universität Innsbruck Früher Prozessor: ~ 1 MHz Speicher: 8-64 kb Datenträger: Magnetband, Floppy Disk (~1 MB) Einleitung

Mehr

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011 Technische Universität Graz Institut tfür Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2003. 1 Ausblick. Erste

Mehr

3.14 Die Programmieroberfläche Programmierung

3.14 Die Programmieroberfläche Programmierung 121 3.14 Die Programmieroberfläche Programmierung Besonderheiten Die Oberflächen der einzelnen Quellen (3S, KW-Software, Siemens-TIA-Portal, logi.cad 3, PAS4000) sind in sich unterschiedlich. Aber auch

Mehr

Hardware/Software-Codesign

Hardware/Software-Codesign Klausur zur Lehrveranstaltung Hardware/Software-Codesign Dr. Christian Plessl Paderborn Center for Parallel Computing Universität Paderborn 8.10.2009 Die Bearbeitungsdauer beträgt 75 Minuten. Es sind keine

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

B1 Stapelspeicher (stack)

B1 Stapelspeicher (stack) B1 Stapelspeicher (stack) Arbeitsweise des LIFO-Stapelspeichers Im Kapitel "Unterprogramme" wurde schon erwähnt, dass Unterprogramme einen so genannten Stapelspeicher (Kellerspeicher, Stapel, stack) benötigen

Mehr

Einführung in die Technische Informatik [TI]

Einführung in die Technische Informatik [TI] Computer and Communication Systems (Lehrstuhl für Technische Informatik) Einführung in die Technische Informatik [TI] Falko Dressler und Stefan Podlipnig Universität Innsbruck [TI] Winter 2012/2013 Einleitung

Mehr

Technische Informatik 2 Adressierungsarten

Technische Informatik 2 Adressierungsarten Technische Informatik 2 Adressierungsarten Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute X-Adressmaschine 0-Adressmaschine 1-Adressmaschine 2-Adressmaschine

Mehr

Hinweise 80x86-Architektur

Hinweise 80x86-Architektur Hinweise 80x86-Architektur Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Hinweise 80x86-Architektur

Mehr

Im Original veränderbare Word-Dateien

Im Original veränderbare Word-Dateien Das Von-Neumann-Prinzip Prinzipien der Datenverarbeitung Fast alle modernen Computer funktionieren nach dem Von- Neumann-Prinzip. Der Erfinder dieses Konzeptes John von Neumann (1903-1957) war ein in den

Mehr

Hardware-basierte Virtualisierung

Hardware-basierte Virtualisierung Hardware-basierte Virtualisierung Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2011/2012 Hardware-basierte Virtualisierung 1/22

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Der Toy Rechner Ein einfacher Mikrorechner

Der Toy Rechner Ein einfacher Mikrorechner Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte

Mehr

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer ITIS-D'' IT-Infrastruktur WS 2014/15 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz D'': Rechnerstrukturen, Teil 3 v1.0, 2014/11/27 Folie D''-1 Dieser Foliensatz Vorlesungsübersicht Seminar Wiss.

Mehr

L3. Datenmanipulation

L3. Datenmanipulation L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

INFORMATIK Oberstufe. Funktionsweise eines Rechners

INFORMATIK Oberstufe. Funktionsweise eines Rechners INFORMATIK Oberstufe Funktionsweise eines Rechners Lehrplan Inf 12.3 (ca. 17 Std.): Grundlegende Kenntnisse über den Aufbau eines Rechners und seiner prinzipiellen Funktionsweise helfen den Schülern, den

Mehr

Kapitel VI. Speicherverwaltung. Speicherverwaltung

Kapitel VI. Speicherverwaltung. Speicherverwaltung Kapitel VI Speicherverwaltung 1 Speicherverwaltung Computer exekutiert Programme (mit Daten) im Hauptspeicher. Hauptspeicher: Großes Array von Wörtern (1 oder mehrere Bytes) Jedes Wort hat eine eigene

Mehr

Hardware-basierte Virtualisierung

Hardware-basierte Virtualisierung Hardware-basierte Virtualisierung Dr.-Ing. Volkmar Sieh Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 V. Sieh Hardware-basierte

Mehr

Besprechung des 3. Übungsblattes MIMA-Interpreter MIMA-Aufgabe: Primzahltest Weitere MIMA-Aufgaben online

Besprechung des 3. Übungsblattes MIMA-Interpreter MIMA-Aufgabe: Primzahltest Weitere MIMA-Aufgaben online Themen heute Besprechung des 3. Übungsblattes MIMA-Interpreter MIMA-Aufgabe: Primzahltest Weitere MIMA-Aufgaben online Besprechung des 3. Übungsblattes Aufgabe 3 Speicherplätze für Mikrocode-Anweisungen

Mehr

HW/SW Codesign 5 - Performance

HW/SW Codesign 5 - Performance HW/SW Codesign 5 - Performance Martin Lechner e1026059 Computer Technology /29 Inhalt Was bedeutet Performance? Methoden zur Steigerung der Performance Einfluss der Kommunikation Hardware vs. Software

Mehr

Programmierung Paralleler Prozesse

Programmierung Paralleler Prozesse Vorlesung Programmierung Paralleler Prozesse Prof. Dr. Klaus Hering Sommersemester 2007 HTWK Leipzig, FB IMN Sortierproblem Gegeben: Menge M mit einer Ordnungsrelation (etwa Menge der reellen Zahlen) Folge

Mehr

Formal Verification of Pipelined Microprocessors

Formal Verification of Pipelined Microprocessors Formal Verification of Pipelined Microprocessors Daniel Kröning Universität des Saarlandes Gegenstand der Dissertation ist die formale Verifikation von Mikroprozessoren mit Pipeline. Dies beinhaltet auch

Mehr

Angewandte Informatik

Angewandte Informatik Angewandte Informatik Teil 2.1 Was ist Hardware? Die Zentraleinheit! 1 von 24 Inhaltsverzeichnis 3... Was ist Hardware? 4... Teile des Computers 5... Zentraleinheit 6... Die Zentraleinheit 7... Netzteil

Mehr

Legen Sie den Ausweis (mit Lichtbild!) griffbereit auf den Platz! Dieses Aufgabenheft umfasst 18 Seiten. Überprüfen Sie die Vollständigkeit!

Legen Sie den Ausweis (mit Lichtbild!) griffbereit auf den Platz! Dieses Aufgabenheft umfasst 18 Seiten. Überprüfen Sie die Vollständigkeit! Department Informatik Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Martensstraße 3, 91058 Erlangen 08.02.2016 Klausur zu Grundlagen der Rechnerarchitektur

Mehr

7 Ein einfacher CISC-Prozessor

7 Ein einfacher CISC-Prozessor 7 Ein einfacher CISC-Prozessor In diesem Kapitel wird ein einfacher Prozessor vorgestellt. Die Architektur, die wir implementieren, wurde von R. Bryant und D. O Hallaron entworfen und verwendet eine Untermenge

Mehr

CA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder

CA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder CA Übung 30.01.2006 Hallo zusammen! Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder Adrian Schüpbach: scadrian@student.ethz.ch Christian Fischlin: cfischli@student.ethz.ch

Mehr

Grundlagen der Wirtschaftsinformatik

Grundlagen der Wirtschaftsinformatik Grundlagen der Wirtschaftsinformatik 1.1 Grundlagen der Hard- und Software Grundlagen der Hardware Definition und Hauptaufgaben der Hardware Grundprinzipien der Rechentechnik Die Hardwarekomponenten eines

Mehr

Lektion 3: Was ist und was kann ein Computer?

Lektion 3: Was ist und was kann ein Computer? Lektion 3: Was ist und was kann ein Computer? Helmar Burkhart Informatik burkhart@ifi.unibas.ch EINFÜHRUNG IN DIE INFORMATIK I 3-0 Übersicht Lektion 3 Hardware Software Aufbau eines Computers Rechnerkern

Mehr

Betriebssysteme Vorstellung

Betriebssysteme Vorstellung Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen

Mehr

Grundlagen der Hard- und Software. Prof. Dr.-Ing. Fischer FH Deggendorf

Grundlagen der Hard- und Software. Prof. Dr.-Ing. Fischer FH Deggendorf Grundlagen der Hard- und Software Prof. Dr.-Ing. Fischer FH Deggendorf Gliederung Grundlagen der Hardware Definition und Hauptaufgabe der Hardware Grundprinzipien der Rechentechnik Die Hardwarekomponenten

Mehr

Lösungsvorschlag zur 4. Übung

Lösungsvorschlag zur 4. Übung Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 4. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche Aussagen zu Bewertungskriterien

Mehr

N Bit binäre Zahlen (signed)

N Bit binäre Zahlen (signed) N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101

Mehr

5. Digitale Schnittstellen und Vernetzung im Überblick

5. Digitale Schnittstellen und Vernetzung im Überblick 5. Digitale Schnittstellen und Vernetzung im Überblick 5.1 Schnittstellen für Computerperipherie speziell: USB, FireWire 5.2 Drahtgebundene Netztechnologien z.b. Ethernet, ATM 5.3 Drahtlose Netztechnologien

Mehr

Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte

Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Intel 80x86 symmetrische Multiprozessorsysteme Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff

Mehr

Convey, Hybrid-Core Computing

Convey, Hybrid-Core Computing Convey, Hybrid-Core Computing Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 09 Universität Mannheim Markus Müller 1 Inhalt Hybrid-Core Computing? Convey HC-1 Überblick

Mehr

Technische Informatik II

Technische Informatik II Institut für Technische Informatik und Kommunikationsnetze Technische Informatik II Übung 3: Input / Output Hinweis: Weitere Aufgaben zu diesem Thema finden sie in den Begleitbüchern zur Vorlesung. Aufgabe

Mehr

Hardware Steuerwerk. Dr.-Ing. Volkmar Sieh. Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008

Hardware Steuerwerk. Dr.-Ing. Volkmar Sieh. Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Hardware Steuerwerk Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Hardware Steuerwerk 1/18 2008-06-23 CPU-Struktur Hardware

Mehr

Neue Prozessor-Architekturen für Desktop-PC

Neue Prozessor-Architekturen für Desktop-PC Neue Prozessor-Architekturen für Desktop-PC Bernd Däne Technische Universität Ilmenau Fakultät I/A - Institut TTI Postfach 100565, D-98684 Ilmenau Tel. 0-3677-69-1433 bdaene@theoinf.tu-ilmenau.de http://www.theoinf.tu-ilmenau.de/ra1/

Mehr

Maschinenorientierte Programmierung

Maschinenorientierte Programmierung Prof. Dr. Sven-Hendrik Voß Wintersemester 2015 Technische Informatik (Bachelor), Semester 2 Termin 10, 08.12.2015 Maschinenorientierte Programmierung Seite 2 Timer- und Counter-Programmierung Maschinenorientierte

Mehr

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI)

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI) Serielle Kommunikation mit dem Arduino Teil 1: Das Serial Peripheral Interface (SPI) Axel Attraktor e.v. 4. Juni 2012 Axel (Attraktor e.v.) 5. Arduino-Stammtisch 4. Juni 2012 1 / 25 Serielle Kommunikation

Mehr

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Von-Neumann-Rechner (John von Neumann : 1903-1957) C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Quelle: http://www.cs.uakron.edu/~margush/465/01_intro.html Analytical Engine - Calculate

Mehr

Kapitel 2: Betriebssysteme

Kapitel 2: Betriebssysteme LUDWIG- MAXIMILIANS- UNIVERSITY MUNICH DEPARTMENT INSTITUTE FOR INFORMATICS Skript zur Vorlesung: Einführung in die Informatik: Systeme und Anwendungen Sommersemester 2013 Kapitel 2: Betriebssysteme Vorlesung:

Mehr

Prüfung VO Betriebssysteme SS2008 / 7. Juli 2008

Prüfung VO Betriebssysteme SS2008 / 7. Juli 2008 Name: Matrikel-Nr: Prüfung VO Betriebssysteme SS2008 / 7. Juli 2008 Bitte schreiben Sie leserlich und antworten Sie kurz und präzise. 1. Zeichnen Sie das Schichten-Modell eines Computersystems und markieren

Mehr

Memory Models. 17. September 2012

Memory Models. 17. September 2012 Memory Models 17. September 2012 Here Be Dragons In addition, programming idioms used by some programmers and used within Sun s Java Development Kit is not guaranteed to be valid according the existing

Mehr

Inhalt. Prozessoren. Curriculum Manfred Wilfling. 28. November HTBLA Kaindorf. M. Wilfling (HTBLA Kaindorf) CPUs 28. November / 9

Inhalt. Prozessoren. Curriculum Manfred Wilfling. 28. November HTBLA Kaindorf. M. Wilfling (HTBLA Kaindorf) CPUs 28. November / 9 Inhalt Curriculum 1.4.2 Manfred Wilfling HTBLA Kaindorf 28. November 2011 M. Wilfling (HTBLA Kaindorf) CPUs 28. November 2011 1 / 9 Begriffe CPU Zentraleinheit (Central Processing Unit) bestehend aus Rechenwerk,

Mehr

Compiler: Vom Code zum Maschinen-Code. C Programmierung - Vorlesung 2 Hochschule Regensburg 19.03.2012 Universitätsstraße 31, 93053 Regensburg

Compiler: Vom Code zum Maschinen-Code. C Programmierung - Vorlesung 2 Hochschule Regensburg 19.03.2012 Universitätsstraße 31, 93053 Regensburg Compiler: Vom Code zum Maschinen-Code C Programmierung - Vorlesung 2 Hochschule Regensburg 19.03.2012 Universitätsstraße 31, 93053 Regensburg Prof. Dr. Jan Dünnweber Zusammenhänge: C und Assembler Hochsprachen

Mehr

Protected User-Level DMA in SCI Shared Memory Umgebungen

Protected User-Level DMA in SCI Shared Memory Umgebungen Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen

Mehr

Grundlagen der Rechnerarchitektur. Einführung

Grundlagen der Rechnerarchitektur. Einführung Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011 11. Vorlesung Dr.-Ing. Wolfgang Heenes

Grundlagen der Informatik III Wintersemester 2010/2011 11. Vorlesung Dr.-Ing. Wolfgang Heenes Grundlagen der Informatik III Wintersemester 2010/2011 11. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur ARM, x86 und ISA Prinzipien Übersicht Rudimente des ARM Assemblers Rudimente des Intel Assemblers ISA Prinzipien Grundlagen der Rechnerarchitektur Assembler 2 Rudimente

Mehr

Asynchronous Chain True Single Phase Clock Logik (AC TSPC)

Asynchronous Chain True Single Phase Clock Logik (AC TSPC) Asynchronous Chain True Single Phase Clock Logik (AC TSPC) F. Grassert, A. Wassatsch, D. Timmermann Übersicht Grundlagen / Stand der Entwicklungen Verlustleistungsreduktion: Latch-freie Strukturen Weiterentwicklung:

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Klausur "Informationstechnische Grundlagen" WS 2012/2013

Klausur Informationstechnische Grundlagen WS 2012/2013 PD Dr. J. Reischer 11.02.2013 Klausur "Informationstechnische Grundlagen" WS 2012/2013 Nachname, Vorname Abschluss (BA, MA, FKN etc.) Matrikelnummer, Semester Versuch (1/2/3) Bitte füllen Sie zuerst den

Mehr

Technische Informatik I

Technische Informatik I Technische Informatik I SS 2001 PD Dr. A. Strey Abteilung Neuroinformatik Universität Ulm Inhalt Einführung: Überblick über die historische Entwicklung der Rechnerhardware Teil 1: Digitale Logik kurzer

Mehr