Versuch 3: Zustandsautomat - Periodenmessung

Transkript

1 Hochschule Bochum FB E Elektrotechnik u. Informatik Praktikum EDI - Digitaltechnik Betreuung: P. Hunstig AE-Labor Automobilelektronik Raum C6-09 Versuch 3: Zustandsautomat - Periodenmessung Hinweis: Bitte bereiten Sie sich für diesen Versuch ausreichend vor und bearbeiten Sie die Vorübungen. Andernfalls ist der Versuch nicht in der vorgesehenen Zeit zu bewältigen. Bringen Sie bitte außerdem die Unterlagen von Versuch 1 mit. Kurzbeschreibung des Versuchs In Versuch 2 haben Sie ein erstes synchron getaktetes Schaltwerk aufgebaut. In diesem Versuch werden Sie einen sogenannten Zustandsautomaten realisieren. Dieser hat im Prinzip ein ähnliches Schaltwerk, wird allerdings von externen Eingangssignalen beinflusst, wodurch sich in den Zustandsübergängen Verzweigungen ergeben. Die Automatenlösung erscheint bei unserer einfachen Aufgabenstellung ein bisschen überdimensioniert, ist aber auch bei kleineren Problemen durchaus angebracht und stellt insbesondere bei komplexen Abläufen ein sehr praktikables, weil sehr strukturiertes Lösungsverfahren dar. Die Schaltung wird wieder mit dem Entwicklungsprogramm Quartus generiert und anschließend in einen FPGA-Baustein übertragen. Aufgabenstellung Die zu entwerfende Schaltung (siehe Bild 1) soll mit Hilfe eines Zählers und eines Zustandsautomaten die Periodendauer eines Eingangssignals (PowerLine) messen. Als Eingangssignal stellen wir uns die auf TTL-Pegel (0-5V) reduzierte Netzspannung mit ca. 50 Hz vor. Der Zähler soll mit Hilfe eines 1 khz-taktes fortlaufend die Periodendauer des PowerLine- Signals in Millisekunden (ms) messen. Die Messung der Periodendauer soll jeweils mit der steigenden Flanke des PowerLine-Signals beginnen. Der Zähler zählt die Millisekunden bis zur nächsten steigenden PowerLine-Flanke. Damit ist die jeweilige Messung beendet und der Zählerstand wird in einem Speichermodul (8-fach D-Flipflops lpm_ff ) abgespeichert. Gleichzeitig beginnt sofort die nächste Messung. Der Inhalt des Speichermoduls enthält den Wert der letzten Periodenmessung in ms und soll auf einer 2-stelligen Hexadezimalanzeige dargestellt werden (nicht in Bild 1 enthalten). Zum Anschluss der Anzeige werden Sie auf Ihren 7-Segment-Decoder aus Versuch 1 zurückgreifen und diesen in 2-facher Ausführung an den Ausgang des Speichermoduls anschließen. Die Aufgabe des Automaten besteht darin, den Zähler und den Speicher in der richtigen Zeitabfolge mit entsprechenden Signalen zu steuern. Die Periodenmessung wird dazu in mehrere Zeitabschnitte eingeteilt, denen entsprechende Automatenzustände zugeordnet werden. Die Automatenzustände unterscheiden sich (in der Regel) durch die unterschiedlichen Aktionen, die in dem jeweiligen Zeitabschnitt ausgeführt werden (z.b. Zähler rücksetzen; weiterzählen; Messwert speichern). Zur Realisierung der richtigen Automatensteuerung müssen Sie sich die notwendigen Aktionen und Zeitabfolgen klarmachen und daraus ein Zustandsübergangsdiagramm erstellen. Daraus lässt sich dann, wie beim Frequenzteiler in Versuch 2, die Wahrheitstabelle für die Zustandsübergänge ableiten und daraus die konkrete Automatenschaltung mit Flipflops und Gatterlogik aufbauen. Das Aufstellen der Wahrheitstabelle und die Ermittlung der Übergangsfunktionen für die Flipflop-Eingänge bleibt Ihnen in Versuch 3 allerdings erspart, da Ihnen ein Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 1 / 10

2 Hochsprachencompiler einen wesentlichen Teil der Arbeit abnimmt, indem Sie den Automaten in der Hardwarebeschreibungssprache AHDL programmieren (ähnlich wie VHDL, aber einfacher). Ziel dieses Versuchs Im Versuch sollen die einzelnen Entwurfsschritte zur Realisierung einer strukturierten Ablaufsteuerung mit Hilfe eines Zustandsautomaten am Beispiel einer Periodenmessung geübt werden: Entwicklung eines Zustandsautomaten Bestimmung der notwendigen Zustände und Aktionen Entwurf des Zustandsübergangsdiagramms Realisierung des Automaten mit AHDL Testen der Schaltung mit Hilfe der Simulation Übertragen der Schaltung in einen FPGA Schaltungsübersicht Die Periodendauer eines Eingangssignals soll mit Hilfe eines Zustandsautomaten gemessen und auf einer 7-Segment-Anzeige hexadezimal ausgegeben werden. Das Blockschaltbild mit den wesentlichen Schaltungsmodulen ist in Bild 1 wiedergegeben. Einige Elemente, die für den Automatenentwurf nicht relevant sind, wohl aber für die Gesamtfunktion, werden später noch hinzugefügt (7-Segment-Decoder für die Ausgabe, Frequenzteiler für den passenden Systemtakt, Flipflops zur Taktsynchronisierung der Eingangssignale). Bild 1: Blockschaltbild (größeres Bild siehe Anhang) Eingangssignale Systemtakt ms_clk : Der zentrale Systemtakt synchronisiert die Zeitabläufe innerhalb der Schaltung mit einer Frequenz von 1 khz (entspr. einer Periodendauer von 1 ms). Alle an den Takt angeschlossenen Module reagieren auf die positive Taktflanke. Externes Eingangssignal PowerLine : Das zu messende Eingangssignal wird als Rechtecksignal mit TTL-Pegel (0V/5V) aufgeschaltet. Das Signal kann man sich aus der Netzspannung hergeleitet denken (daher PowerLine) und hat typischerweise eine Frequenz von ca. 50 Hz. Im Versuch wird das Signal aus einem externen Funktionsgenerator gewonnen und kann frequenzmäßig variiert werden. Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 2 / 10

3 Externe Steuereingänge start, stop : Mit der Start-Taste soll die Messung gestartet werden. Mit der Stop-Taste wird die Messung abgebrochen und der aktuelle Messwert auf Dauer festgehalten. Die verwendeten Tasten (pushbuttons) auf unserem Entwicklungsboard sind low-aktiv, d.h., sie erzeugen bei Tastendruck Low-Pegel, in Ruhestellung High-Pegel. Externe Ausgangssignale Messwert Periode : Der Messwert (Periode) wird als 8-Bit-Wort ausgegeben und später auf die externe 7- Segment-Anzeige geschaltet. Das 8-Bit-Wort soll die Länge der zuletzt gemessenen Signalperiode (PowerLine) hexadezimal in Millisekunden darstellen. Zählerausgang cnt_out : Der Zählerausgang wird nur zur Kontrolle während der Schaltungssimulation als Schaltungsausgang benötigt. Statussignal running : Das running-signal wird auf eine LED geschaltet und zeigt an, ob die Messung läuft oder nicht. Im Ruhezustand soll die LED aus sein. Schaltungsmodule Zähler lpm_counter : Der Zähler wird vom 1-kHz-Systemtakt getaktet und soll die Millisekunden einer Periode zählen. Als 8-Bit-Zähler kann er von 0 bis 255 zählen. Gesteuert wird er vom Automaten über zwei zusätzliche Eingänge: Mit High-Pegel an sclr (synchron clear) wird der Zähler mit der nächsten positiven Taktflanke zurückgesetzt. cnt_en (count enable) muss auf High gesetzt werden, damit der Zähler mit positiver Taktflanke weiterzählt. Bei Low-Pegel an cnt_en hält der Zähler an. Dieses Signal wird insbesondere in der Startphase wichtig. Wenn beide Steuereingänge sclr und cnt_en gleichzeitig high sind, hat das Clear- Signal Vorrang, der Zähler wird dann mit positiver Taktflanke zurückgesetzt. Messwertspeicher lpm_ff : Der Speicher besteht aus 8 D-Flipflops, die bei positivem enable-signal mit der nächsten Taktflanke die anliegenden Eingangssignale abspeichern. Der Automat muss das Steuersignal enable am Ende jeder Periodenmessung im richtigen Augenblick aktivieren, damit das Speichermodul den letzten Zählerstand übernimmt. Der 8-Bit- Wert wird später, aufgeteilt in zwei Nibble (je 4 Bit), von zwei 7-Segment-Displays als Hexadezimalwert angezeigt. Zustandsautomat PM_Automat : Der Automat steuert über seine Ausgänge die Zeitabläufe der Periodenmessung. Ihre Aufgabe wird es sein, einen passenden Automaten zu entwerfen, der den richtigen Zeitverlauf gewährleistet. Dazu muss der Automat im rechten Augenblick die richtigen Steuersignale aktivieren, um die notwendigen Aktionen auszulösen. Die detaillierte Aufgabenstellung mit entsprechender Anleitung folgt später. Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 3 / 10

4 Schaltungsstruktur des Zustandsautomaten Der Zustandsautomat stellt eine taktgesteuerte, sequenzielle Schaltung dar, wie Sie sie in Versuch 2 beim Frequenzteiler kennengelernt haben. In Bild 2 sehen Sie die typische Hardwarestruktur eines sogenannten Medwedjev-Automaten, den Sie im Praktikum realisieren werden. Er besteht im Wesentlichen aus Registern (Flipflops) und einem Schaltnetz. Hinweis: In Bild 2 gehören nur die rechten Register zum eigentlichen Automaten. Die Register links in den Eingangsleitungen dienen zur Taksynchronisierung der Eingangssignale und zählen nicht zum eigentlichen Kern der Automatenschaltung. Das Bitmuster der (rechten) Registerausgänge stellt den momentanen Automatenzustand dar, der immer für wenigstens eine Taktperiode andauert. Die Registerausgänge werden zudem als externe Ausgänge des Automaten verwendet. In unserer Praktikumsaufgabe sind das die Signale cnt_clr, cnt_ena, per_wr, running. Die Anzahl der möglichen Automatenzustände ist von der Anzahl der Register abhängig. Mit n Registern können 2 n verschiedene Zustände dargestellt werden. Beim Automatenentwurf ist eine der ersten Überlegungen, wie viele unterschiedliche Zustände die zu realisierende Ablaufsteuerung benötigt. Aus der Anzahl der Zustände ergibt sich dann die Anzahl der mindestens benötigten Register. Zustandswechsel werden immer mit der positiven Taktflanke eingeleitet. Dabei entscheiden die Registereingänge (der rechten Register), welchen Zustand der Automat nach der jeweils folgenden Taktflanke einnimmt. Die Signalzustände an den Registereingängen werden im Schaltnetz erzeugt und sind abhängig von - den zurückgekoppelten Registerausgangssignalen ( = aktueller Zustand), - den externen Eingangssignalen (links) und - den Verknüpfungen im Schaltnetz. Der Entwurf des richtigen Schaltnetzes, bestehend aus kombinatorischer Logik, ist eine der Hauptaufgaben beim Automatendesign. In Versuch 2 haben Sie dieses am Beispiel des Frequenzteilers realisiert. Die dort entwickelte Ablaufsteuerung durchlief 6 Zustände und kann als Automat ohne externe Steuereingänge betrachtet werden. In diesem Praktikumsversuch wird Ihnen die Entwicklung des Schaltnetzes durch die Verwendung der Hardwareprogrammiersprache AHDL wesentlich erleichtert. Bild 2: Schaltungsstruktur eines Medwedjev-Zustandsautomaten Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 4 / 10

5 Konkrete Anforderungen Die Periodendauer des Eingangssignals PowerLine soll mit Hilfe eines Zustandsautomaten kontinuierlich gemessen und auf einer 7-Segment-Anzeige hexadezimal ausgegeben werden. Der Systemtakt beträgt 1 khz. Die Periodendauer soll auf 1 ms genau erfasst werden. Gemessen wird jeweils zwischen 2 positiven Signalflanken von PowerLine. Der Messwert soll mit 8 Bit erfasst und hexadezimal auf einem 2-stelligen 7-Segment- Display angezeigt werden. Nach dem Einschalten befindet sich der Automat im Ruhezustand Idle. Mit der Start-Taste wird die Messung gestartet. Achtung: Auch die erste Messung soll bereits das richtige Ergebnis einer vollständigen Periode liefern. Daher muss der Automat nach dem Start erst einmal auf die erste positive Signalflanke warten und dann die erste Periodenzählung beginnen. Mit der Stop-Taste wird die Messung beendet und der letzte Messwert auf der Anzeige, bzw. im Speichermodul eingefroren. Bild 3 (siehe Anhang Timing-Diagramm ) zeigt einen typischen Zeitverlauf der Messung mit folgenden Signalen: ms_clk: Systemtakt mit 1 khz start: Starttaste, startet die Messung mit High-Pegel stop: Stoptaste (im Beispiel-Diagramm (Bild 3) nicht aktiv) PowerLine: zu messendes Signal, hier ca. 50 Hz cnt_out: Zählerausgang, wird mit positiver PowerLine-Flanke zurückgesetzt und zählt bis zur nächsten positiven Flanke die Systemtakte Periode: Messwert = Speicherausgang. Mit Hilfe des Steuersignals enable (= per_wr ) wird bei jeder positiven PowerLine-Flanke der erreichte Zählerstand im Speicher ( lpm_ff ) abgespeichert und auf die anzuschließende Anzeige geschaltet. Die Messwerte werden immer um 1 niedriger angezeigt, da der Zähler bei 0 anfängt zu zählen (nicht bei 1). Die erste Periode wird mit 13 hex angezeigt, das bedeutet dezimal 19+1 = 20 ms.die zweite Periode ist im Beispiel um 1 ms länger. running: Statusanzeige, wird auf eine LED geschaltet und zeigt mit High-Pegel den aktiven Messmodus an PM_Automat: Zustandsanzeige des Automaten (keine Signalleitung). Bei jedem Flankenwechsel der Zustandsanzeige wechselt der Automat in einen neuen Zustand. Entwickeln Sie nun aus der Aufgabenstellung und dem vorgegebenen Zeitdiagramm einen passenden Automaten. Vorübung siehe nächste Seite Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 5 / 10

6 Vorübung Hilfestellung Welche unterschiedlichen Aktionen bzw. Zustände sind für die gestellte Aufgabe notwendig? Welche Steuersignale werden in den jeweiligen Zuständen aktiviert? D.h., welche Pegel (Low / High) besitzen die Automaten-Ausgänge in den einzelnen Zuständen? Entwickeln Sie aus diesen Überlegungen ein konkretes und vollständiges Zustandsübergangsdiagramm, wie es beispielhaft in Bild 3 dargestellt ist. Hilfestellung bietet auch das Timindiagramm in Bild 4 (siehe Anhang). Das Diagramm in Bild 3 zeigt ein willkürliches Beispiel eines Automaten, das allerdings schon viele Ähnlichkeiten mit der Lösung für unsere Aufgabe hat. - Die Kreise stellen die verschiedenen Zustände des Automaten mit seinen Ausgangssignalen dar (hier: 6 Zustände und 4 Ausgangssignale). Die Ausgangssignale steuern die notwendigen Aktionen außerhalb des Automaten. Das Bitmuster der Ausgangssignale muss der Entwickler für jeden Zustand so festlegen, wie es für die Aufgabenstellung sinnvoll ist. - Die Pfeile zwischen den Zuständen charakterisieren die Übergänge, die mit den positiven Taktflanken des Systemtakts erfolgen, in Abhängigkeit von den Eingangssignalen (hier: 3 Eingänge). Beispiel Idle -Zustand: Der Zustand Idle soll der Zustand nach dem Einschalten sein. Die 4 Ausgänge haben das Bitmuster Mit der nächsten Taktflanke ergibt sich der Folgezustand aus den 3 Eingangssignalen. Im Idle -Zustand gibt es hier 3 Verzweigungsmöglichkeiten: 1. Wenn Eingänge = x0x, dann Folgezustand = Idle (=Ausgangszustand) D.h., wenn der Eingang 2 Low-Pegel hat (0), bleibt der Automat im Idle -Zustand. Die Eingänge 1 und 3 spielen keine Rolle (x = don t care). 2. Wenn Eingänge = 11x, dann Folgezustand = Z1 D.h., wenn die Eingänge 1 und 2 beide High-Pegel haben (1), springt der Automat in den Zustand Z1 und die Ausgänge wechseln zum Bitmuster Eingang 3 spielt keine Rolle (x). 3..Wenn Eingänge = 01x, dann Folgezustand = Z5, usw. Bild 3: Beispiel eines Zustandsübergangsdiagramms Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 6 / 10

7 Anhang: Automatenbeispiel in AHDL Das folgende Automatenbeispiel entspricht dem willkürlichen Zustandsübergangsdiagramm in Bild 4 und stellt die konkrete Umsetzung des Diagramms in die Hardwarebeschreibungssprache AHDL dar. Am Versuchstag muss dieses vorgegebene Beispiel entsprechend Ihrem in der Vorübung entwickelten Zustandsübergangsdiagramm an die konkrete Aufgabenstellung angepasst werden. % DI-V3 % % Datei: PM_Automat.tdf % % Periodenmessung % % Anni & Manni, % SUBDESIGN PM_Automat % muss dem Dateinamen entsprechen % ( ms_clk : INPUT; % Systemtakt % pl : INPUT; % Eingangssignal PowerLine % start, stop : INPUT; % Eingangssignale Steuertasten % cnt_clr, cnt_ena : OUTPUT; % Ausgangssignale % per_wr, running: OUTPUT; ) VARIABLE ss: MACHINE OF BITS (cnt_clr, cnt_ena, per_wr, running) % ss = Name des Automaten % % In Klammern: Registerausgaenge % WITH STATES ( Idle = B"1000", % Ruhezustand % Z1 = B"0010", % irgendwas % Z2 = B"1001", % irgendwas % Z3 = B"0111", % irgendwas % Z4 = B"0001", % irgendwas % Z5 = B"0001" ); % irgendwas % BEGIN ss.clk = clk; % interner Automatentakt wird mit externem Taktsignal verbunden % TABLE % Zustandsuebergaenge % ss, pl, start, stop => ss; % Ausgangszustand, Eingaenge => Folgezustand % Idle, x, 0, x => Idle; Idle, 1, 1, x => Z1; Idle, 0, 1, x => Z5; Z1, x, 0, x => Z1; Z1, x, 1, x => Z2; Z2, x, x, x => Z3; Z3, x, x, x => Z4; Z4, x, x, 0 => Z5; Z4, x, x, 1 => Idle; Z5, 1, 0, x => Z5; Z5, x, 1, x => Z1; Z5, 0, 0, x => Z2; END TABLE; END; % Glueck auf! % Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 7 / 10

8 Hardware-Komponenten Altera DE0 Board - Expansion Header The DE0 Board provides two 40-pin expansion headers. Each header connects directly to 36 pins of the Cyclone III FPGA, and also provides DC +5V (VCC5), DC +3.3V (VCC33), and two GND pins. Among these 36 I/O pins, 4 pins are connected to the PLL clock input and output pins of the FPGA allowing the expansion daughter cards to access the PLL blocks in the FPGA. Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 8 / 10

9 Anhang: Blockschaltbild Bild 1: Blockschaltbild Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 9 / 10

10 Anhang: Timingdiagramm Bild 4: Timingdiagramm Das Zeitdiagramm ergibt sich aus der Schaltungssimulation und entspricht einer funktionierenden (noch nicht optimierten) Lösung für die gegebene Aufgabenstellung. (Mit dem willkürlichen Zustandsübergangsdiagramm in Bild 3 hat das Zeitdiagramm nichts zu tun.)). Interessant ist neben einigen Schaltungssignalen insbesondere auch die letzte Zeile, in der die Zustandswechsel gut zu erkennen sind. Aus taktischen Gründen sind allerdings die Zustandsnamen gelöscht, außer beim Idle-Zustand. Einige Hinweise dazu: - Der Zählerausgang (cnt_out) und der Speicherausgang (Periode) werden hexadezimal angezeigt. - Beim Einschalten startet der Automat mit dem Ruhezustand Idle. - Mit Drücken der Start-Taste beginnt die Messphase. Allerdings springt der Automat erstmal in einen Wartezustand, um den Beginn einer neuen PowerLine- Periode abzuwarten. - Sobald der Automat den Beginn der PowerLine-Periode erkannt hat (an dessen High-Pegel), springt er in einen kurzen Zwischenzustand, dessen Bedeutung Sie sich noch klarmachen müssen. - Anschließend geht es in einen Zählzustand, in dem der Zähler mit jedem Systemtakt hochzählt. Dabei wechselt der Automat während der PowerLine-Periode nochmals seinen Zustand. (Warum?) - Am Ende der PowerLine-Periode (gleichzeitig der Begin der nächsten Periode) folgt ein kurzer Zustand, an dessen Ende der Speicher einen neuen Messwert (13) übernimmt und der Zähler zurückgesetzt wird (00). - Anschließend beginnt eine neue Zählphase. - Am Ende dieser neuen PowerLine-Periode übernimmt der Speicher wieder einen neuen Wert. Diesmal den Wert 14hex, da diese Periode zur Demonstration um einen Takt länger ist als die vorhergehende. Praktikum Digitaltechnik - Dipl.-Ing. P. Hunstig - DI-V3_Aufg_SS15 - SS2015 S. 10 / 10