- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden

Transkript

1 sequentielle Schaltungen: digitale Schaltung mit inneren Rückführungen sie haben eine zeitsequentielle Arbeitsweise, wobei die einzelnen diskreten Zeitpunkte durch innere Zustände repräsentiert werden die Ausgangsvariable ist eine Funktion der Eingangsvariablen x i und der inneren Zustandsvariablen z i : y = f ( x 0, x 1,... x n-1, z 0, z 1,... z m-1 ) - Funktion f ist realisierbar durch Verknüpfung mit Grundgattern - Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden bekannte FF-Typen: RS-Flipflops, JK-FF, D-FF, T-FF Grundprinzip: im einfachsten Fall erfolgt eine inneren Rückführung durch 2 Negatoren Q=Q Zustand Q bleibt gespeichert, ist jedoch nicht beeinflußbar

2 RS-Flipflop: Realisierung mit Gattern (z.b. NAND, NOR) 2 Eingänge: S (Set, Setzen) und R (Reset, Rücksetzen) 2 Ausgänge: Q 1 und Q 2 i.a. existiert die Forderung nach einer komplementären Belegung, d.h. Q 2 = Q 1 Realisierung mit NAND bzw. NOR-Gattern Definition: Setzen: S = 1 und R = 0 Q 1 = 1 Q 2 = 0 Rücksetzen: R = 1 und S = 0 Q 1 = 0 Q 2 = 1 ST RS-FF: S R Q 1 Q * 1 Q * Speichern Rücksetzen Setzen unbrauchbar Q 1 = Q 2 SF RS-FF: charakteristische Gleichung eines RS-FF: Q * 1 = S ( R Q 1 ) Q: vor der Zustandsänderung Q * 1 : nach der Zustandsänderung

3 Zeitdiagramm RS-FF Problem: Übergang der Eingangsbelegung R=1, S=1 (Zustand Q 1 =Q 2 =1) zu R=0, S=0 (Zustand speichern, wird Q 1 =1, Q 2 =0 oder Q 1 =0, Q 2 =1 gespeichert?) Lösung: Unterdrückung einer kurzzeitig auftretenden Belegung R=1, S=1 durch Taktung bzw. Vermeidung der Eingangsbelegung R=1, S=1 durch Verknüpfung der Eingangssignale untereinander (z.b. R = S, D-FF) oder mit den Ausgangssignalen (z.b. Q 1, Q 2, JK- FF) getaktetes RS-Flipflop Funktion: C = 0: Tor gesperrt (C S = 0; C R = 0 Zustand Speichern) C = 1: Tor geöffnet (C S = S; C R = R neuen Zustand einnehmen)

4 D-Flipflop LP: Verzögerungsspeicher (Delay = Verzögerung) oft auch als Latch ( Riegel ) oder D-Latch bezeichnet Symbol: D-FF Variante 1 D-FF Variante 2 Funktion: abgeleitet aus dem RS-FF mit S = D; R = D, damit wird S = R = 0 vermieden, d.h. die Ausgänge (Q, Q) sind immer komplementär zueinander C = 0: Tor gesperrt (C D = 0 Zustand Speichern) C = 1: Tor geöffnet (C D = D Eingangsbelegung entsprechend nachfolgender Tabelle übernehmen) ST D-FF: D Q Q * Q * Rücksetzen Setzen SF D-FF: Bem.: charakteristische Gleichung des D-FF Q * = D die charakteristische Gleichung des D-FF gilt nur während eines angelegten Taktes C=1, für C=0 gilt dagegen der Zustand Speichern Q * = Q unabhängig von D! häufige Darstellung des Zustands Speichern in der ST: D Q Q * Q * X Q Q Q Speichern

5 JK-Flipflop Informationseingänge J und K (nach Jack Kilby, bed. Erfinder auf dem Gebiet der integr. Schaltungen benannt, oft auch: Jump/Kill) Prinzip: J- und K-Belegung ohne Restriktionen belegbar durch gekreuzte Rückführung wird S = R = 0 vermieden, d.h. die Ausgänge (Q, Q) sind immer komplementär zueinander Funktion: abgeleitet aus dem RS-FF mit S = J Q; R = K Q C = 0: Tor gesperrt (C J = C K = 0 Zustand Speichern) C = 1: Tor geöffnet (C J = J, C K = K d.h. Eingangsbelegung entsprechend nachfolgender Tabelle übernehmen) ST JK-FF: J K Q Q * Q * Speichern Rücksetzen Setzen Speicherzustand invertieren SF JK-FF Anwendung: Problem: charakteristische Gleichung: Q * = K Q J Q Frequenzteiler, Zähler, Schieberegister Der Takt C darf nur sehr kurzzeitig auf 1 sein, sonst treten Oszillationen (Schwingungen) auf.

6 Problem: Der Takt C darf nur sehr kurzzeitig auf 1 sein, sonst treten Oszillationen (Schwingungen) auf. Forderung: t c < 2 t d mit t c = Taktzeit für C=1, t d Gatterverzögerungszeit Lösung: Informationsübernahme nur während einer Taktflanke (z.b. Wechsel 0 1) taktflankengesteuerte Flipflops Die neue Information Q * erscheint nicht während C=1, sondern mit der 0 1 Flanke am Ausgang Realisierung: mittels zusätzlichem statischen Zwischenspeicher, Master-Slave-Prinzip Master-Slave-RS-FF LP: Taktdiagramm: Funktion: Vorbereitungszustand: C:0 Master-Tor geöffnet (Datenübernahme vom Eingang S, R) Slave-Tor gesperrt (Speicherung des alten Wertes Q) auf Q wirksame Taktflanke: C: Master-Tor sperrt (Master: Ende der Datenübernahme, Beginn der Speicherung von Q * ) 2 Slave-Tor öffnet (Slave: Übernahme der neuen Information Q * zum Ausgang) Ruhezustand C: 1 Zwischenspeicherung (keine Änderung im Master und Slave) auf Q unwirksame Taktflanke: C: Slave-Tor sperrt (Slave: Speicherung von Q * ) 4 Master-Tor öffnet (Master: Übernahme neuer Daten von R,S, jedoch keine Änderung am Ausgang! C: 0 s.o.

7 JK-Master-Slave-Flipflop Funktion: wie Master-Slave-RS-FF, jedoch unter Nutzung der J- und K- Eingangsverknüpfung, J- und K-Belegung ist damit ohne Restriktionen belegbar LP: in der digitalen Schaltungstechnik am häufigsten eingesetztes Grundflipflop Symbol: mit pos. Taktflanke / neg. Taktflanke taktflankengetriggertes T-FF wird durch T = K = J gebildet

8 taktflankengetriggertes D-FF wird durch D = K = J gebildet, die charakteristische Gleichung entspricht dem D-FF, die Übernahme der Daten erfolgt jedoch nicht während C=1, sondern während der 0 1Taktflanke von C: Zeitdiagramm des taktflankengetriggerten D-FF Anwendungsbeispiel: Binärteiler Rückführung des Q-Ausgangs auf den D-Eingang Zeitdiagramm Frequenzteiler

9 z.b. Mealy/Moore-Automaten, Zähler, Schieberegister, Digitale Automaten bestehen aus kombinatorischen und sequentiellen Schaltungen, kurz: Schaltnetzen und Speichern Da bei ihnen nur eine endliche Anzahl von Bauelementen existieren und eine Zufalls- Logikbelegung durch eindeutige Schaltungsauslegung nicht auftritt, handelt es sich um deterministische Automaten. allgemeiner Automat X i = ( x 0, x 1,... x l-1 ) 0 i 2 l -1 i Eingangsvektoren l-dimensional Y j = ( y 0, y 1,... y v-1 ) 0 j 2 v -1 j Ausgangsvektoren v-dimensional Z k = ( z 0, z 1,... z w-1 ) 0 k 2 w -1 k Zustandsvektoren w-dimensional Der Automat wird zur Vereinfachung nur zu diskreten Zeitpunkten t m betrachtet. (Synchroner Automat) Die Ausgangsvektoren sind von den Eingangsvektoren X und den inneren Zuständen Z zu den diskreten Zeitpunkten m abhängig: Y j = f (X, Z) m

10 Systematisierung des Zusammenhanges ergibt die Zustandsgleichungen: Y j (t m ) = g [ X i (t m ), Z k (t m ) ] Z k (t m+1 ) = f [ X i (t m ), Z k (t m ) ] Z k (t m ) := Z k (t m+1 ) Ausgangs/Ergebnisgunktion Überführungs/Übergangsfunktion Zeitfunktion (synchroner Automat) daraus ist ein realisierbarer Zustandsautomat ableitbar (Mealy-Automat): ein Sonderfall ergibt sich, wenn der Ausgangsvektor nicht mehr unmittelbar vom Eingangsvektor abhängig ist (Moore-Automat) Y j (t m ) = g [ Z k (t m ) ] Z k (t m+1 ) = f [ X i (t m ), Z k (t m ) ] Z k (t m ) := Z k (t m+1 ) Ausgangs/Ergebnisgunktion Überführungs/Übergangsfunktion Zeitfunktion (synchroner Automat)

11 Beschreibungsmöglichkeiten von Schaltwerken - Zeitlicher Verlauf der Eingangs- und Ausgangssignale (Schaltfolgediagramm, Zeitdiagramm, Timing-Diagramm) - Tabellen (Automatentabelle, Zustandsübergangstabelle) - Zustands- bzw. Signalflußgraph - Zustandsgleichungen (Schaltfunktion) Beispiel:kaskadierbarer 2-Bit-Zähler mit Zählerfreigabe (x) und Übertrag (y) Zustandsfolge: Z m = (z 1, z 0 ) m = (00, 01, 10, 11, 00...) Zähler zählt nur dann, wenn x = 1 ist. (Freigabe) der Übertrag wird zum Zustand 11 durch y =1 ausgegeben. (synchroner Übertrag) Zeitdiagramm:

12 Anwendung des Beispiel-Zählers: Kaskadierung mehrerer Zähler zu einem synchronen n-bit-zähler Zustandsübergangstabelle x z 1 z 0 z 1 * z 0 * y x Eingangsbelegung zur Zeit m z 1, z 0 Zustand zur Zeit m z 1 *, z0 * Folgezustand zur Zeit m+1 y Ausgangsbelegung zur Zeit m

13 Signalflußgraph Knoten: Zustände, Zustandskodierung Kanten: Eingangskombinationen, die zum Zustandsübergang führen Zustandsgleichungen z 0 * = x z 0 x z 0 z 1 * = z 1 z 0 x z 1 z 0 x z 1 z 0 Entwurf von Schaltwerken 1. Beschreibung der Funktion, z.b. mittels Zustandsgraphen 2. Ermittlung der Anzahl der notwendigen binären Zustandsspeicher w aus der Anzahl m der inneren Zustände w ld (m) (aufgerundet auf die nächsthöhere ganze Zahl) 3. Festlegung der Zustandskodierung (dual, 1-aus-m,... ) 4. Festlegung des Flipfloptyps (JK, D, T,...) 5. Aufstellen der Zustandsübergangstabelle 6. Generierung der Flipflop-Eingangsbelegung (Übergangsfunktion) und der Ausgangsfunktion 7. Synthese des Schaltplanes

14 Beispiel: 1. Zustandsgraph s.o. 2. Zähler mit 4 binären Zuständen Z 0, Z 1, Z 2 Z 3 erfordert 2 Zustandsflipflops 3. Kodierung : Dualcode: Z 0 = 00, Z 1 = 01, Z 2 = 10, Z 3 = Es sollen JK-Flipflops (Synchronzähler) verwendet werden 5. Zustandsübergangstabelle mit JK-Generierung: x z 1 z 0 z 1 * z 0 * y J 1 K 1 J 0 K Generierung von J 1, K 1, J o, K o und von y J 0 = K 0 = x; J 1 = K 1 = z 0 x; y = z 1 z 0

15

16

17

18 Daten 1 Daten 2 Daten 1 übernommen

19 7.1 Speicher Übersicht Informationsspeicher sind eine entscheidende Grundlage für Informationstechnik, sie haben die Aufgabe, Daten und Programme effektiv verfügbar zu machen. Ihre technischen und ökonomischen Parameter begrenzen oft die Leistungsparameter der informationstechnischen Geräte. Deshalb werden immer neue Speicherprinzipien entwickelt und auf ihre technische Verwendbarkeit hin untersucht. Informationsspeicher Speicherkapazität neuronale Speicher Festplatte Magnetband Speicherkapazität und Zugriffszeit einiger Informationsspeicher Floppy Halbleiter- Speicher genetische Speicher 1ns 1uS 1ms 1s 10 s min h Tage... Zugriffszeit Die Grafik enthält Informationsspeicher im weiteren Sinne, so auch neuronale Speicher (niedere Tiere unten, Mensch oben) und genetische Speicher (Viren, Bakterien links, Säugetiere rechts oben). Quelle: Völz, Informatik

20 Anforderungen eines Rechners an ein Speichermedium typ. Zugriffszeit eines Rechner-Hauptspeichers (dyn. RAM): 70 ns/byte typ. Zugriffszeit einer Festplatte: Datenlesegeschwindigkeit 400 kbyte/s -> 2,5 µs/byte Spurwechselzeit 2 ms Spurzugriffszeit 15 ms typ. Zugriffszeit einer Diskette: Datenlesegeschwindigkeit 30 kbyte/s -> 30 µs Spurwechselzeit 30 ms Spurzugriffszeit 0,3 s IBM-AT 16 MHz 1 Buszyklus (16 MHz) = 2 Takte = 125 ns = Zeit für eine 16-bit-Addition zum Vergleich: z.b = m/s 0,050 mm Halbleiterspeicher: =2Speicherzugriffe magn. Speicher: Festplatte: mal langsamer Floppy: mal langsamer opt. Speicher: mal langsamer mech. Speicher mal langsamer

21 Halbleiterspeicher speichern: - Strom rückgekoppelte Systeme (Flipflop-Schaltungen mit Transistoren) - Spannung rückgekoppelte Systeme (Flipflop-Schaltungen mit Feldeffekt-Transistoren) - Ladung Kondensator - Widerstand Schmelzsicherungen (Fuse, Antifuse) in Abhängigkeit von der Zeit: - ständig statische Speicher - kurzzeitig dynamische Speicher und von der Stromversorgung: - abhängig flüchtige Speicher - unabhängig nichtflüchtige Speicher (Festwertspeicher) mit der Zugriffsart: - direkt jedes (feststehende) Speicherelement kann gleichermaßen ausgewählt werden - wahlfrei blockweiser Zugriff auf Speicherzellen - zyklisch Information läuft zyklisch an feststehenden Ein- Ausgabetoren vorbei - sequentiell Information läuft translatorisch an feststehenden Ein- /Ausgabetoren vorbei Kenngrößen von Speichern Speicherkapazität: eine Speicherzelle (Flipflopschaltung, Kondensator, Widerstand) speichert eine binäre Information (0/1) -> 1 bit Zellen -> 1 Kbit (2 10 bit) Zellen -> 1 Mbit (2 20 bit) Zugriffszeit Zeitspanne zwichen Speicheraufruf (Adressierung) und Bereitstellung des Speicherinhaltes (Lesevorgang) bzw. Übernahme der Speicherinformation (Schreibvorgang) technische Parameter Leistungsverbrauch, Kosten, Alterung, Zuverlässigkeit, Anforderungen an die Stromversorgung usw.

22

23 In CMOS-Technologie lassen sich sehr energiearme Speicherzustände erreichen, mit Hilfe von Batterien (Lithiumzellen) lassen sich lange Speicherzeiten realisieren (ca. 10 Jahre). dynamische 1-Transistor-MOS-Speicherzelle Lesevorgang: Option: Problem: Lösung: die Ladung wird durch das Schalten auf die kapazitätsbehaftete Datensammelleitung D zerstörend ausgewertet. getrennte Schreib/Lesetransistoren: 3-Transistorzelle bedingt durch endliche Isolationswiderstände der Schalttransistoren tritt eine Entladung des Speicherkondensators ein Ladung muß regelmäßig aufgefrischt werden (eng. Refresh)

24 Ein Refreshvorgang beruht auf dem Ladungsvergleich zwischen dem Speicherkondensator C s und einem auf eine Vergleichsspannung U ref aufgeladenen Referenzkondensator C ref. Im einzelnen laufen folgende Vorgänge ab: T0 Vorbereitungsphase: Neutralisieren des Refresh-Verstärkers (Flipflop-Struktur) Aufladen des Referenzkondensators mit U ref = 1/2 U s T1 Vergleichsphhase: ROW-Adresse wird aktiviert, Speicher- und Referenzkondensatoren werden an den Refreshverstärker angeschaltet, Flipflop wird in Abhängigkeit der Ladungsmengen asymmetrisch voreingestellt. T2 Aktive Refresh-Phase: Lasttransistoren des Refreshverstärkers werden zugeschaltet, Flipflop kippt vollständig in die voreingestellte Lage um, dabei werden Referenzkondensator und Refreshkondensator gebzw. entladen. Aus der Symmetrie der Anordung ergibt sich die Möglichkeit, je nach Anlegen der Takte T1.1. oder T1.2 links- und rechtsseitig liegende Speicherkondensatoren zu nutzen.

25

26 nibble mode: Nutzung von insgesamt 4 unmit telbar aufeinanderfolgenden, intern inkrementierten Adressen (sog. Nibbles) durch kurze CAS-Impulse static column mode: mehrere Spalten-Adreßwechsel werden ohne CAS-Signal erkannt Interleave: Pipelining: abwechselnde Nutzung mehrerer Speicherbänke Während einer Datenleseoperation werden bereits neue Adressen ausgegeben

27 Einsatz von Speichern in Rechnern Parallelanordnung von Speichern (8, 16, 32, 64-bit-Zugriff) zur Erhöhung der Zugriffsgeschwindigkeit Bsp. PC: Speicherbank mit 4 Steckplätzen für 8-bit-Speichermodule (sog. SIMM s) ermöglicht den parallelen Zugriff auf 4 x 8 = 32 bit.bei einer Zugriffszeit von ca. 70 ns. Bsp. Pentium-PC: 2 Module PS/2 mit 32 bit Zugriff = 64 Bit Serienanordnung (Kaskadierung) von Speichern zur Erhöhung der Speicherkapazität, dazu ist die selektive Auswahl des Speicherbausteins durch Adreßdekoder notwendig. Bsp. PC: meist sind zwei Speicherbänke vorhanden, sodaß sich 8 Mbyte oder 16 Mbyte Halbleiterspeicherkapazität mit SIMM s ergeben. Kombination von Speichern (hohe Speicherkapazität/große Zugriffszeiten mit geringerer Speicherkapazität/kleine Zugriffszeit) Cache-Prinzip Bsp PC: 64 Kbyte (8k x 8bit) RAM bis 256 kbyte (32k x 8bit) RAM mit Zugriffszeiten von < 20 ns als Cache Speicher Anwendungsform von dyn. RAM s: sogenannte SIMM s (single inline memory module) oder veraltet SIP (single inline package) - eine Anordnung von 8- oder 9 Stück 1-bit organisierten oder 2 Stück 4-bit organisierten DRAM s auf einem gemeinsamen Träger, einer Leiterplatte in SMD-Technik (surface mounted devices) mit 30 Anschlußstellen. Für Rechner höherer Verarbeitungsbreite kommen 32 bit organisierte Module (PS/2-Module) zum Einsatz, die einen geteilten 72-poligen Direktsteckverbinder besitzen. Stand und Entwicklungstendenzen 4 Mbit statische CMOS RAM s (512 x 8 organisiert) 4 Mbit dynamische RAM s (4 Mbit x 1 oder 1 Mbit x 4 organisiert) 16 Mbit dynamische RAM s (4 Mbit x 4 organisiert) 64 Mbit dynamische RAM s nur 3,3 V-Technik (64 M x 1 und 16 M x 4)

28 Festwertspeicher nichtflüchtige Speicher speichern Informationen, die nur einmal abgelegt und im normalen Betrieb nicht wieder verändert werden können. ROM (read only memory): PROM (programmable ROM): EPROM (eraseable PROM): EEPROM (electrical EPROM): nur-lese-speicher, i.a. bei der Herstellung programmiert (Maskenschritte) vom Anwender einmalig programmierbarerer Festwertspeicher (Programmiergerät) löschbarer Festwertspeicher (UV-Licht) elektrisch löschbarer Festwertspeicher (begrenzte Schreibzykluszahl) Grundprobleme: - große Zugriffszeiten, - kleine Speicherkapazitäten - lange Programmierzeiten (ms-bereich)