Systemumstellung Das CAD System. Rainer Asfalg Customer Marketing Manager Europe

Größe: px

Ab Seite anzeigen:

Download "Systemumstellung Das CAD System. Rainer Asfalg Customer Marketing Manager Europe"

Kristian Färber
vor 7 Jahren
Abrufe

1 Systemumstellung Das CAD System Rainer Asfalg Customer Marketing Manager Europe

2 HDI PLATTFORMEN Plattform Miniaturisierung Packaging Substrate High Performance Applikationen Diese Technologie ist die Spitzentechnik in der HDI Technologie. Die dichten Designs beinhalten kleinere Abmaße und sehr dichte Funktionen inklusive micro BGA oder Flip Chip Footprints. Diese Technologie wird für Flip Chip oder Wire Bond Substrate verwendet. Micro-Vias bieten die Möglichkeit aus den sehr dichten Bereichen heraus zu routen. Diese Technologie wird für Boards mit vielen Lagen und hochpoligen Bauteilen oder Bauteilen mit sehr engem Raster eingesetzt. Buried Technologie ist nicht immer notwendig. Die Micro-Vias werden benutzt um die Fan-Out-Pfade aus den Komponenten zu definieren. Das HDI Dielektrikum kann aus RCF oder Prepreg bestehen. Konstruktion 2

Diese Technologie wird für Flip Chip oder Wire Bond Substrate verwendet. Micro-Vias bieten die Möglichkeit aus den sehr dichten Bereichen heraus zu routen.

3 Plattform 1: HDI zur Miniaturisierung SONY Micro-CamCorder (DCR-PC7) 59 x 129 x 118 mm, 500g. PANASONIC DVD-CamCorder (AV-100) 25 x 90 x 60 mm, 100g CSPs, all 0.5 mm pitch 62 I/O image memory CSP polyimide tape interposer (TI, 9x13 mm) 100 I/O analog com CSP polyimide tape interposer(ti, 10x10 mm) 208 I/O Control, CSP polyimide tape interposer (NEC, 10x10 mm) 17 other Sony made CSPs 8 Layer BUM, um lines, 125um spaces 250um via lands 3

5 mm pitch 62 I/O image memory CSP polyimide tape interposer (TI, 9x13 mm) 100 I/O analog com CSP polyimide tape

4 Plattform 2:HDI MCM High Definition Television Cellular Encoder Bessere elektrische Eigenschaften" sequential polyimide multilayer build-up 3 mil lines & spaces, 10 mil pads heat distribution through copper heat sink improved RFI shielding through outerlayer plane Vias in SMT pads rce: Alcatel 4

lines & spaces, 10 mil pads heat distribution through copper heat sink

5 Plattform 3:Hoch zuverlässige Avionics Module Triple OC-192 (10Gb) Optical Network Controller application Applikation: Kommerzieller Aircraft Netzwerk Controller Ermöglicht hochpolige I/O Komponentenbestückung (216 LPSI) 1 Woche Redesign Zeit Niedrige EMI/RFI, geschlossene GND Kupferoberfläche Laser Vias in SMT Pads Ersatz: für 18 L TH Material: Low loss-high Tg FR408 Thickness: 0.072" VIA / PAD DIA. (inch) TRACE / SPACE (inch) Outerlayers / VIP -/ - Innerlayers / / build-up multilayer

Niedrige EMI/RFI, geschlossene GND Kupferoberfläche Laser Vias in SMT Pads Ersatz: für 18 L TH Material: Low loss-high Tg FR408

6 Der Trend zu hochentwickelten Technologien PCB Fabrication Industry Packaging Substrates 8.6% Flexible Circuits 8.4% Commodity Boards 23.6% Flexible Circuits 15.1% Commodity Boards 16.5% Microvia Boards 5.1% Packaging Substrates 14.3% Multilayer Boards 54.3% Microvia Boards 12.4% N37.044skc-prodmix Multilayer Boards 41.6% arch 2007 Total Value: $40,920M Total Value: $45,144M 6

1% Commodity Boards 16.5% Microvia Boards 5.1% Packaging Substrates 14.3% Multilayer Boards 54.

7 Innovative Produkt Designs Technology Leadership Awards Program 19 ter jährlicher Wettbewerb von Mentor Graphics durchgeführt Die komplexesten Designs der Elektronik Industrie Einreichungen aus 13 Ländern weltweit Eine Fachjury aus 5 Industriespezialisten 6 Kategorien plus das beste Design allgemein Eintragungen von medizinischen Zahnimplantaten bis zu Mainframe Switches. 7

Einreichungen aus 13 Ländern weltweit Eine Fachjury aus 5 Industriespezialisten 6 Kategorien

8 Signifikante Anstiege der Komplexität zu verzeichnen! Eintragungen mit mindestens einem FPGA % % Durchschnittliche Anzahl von FPGAs/Board = 5.2 Durchschnittliche Anzahl der Pins auf einem PCB: 2X in 2 Jahren , ,666 Durchschnittliche Anzahl von Komponenten: 37% Anstieg , ,711 8

9 Zunahme der Komplexität! Durchschnittliche Anzahl von Verbindungen: 30% Anstieg , ,939 Durchschnittliche Anzahl von High-speed Netzen % aller Netze Einige Designs enthalten 88% High speed Netze 9

2004 8,446 2006 10,939 Durchschnittliche Anzahl von

10 Anstieg der Lagenanzahl Ave Layers Max Layers 10

11 Dichte Max. Pins pro Quadrat Inch - ~4X in 4 Jahren Typ. Pins pro Quadrat Inch ~2X in 4 Jahren Ave Pins/Sq. Inch Max Pins/Sq. Inch 11

Pins pro Quadrat Inch ~2X in 4 Jahren 1200

12 arstellung: Standardbohrungs- zu HDI-Dichte Barriere HDI Advantage Through Hole Technology 12

13 HDI Advantage Computer Consumer Electronics Data Communications Industrial Control Medical Mil Aerospace Telecom Transportation/Auto Wireless Communications Minority of designs 10 Through Hole Technology

Mil Aerospace Telecom Transportation/Auto Wireless

14 Consumer electronics & handheld Industrial control, instrumentation, security & medical Military & aerospace PC computers & peripherals 00 HDI Advantage Telecom switches, network servers, base stations and computer mainframes Transportation & automotive Majority of designs 10 Through Hole Technology Mentor Graphics Corp., Contains Confidential 10 and Proprietary Information of Mentor Graphics, Corp. Overview March

computer mainframes Transportation & automotive Majority of designs 10 Through Hole Technology 1 1 2006 Mentor

15 Erkenntnis 74% der Einreichungen könnten vom HDI Einsatz profitieren Reduzierung der Boardgrößen Reduzierung der Lagen Reduzierung der Designzeit (Routing) Verbesserung der Performance Nur 26% der Einreichungen haben die Vorteile von HDI genutzt 15

Reduzierung der Designzeit (Routing) Verbesserung der

16 Pro und Kontra PCB Kostenvergleich 8 Layer PCB 8 Layer µvia PCB Kosten: 100% Kosten: 168% North America/Europe Kosten: 100% Kosten: 130% Asia Gleiche Fläche 30% bis 68% teurer! Dieser Vergleich wird oft benutzt, vergleicht aber nur PCB Kosten und berücksichtigt OPTIMALES HDI DESIGN nicht 16

17 HDI Kosten / -Dichte Vergleich RCI: Rel price to 8L DEN: Ave pins/sq.inch Mentor Graphics Corp., Contains FR-4 Confidential (low Dk and Proprietary Dj materials Information results of Mentor in MUCH Graphics, more Corp. cost Overview March 200

18 Systemkosten Pro und Kontra EMC Herausforderungen bei Micro-Via Layouts Einflussfaktoren für System Kosten Bessere Flächenausnutzung Besseres timing Verhalten / kürzere Signalpfade Besseres Impedanzverhalten BGA routing Geringere Bestückungskosten / weniger Entkopplungskondensatoren Kleinere Gehäuse Verpackungen, einfacherer Transport 1.6 mm (.064") 0.05 mm (.002") 18

Besseres Impedanzverhalten BGA routing Geringere Bestückungskosten / weniger

19 Kostenverhältnis : PCB Kosten 8 layer multilayer 4 layer µvia multilayer Kosten: 100% Kosten: 90% Gleiche Fläche 10% geringerer Preis! Konsequente Nutzung von Microvias kann den Kostenunterschied vergroessern! 8 layer ML 4 layer µvia ML Kosten: 100% Kosten: 80% oder billiger Kostenverhältnis: Systemkosten + mehr Komponenten auf dem selben Board 19

Konsequente Nutzung von Microvias kann den Kostenunterschied vergroessern!

20 Anforderungen an das ECAD System zum Einsatz von Micro-Vias Die Möglichkeit Bohrungen für dedizierte Lagen zu definieren Die Möglichkeit unterschiedliche Viatypen zu handhaben Korrektes generieren der Ausgabefiles für die Bohrungen (separate Files für jeden Via Typen) Via-in-pad Funktionalität Automatischer Fan out im Pad (mit diff. Abstand vom Pad Zentrum) Autourouter muss Microviatechnologie beherrschen Channel Routing Möglichkeit 20

die Bohrungen (separate Files für jeden Via Typen) Via-in-pad Funktionalität Automatischer Fan out im Pad

21 Micro-Dense Packages Advanced Packaging Pin Komponenten mit <0.65mm Pitch Herausforderungen Bibliothekserstellung Micro-Via Strukturen und Erstellung der Abstandsregeln Lokale Regeln unter den Komponenten 45 Routing für BGA Fanout Komplexe via Muster Vias in SMD Pads Gestiegene Test Komplexität Thermische Analyse On-chip passives 21

22 22

23 HDI Lösungen 3D Visualisierung 23

24 HDI Lösungen BGA Packages = Routing Herausforderung Benutzung von Micro-Vias eröffnet mehr Platz zum Routen. Zukunft = 0.8 Pin-pitch, >2000 Pins Bei hochpoligen Komponenten sind die Breakouts der #1 Parameter der die Lagenanzahl beeinflusst. Einige Designs erzwingen >24 Lagen HDI erlaubt geringere Lagenanzahl BGA Breakouts Kann ohne HDI nicht gerouted werden Expedition PCB Automatische und interaktive Breakouts Copy trace, escape outlines, volle Unterstützung von Micro-Vias Integration mit FPGA Advantage 24 7

25 25

26 Zusammenfassung Die Designs müssen dem HDI Profil entsprechen EDA System muss: Grosse Datenmengen verarbeiten können Alle HDI Regeln berücksichtigen (interaktiv und automatisch HDI Fertigungsausgaben erzeugen koennen HDI rechnet sich, bei konsequentem Einsatz der Technologie 26

27 27

Ähnliche Dokumente

IPC Normungen zum Bereich Micro Vias/HDI

IPC Normungen zum Bereich Micro Vias/HDI Lars-Olof Wallin IPC European Representative Was ist gut in Österreich? Ordnung! Hochindustrialisiert! Grosses Exportvolumen! Hightech Produkte! Hohe Qualität und