Arbeitsfolien - Teil 4 CISC und RISC

Größe: px

Ab Seite anzeigen:

Download "Arbeitsfolien - Teil 4 CISC und RISC"

Franz Krause
vor 7 Jahren
Abrufe

1 Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik und Informationstechnik

2 Übersicht - Von Neumann Architektur - Aufbau der Zentraleinheit (CPU) - Befehlszyklus - Pipelining - Pipeline Hazards - Vergleich CISC - RISC Architekturen PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

3 Seit 50 Jahren unverändert - Von Neumann Architektur Zentraleinheit CPU (central processing unit) unit) Steuerwerk CU (control unit) Rechenwerk ALU (arithmetic logical unit) Bus Speicher (memory) Ein-/Ausgabe (I/O (I/O unit) unit) PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

Speicher (memory) Ein-/Ausgabe (I/O (I/O unit) unit) PD Dr.- Ing. G.

4 ein paar Extras können nicht schaden... erweiterte Architektur Steuerwerk CU (control unit) Registersatz (register file) Rechenwerk ALU (arithmetic logical unit) Adresswerk AU (address unit) Zentraleinheit CPU (central processing unit) L1 - Cache Busschnittstelle BIU (bus interface unit) Bus PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

(arithmetic logical unit) Adresswerk AU (address unit) Zentraleinheit CPU (central processing unit) L1 -

5 Kontrolle muß sein... fest implementierter Befehl: das Steuerwerk Befehlszähler PC Statusregister... Registersatz Befehlsdecoder Ablaufsteuerung Takt ALU System Steuerleitungen PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

.. Registersatz Befehlsdecoder Ablaufsteuerung Takt ALU System

6 Kontrolle muß sein... komplexer Befehl: Befehlszähler PC Statusregister... Registersatz das Steuerwerk Befehlsdecoder Ablaufsteuerung Takt Adressen für ROM Daten vom ROM ALU System Steuerleitungen Microcode ROM PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

Daten vom ROM ALU System Steuerleitungen Microcode ROM PD Dr.- Ing. G.

7 1 + 1 = 2... das Rechenwerk Befehlszähler Statusregister... Registersatz Operanden register A Operanden register B ALU Steuerleitungen vom Steuerwerk Ergebnisregister PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

Steuerleitungen vom Steuerwerk Ergebnisregister PD Dr.- Ing. G.

8 ein perpetuum mobile? Befehlszyklus Operationsfeld Operandenfeld OP-Code Adresse(n) fetch decode execute write Befehl holen Befehl dekodieren Register lesen (Adressrechnung) Ergebnis schreiben (Operanden laden) Operation ausführen PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

Befehl holen Befehl dekodieren Register lesen (Adressrechnung) Ergebnis schreiben

9 Einer nach dem Anderen... sequentielle Befehlsverarbeitung Takt fetch decode execute write fetch decode execute write Befehl 1 Befehl 2 PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

fetch decode execute write Befehl 1 Befehl 2 PD Dr.- Ing. G.

10 parallel ist schnell... Takt Pipeline B1 fetch decode execute write B2 fetch decode execute write B3 fetch decode execute execute write B4 fetch decode nop execute write B5 fetch decode nop execute write Datenabhängigkeit Strukturabhängigkeit Befehlsabhängigkeit PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

execute execute write B4 fetch decode nop execute write B5 fetch decode nop execute write

11 ... aber nicht immer möglich Pipeline-Hazards structural hazards mehrere Pipeline-Stufen benötigen dieselbe Ressource Abhilfe: geeignete Architektur, stall control hazards Entscheidung erfordert Ergebnis des Vorgängerbefehls Abhilfe: prediction, Code-Optimierung, stall data hazards Berechnung erfordert Ergebnis des Vorgängerbefehls Abhilfe: Code-Optimierung, stall PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

prediction, Code-Optimierung, stall data hazards Berechnung erfordert Ergebnis des Vorgängerbefehls Abhilfe:

12 zwei ungleiche Brüder... CISC komplexes Befehlsformat Microcode Laden/Ausführen in mehreren Taktzyklen Cache - orientiert CISC und RISC RISC einfaches Befehlsformat vereinfachtes Steuerwerk Laden/Ausführen in jeweils einem Taktzyklus Register - orientiert Problem: - Befehlsausnutzung: 80/20 Regel - Zyklen pro Instruktion (CPI) >> 2 - keine ausbalancierte Pipeline Lösungsidee: - einfachster Befehlssatz extrem hoher Durchsatz PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

Befehlsformat vereinfachtes Steuerwerk Laden/Ausführen in jeweils einem Taktzyklus Register - orientiert Problem: - Befehlsausnutzung: 80/20

13 einfachster Befehlssatz extrem hoher Durchsatz... RISC-Prinzip häufige Befehle extrem schnell - wenige einfache Befehle, Platz für zusätzliche Register - Schaltnetzrealisierung Load-Store Prinzip - Hauptspeicherzugriff über spezielle Transferbefehle (Register) - Operanden holen und Befehl ausführen in einem Taktzyklus Harvard Architektur - getrennte Bussysteme für Befehle und Daten PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

Load-Store Prinzip - Hauptspeicherzugriff über spezielle Transferbefehle (Register) - Operanden holen und Befehl ausführen in

14 einfachster Befehlssatz extrem hoher Durchsatz... RISC-Prinzip spezielle Registersätze - schneller Zugriff auf Hilfsgrößen, Zwischenergebnisse - direkt über OP-Code ansteuerbar - Adressierung über schnelle Dreiadressmodelle - umschaltbare Registersätze (windowing) Koprozessorarchitektur - für komplexe Befehle (z.b. Vektor-Koprozessor) optimierende Compiler - unterstützt durch einfaches und uniformes Befehlsformat PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

Adressierung über schnelle Dreiadressmodelle - umschaltbare Registersätze (windowing) Koprozessorarchitektur - für komplexe Befehle (z.b. Vektor-Koprozessor) optimierende Compiler - unterstützt durch einfaches und uniformes Befehlsformat PD Dr.

15 Beispiele für CISC und RISC Architekturen CISC (Motorola) Prozessoren auf X86 Basis, z.b.: - IA-32, IA-64 (Intel) - AMD X86-32,X86-64 (AMD) RISC Alpha (Digital) PA-RISC (Hewlett Packard) POWER(IBM, Motorola) MIPS(Silicon Graphics) SPARC (Sun Microsystems) PD Dr.- Ing. G. Staude - Arbeitsfolien zur Vorlesung: Informationstechnische Systeme zur Signal- und Wissensverarbeitung - WT

Ähnliche Dokumente

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard