Michael Gründl CS CN Themen:

Transkript

1 Themen: RAID: - Level - Parity (Referat Neuser) - Physikalischer Aufbau o Software-Raid o Hardware-Raid o Konfiguration (siehe Übung) - Speichernetze o DAS o NAS o SAN Halbleiterspeicher: - Übersicht - SRAM: D-Kippglied, Tristate, Schreiben/Lesen - DRAM: Aufbau, Organisation - DIMM: Timing, Module (siehe c t: 17/2000 S. 166ff) - RIMM: Unterschied zu DIMM - 1 -

2 RAID Redundant Array Inexpensive Disk Redundant Array Independent Disk Aufgabe: - Ausfallsicherheit mit hoher Verfügbarkeit - Hohe Performance (- Kosten ) Über RAID-Level beschrieben RAID 0: - Striping - Steigerung der Performance - Keine Sicherheit, sie wird sogar verschlechtert RAID 1: - Mirroring - Hohe Sicherheit - Lesezugriff wird erhöht - Schreibzugriffe unverändert - Teuer, da 50 % Plattenverlust RAID 2: - Bitweise RAID 3: - Byteweise Parity-Platte RAID 4: - Blockweise RAID 5: - Blockweise Parity wird über alle Platten verteilt Software-RAID 1. mit IDE-Controller (2 4 Platten) 2. mit SCSI-Controller (2 15 Festplatten) Vorteil: - keine zusätzlichen Kosten für RAID-Funktion Nachteil: - RAID-System ist im Betriebssystem integriert und von ihm abhängig - Zusätzlicher Rechenaufwand im Host, daher sehr lastabhängig - Beim Betriebssystemabsturz sind Restdaten nicht gesichert - Keine Hot-Plug Unterstützung - i.d.r. nur RAID 0, 1,

3 RAID mit externem Controller - RAID-Controller im Festplattengehäuse - Verbindung zum Host mit SCSI oder LWL Vorteil: - Betriebssystem und Host unabhängig Nachteil: - Verbindung zwischen Server und RAID-System wird zum Flaschenhals RAID mit internem Controller - RAID-Controller im Server Kanäle - bei einfachen RAID-Controllern ohne eigene CPU wird die CPU und der Arbeitsspeicher des Host für die RAID-Funktion benötigt Clustering mit redundanten Festplattengehäusen - maximale Sicherheit - Katastrophensicher, da Systeme räumlich weit verteilt - System kann schrittweise erweitert werden Kabelredundanz durch Dual-Loop - beide Kanäle werden für die Datenübertragung verwendet doppelte Datentransferrate - 3 -

4 Speichernetzwerke DAS : Direct Attached Storage - Direkte Anbindung des Datenträgers über IDE, SATA oder SCSI an das Computersystem NAS : Network Attached Storage - Datenträger werden den Rechnern über einen Server zur Verfügung gestellt Vorteil: - Daten lassen sich vom Anwender wie bei lokalen Zugriffen ansprechen - Zugriff erfolgt dateiorientiert geeignet für dateiorientierte Anwendungen - Datenzugriff über WAN möglich, weil: TCP/IP Nachteil: - kein direkter Zugriff auf einzelne Speicherblöcke möglich (Geschwindigkeitssteigerung bei Datenbanken) - Clients müssen sich LAN-Bandbreite teilen SAN : Storage Area Network - Trennung von LAN und SAN - Glasfaser-Punkt-zu-Punkt Verbindung - Server werden mit schnellen Switches mit den Datenträgern (i.d.r. RAID- Verbund) verbunden Vorteil: - hohe Bandbreiten durch Entkopplung der Speichergeräte vom Server - optimiert für schnellen Datentransfer zwischen Speicher und Server (Nutzdatenauslastung = 90 %, Ethernet = 20 % 60 %) - ermöglicht Blockbasierte Anbindung der Speichersysteme (Datenbankzugriffe) - große Datenmengen können problemlos bewegt werden - erleichtert zeitnahe Datensicherung - alle Server haben Zugriff auf alle Daten und gesamten freien Speicherplatz - Clients können Daten nur über den Server erreichen - Zentrale Datenverwaltung unabhängig vom physikalischen Standort Nachteil: - Fibre-Channel-Technologie nutzt SCSI zum Zugriff auf Speichergeräte - FCT arbeitet auf einem Kommunikationsmodell (FC0 bis FC4) - Dadurch werden die Infos in FC-Frames gepackt und versendet - Hohe Kosten - Deswegen: iscsi - TCP/IP Verbindung - Speicherung erfolgt über SCSI - SCSI setzt fehlerfreie Verbindung voraus (TCP verbindungsorientiert) - Bei Verlust von Datenpaket erneute Versendung - geringerer Durchsatz als SAN (CPU muss Verarbeitung der TCP/IP-Daten übernehmen) - Abhilfe: NICs mit eigener CPU (TOEs TCP/IP Offload Engines) - 4 -

5 Halbleiterspeicher RAM (Random Access Memory) Schreib-/Lese-Speicher o o flüchtiger Speicher SRAM (Statisches RAM) Cache D-Kippglied mit 4 Transistoren DRAM (Dynamisches RAM) Arbeitsspeicher Kondensator mit einem Transistor Refresh notwendig nicht flüchtiger Speicher MRAM (Magnetic RAM) später Arbeitsspeicher Speicherung durch unterschiedliche Magnetisierung kein Refresh notwendig FRAM (Ferroelectric RAM) Flash-ROM Ersatz Speicherung durch Polarisationsänderung eines elektr. Feldes ROM (Read Only Memory) nur Lese-Speicher nicht flüchtiger Speicher o o Anwender programmiert PROM nicht löschbar EPROM UV-Licht löschbar EEPROM elektrisch löschbar früher für BIOS Flash-ROM elektrisch löschbar BIOS Hersteller programmiert ROM (Mikroprogrammspeicher in der CPU) Arbeitsspeicher DDR (Double Data Rate) DDR2 DDR3 RDRAM (Rambus-DRAM) QBF (Quad-Band-Memory) FB (Fully-Buffer) - 5 -

6 SRAM OE (output enable) : Speicher lesen WE (write enable) : Speicher schreiben CE (chip enable) : Baustein-Freigabe - SRAM ist byte-adressiert (Zugriff immer nur auf 8 Bits [=1 Byte]) - Decoder wählt Speicherzellen aus o 2 n Ausgänge, immer nur einer aktiv - Bausteinsteuerung führt Lese- und Schreib-Operationen durch - Tristate-Treiber schalten Speicher bei Zugriff an den Bus 256 KByte SRAM: 18 Datenleitungen (A0 A17) 2 8 * 2 10 = 2 18 (256) (k) DRAM - DRAM ist bit-adressiert Speicherzelle besteht aus: Kondensator Transistor Auswahl der Speicherzellen erfolgt über Zeilen- und Spaltenadressen: Zeilenadresse: RAS (Row Adress Strobe) Spaltenadresse: CAS (Column Address Storbe) RAS und CAS steuern Refresh (alle 64 ms) Dies geschieht bei allen Kondensatoren einer Zeile gleichzeitig Anordnung in Zeilen und Spalten kann symmtrisch oder unsymmetrisch sein ( Mapping) Symmetrische Matrix: 4 MBit DRAM Unsymmetrische Matrix: 4 MBit DRAM 2048 * 2048 Matrix 4096 * 1024 Matrix 2 11 * 2 11 Matrix 2 12 * 2 10 Matrix 11 / 11 Mapping 12 / 10 Mapping 2 k Refresh 4 k Refresh Des weiteren wird die Bitbreite des Ausgangs unterschieden: - 1 Bit - 4 Bit - 8 Bit - 16 Bit Datenbus - 6 -

7 Der Leseablauf 1. Alle Bitleitungspaare werden auf ½ Vcc aufgeladen 2. Der Vorladeschaltkreis wird deaktiviert 3. Der Zeilendecoder dekodiert die Zeilenadresse und aktiviert eine Wortleistung. Alle Transistoren einer Zeile schalten den Kondensator auf das Bitleistungspaar 4. Je nach Ladung erhöht oder erniedrigt sich die Spannung am Bitleistungspaar 5. Der Leseverstärker verstärkt die Spannungsdifferenz auch Vcc oder GND 6. Der Schaltdecoder wählt einen Leseverstärker aus und legt das Signal auf den Ausgabe-Puffer 7. Die Leseverstärker werden zurückgeschrieben bewirkt gleichzeitig einen Refresh 8. Zeilendecoder, Spaltendecoder und Leseverstärker werden deaktiviert Der Refresh - Alle 64 ms spätestens ist ein Refresh notwenig - Benötigt 8 Takte Takt = 100 MHz 4 k Refresh = 4096 Zeilen Refreshintervall: 64 * 10-3 s / 4096 Zeilen = 15,6 µs Refresh-Dauer: 8T * (1 / 100 * 10 6) = 80 ns Während 80 ns kein Zugriff auf das DRAM SD-RAM-Chip 8M x 16 x 4b Speichermatrix: 8 MBit Speicherbänke: 4 Pro Bank: 16 Matrizen 8 MBit * 4 * MBit Datenleitungen: 16 Refresh-Größe: 8 MBit 2 3 * 2 20 = 2 23 = 2 12 * 2 11 (12 / 11 Mapping) 4 k Refresh - 7 -

8 DIMM Kennzeichnung: - Parallelschaltung der SD-Chips - Chips sind über mehrere Bänke und Module am Bus angeschlossen trcd RAS to CAS Delay Zeit, um die Bitzellen in die Leseverstärker zu schreiben tcl CAS Latency Zeit, um die Leseverstärker in die Ausgabepuffer zu schreiben tac Data Access Time Zeit, bis die Daten gültig sind tras RAS Active Time Zeit, aber der die Leseverstärker wieder zurückgeschrieben sind trp RAS Precharge Time Zeit, um die Bitleistungspaare wieder auf ½ VCC aufzuladen trc RAS Cycle Time Zeit, bis die Adresse der neuen Zeile der selben Bank übernommen werden kann trc = tras + trp Modultyp: PC MHz - t CL = 2, t RCD = 2, t RP = 2 - t AC = 6ns, SPD-EEProm-Version 1.2, immer 0-8 -

9 RIMM - gesamte Datenbusbreite wird von jedem RDRAM erreicht - Chips parallel am Bus - Muss terminiert werden, da Bus durchgeschleift wird jeder Slot muss bestückt werden Durchgangsplatine (CRIMM Continuity RIMM) - Frequenz 400 MHz - RIMM mit RDRAM 1 Flanke PC400 - RIMM mit DRDRAM beide Flanken PC