IuK-Projekt am Institut für Mikroelektronik und Eingebettete Systeme. Prof. Dr.-Ing. Peter Schulz Sommersemester 2013

Größe: px
Ab Seite anzeigen:

Download "IuK-Projekt am Institut für Mikroelektronik und Eingebettete Systeme. Prof. Dr.-Ing. Peter Schulz Sommersemester 2013"

Transkript

1 am Institut für Mikroelektronik und Eingebettete Systeme Sommersemester

2 Das Institut imes bietet ein fortlaufendes Mechatronik-Projekt an. Der Einstieg ist semesterweise möglich. Die Laufzeit aus Teilnehmersicht beträgt 1 Jahr. Wir entwickeln Elektronik-Komponenten für Modellfahrzeuge: Sensor-Datenerfassung Aktuatorik-Ansteuerung Pilot-Assistenz Telemetrie Autonomie Anforderungen geringes Gewicht kleine Bauform geringer Strombedarf IE Im Sommersemester 2012 gestartet 1. Thema: Multisensorboard zur Situationserkennung in mobilen Anwendungen Fragestellung Wo bin ich? Wie ist meine Lage? Wohin bewege ich mich gerade? Wie hoch ist meine Geschwindigkeit? Sensoren: Beschleunigung Drehraten GPS-Empfänger Kompass Projektname: MOUSE³ Mobile Operating Unit with Sensorics and Embedded Electronic Enhancements IE 2

3 Stand des Projektes Beschaffung eines Versuchsfahrzeuges ( Aktion Modellbaumesse ) Systemkonzept erstellt HW- und SW-Anteile definiert Sensor-SW läuft Leiterplattenlayout erstellt Team SS 2012 bis WS 2012/13: 5 Teilnehmer Der Abschluss des es steht jetzt an. Einige Teilnehmer werden nach Abschluss des es auf dem Themengebiet im Rahmen des Praxisprojektes weiterarbeiten. IE Weiterer Verlauf SS 2013 Weiterführung des Projektes mit erweiterter Aufgabenstellung Erweiterung und Optimierung der Embedded Software weitere Sensoren, z.b. Ultraschall oder Anpassung an andere Fahrzeugtypen oder Erweiterung Richtung Antriebssteuerung Bis zu 8 Teilnehmer werden gesucht Tätigkeiten Leiterplattenentwurf Bauteilebibliothek, Schaltplaneingabe + Layout Fertigungsunterlagen -> Leiterplattenhersteller Prüfung der gelieferten Leiterplatten Digitalentwurf Sensor-/ Aktuator-Interfaces System on Programmable Chip IE 3

4 Tätigkeiten (Fortsetzung) Programmierung Entwicklungsumgebung Soft Design von Altium Start der Programmierung auf einem Evaluationsboard (Nanoboard3000) Portierung der Software auf die eigentliche Zielplattform Integration und Test Definition einer Testumgebung Aufbau eines Bewegungssimulators Ausstattung eines Modellfahrzeuges Programmierung der Testumgebung IE Lernziele Denken in Systemzusammenhängen fachübergreifende Aspekte Kostenbewusstsein Teamerfahrung Kommunikation Präsentation Wissensaustausch Projektverwaltung Technische Dokumentation Entwicklungsmethoden Embedded Systems System-on-Chip Softwareentwurf FPGA-basierter HW-Entwurf Leiterplattenentwurf IE 4

5 Erläuterungen zu den Lehrinhalten FPGA (Field Programmable Gate Array) programmierbarer Logikbaustein Realisierung komplexer Schaltnetze und Schaltwerke Pool von Logikressourcen konfigurierbar (z.b. boolesche Funktion) Verknüpfungen programmierbar Zusatzressourcen Taktmanagement Speicherblöcke DSP-Blöcke Kommunikationscontroller Erläuterungen zu den Lehrinhalten VHDL Hardwarebeschreibungssprache ähnlich einer Programmiersprache, aber kein sequentielles Paradigma simulierbar z.t. synthetisierbar für die Implementierung von ASICs oder FPGAs verschiedene Abstraktionsebenen ModelSim Simulationsprogramm für Hardwarebeschreibungssprachen VHDL, Verilog, SystemC Hersteller: Mentor Graphics 5

6 Erläuterungen zu den Lehrinhalten Simulink Erweiterung von Matlab zur grafischen Programmierung Grundidee: Lösung von Differentialgleichungen über Integrationsverfahren Beschreibung und Simulation kontinuierlicher Systeme auch geeignet zur Beschreibung diskreter Systeme somit anwendbar für digitale Signalverarbeitung Aus Simulink heraus kann Code generiert werden für Standardprozessoren (in C) für Signalprozessoren (in C) für ASICs oder FPGAs (in VHDL) Erläuterungen zu den Lehrinhalten Altium Designer Entwurfsprogramm für Leiterplatten FPGA-Schaltungen Konfiguration und Programmierung eingebetteter Mikrorechnersysteme 6

7 Erläuterungen zu den Lehrinhalten SoPC System on Programmable Chip Implementierung eines Mikrorechnersystems auf einem programmierbaren Chip (FPGA) In einem ersten Entwicklungsschritt wird das Mikrorechnersystem definiert (Hardwareentwurf) und das FPGA entsprechend konfiguriert. Im zweiten Schritt wird diese Konfiguration wie ein normales, eingebettetes Mikrorechnersystem (z.b. in C) programmiert (Softwareentwurf). FPGA-basieres Board für Ausbildung Prototyping Nanoboard 3000 Zielplattform für Altium Designer Soft-Design Reichhaltige Ausstattung mit Schnittstellen, z.b. Audio / Video Ethernet / USB Peripheriefunktionen, z.b. LCD-Bildschirm Speicher IE 7

SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren

SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen

Mehr

Prof. Dr.-Ing. Peter Schulz

Prof. Dr.-Ing. Peter Schulz Wahlpflichtfächer für Antriebe und Automation Motivation: Antriebe Antriebssysteme enthalten Mess- und Regelkreise, z.b.: - Drehzahlmessung und -regelung - Positionserfassung und -regelung - Verschleißmessung

Mehr

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007 Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.

Mehr

Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum

Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Vater, Frank Frohberg, Max 26.04.2017 Agenda 1 Rahmenbedingungen für das Praktikum 2 Überblick Designprozess 3 Einführung in VHDL 4 Bearbeitung

Mehr

Digital Design 5 Rechnergestützte Schaltungsentwicklung

Digital Design 5 Rechnergestützte Schaltungsentwicklung 5 Rechnergestützte Schaltungsentwicklung 5.1 Technologische Trends Richard Roth / FB Informatik und Mathematik Rechnergestützte Schaltungsentwicklung 1 Richard Roth / FB Informatik und Mathematik Rechnergestützte

Mehr

Electronic Design Automation (EDA) Systementwurf

Electronic Design Automation (EDA) Systementwurf Electronic Design Automation (EDA) Systementwurf Systembegriff Beispiel Antiblockiersystem Signalverarbeitung Hardware/Software- Partitionierung Hardware oder Software? Electronic Design Automation Systementwurf:

Mehr

Inhaltsübersicht. Einführung

Inhaltsübersicht. Einführung Inhaltsübersicht Einführung Operationsverstärker Grundlagen und Hilfsmittel des Entwurfs Design-Flow Synthese Analyse Modellierung VHDL-AMS SystemC,... Systemtheorie Übertragungsfunktionen Regelkreise

Mehr

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Prof. Dr.-Ing. Holger Blume, Hans-Peter Brückner, Christian Leibold, Ingo Schmädecke Gliederung Motivation

Mehr

Theorie digitaler Systeme

Theorie digitaler Systeme Theorie digitaler Systeme Vorlesung 1: Fakultät für Elektro- und Informationstechnik, Manfred Strohrmann Vergleich zeitkontinuierlicher und zeitdiskreter Systeme Systemtheorie hat zeitkontinuierliche Systeme

Mehr

FPGA vs. Mikrocontroller. Agenda

FPGA vs. Mikrocontroller. Agenda FPGA vs. Mikrocontroller Name: Jan Becker Matrikelnummer: 546508 Agenda - Kurzvorstellung eines FPGAs - Komponenten eines FPGAs - Programmierung eines FPGAs - Kurzvorstellung eines Mikrocontrollers - Komponenten

Mehr

ASIC. Application-Specific Integrated Circuit. Technische Informatik K. Slotala

ASIC. Application-Specific Integrated Circuit. Technische Informatik K. Slotala ASIC Application-Specific Integrated Circuit Technische Informatik K. Slotala Was ist ASIC? Anwendungsspezifische Schaltung, die fest im Schaltkreis integriert ist An die Anforderungen der Anwender angepasst

Mehr

Hardware Programmierbare Logik

Hardware Programmierbare Logik Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23

Mehr

Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme

Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Farbverlauf Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Embedded Systems Christian Hochberger Professur Mikrorechner Fakultät Informatik Technische Universität Dresden Nötiges

Mehr

FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.

FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic

Mehr

Modellbasierte Entwicklung im Kontext von Medizingeräten

Modellbasierte Entwicklung im Kontext von Medizingeräten up FPGA Modellbasierte Entwicklung im Kontext von Medizingeräten Gemeinsamer Ausgangspunkt für Software- und Hardwareentwicklung Osnabrück, 06.02.2014, Wanja Schöpfer Agenda 1 Einleitung 2 Modellbasierte

Mehr

Multi-Tool Testlandschaft mit DDS

Multi-Tool Testlandschaft mit DDS Multi-Tool Testlandschaft mit DDS MATLAB UND SIMULINK ALS ENABLER FÜR RAPID TOOL PROTOTYPING SEBASTIAN BEWERSDORFF ASSYSTEM GERMANY MATLAB EXPO 2017 MÜNCHEN 27.06.2017 EINFÜHRUNG Tools in Unternehmensprozessen

Mehr

FPGA. Field Programmable Gate Array

FPGA. Field Programmable Gate Array FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen

Mehr

EHP Einführung Projekt A

EHP Einführung Projekt A Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung

Mehr

4.Vorlesung Rechnerorganisation

4.Vorlesung Rechnerorganisation Mario.Trams@informatik.tu-chemnitz.de, 22. April 2004 1 Inhalt: 4.Vorlesung Rechnerorganisation technischer Hintergrund der von uns verwendeten Experimentierhardware kurze Einführung in das Altera Entwicklungssystem

Mehr

SOC - System on a Chip

SOC - System on a Chip SOC - System on a Chip Was ist das und wofür sind sie gut? HS Düsseldorf Technische Informatik Prof. Dr.-Ing. Ulrich Schaarschmidt Maximilian Roitzheim Matrikelnummer: 639071 Wintersemester 17/18 Inhaltsverzeichnis

Mehr

&R9HULILNDWLRQYRQ$50'HVLJQVPLW5LYLHUD,37

&R9HULILNDWLRQYRQ$50'HVLJQVPLW5LYLHUD,37 &R9HULILNDWLRQYRQ$50'HVLJQVPLW5LYLHUD,37 von Jaroslaw Kaczynski Technical Marketing Manager Advanced Product Group Aldec, Inc.,(LQI KUXQJ Embedded-Systeme enthalten üblicherweise einen Mikroprozessor sowie

Mehr

Team. Prof. Dirk Timmermann. Siemens AG (ICN Greifswald)

Team. Prof. Dirk Timmermann. Siemens AG (ICN Greifswald) Teilprojekt MWN (wired) Ziele und Vorgehensweise Putbus, den 09.09.2004 Dipl.-Ing. Harald Widiger Dipl.-Ing. Stephan Kubisch Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für

Mehr

Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen

Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen Technische Universität Chemnitz Schwerpunktprogramm Rekonfigurierbare Rechensysteme Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen Professur Technische Informatik 12. Juni

Mehr

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016 Vergleich FPGA und Mikrocontroller Laura Hilleke Technische Informatik 07.01.2016 07.01.2016 Vergleich FPGA und Mikrocontroller 2 1 Aufbau Funktionsweise Programmierung 07.01.2016 Vergleich FPGA und Mikrocontroller

Mehr

ETI3: Themen für Projekt Sicherheitstechnik 2 WS2013/14 Dr. R. Müller

ETI3: Themen für Projekt Sicherheitstechnik 2 WS2013/14 Dr. R. Müller ETI Themen für Projekt Sicherheitstechnik 2 WS2013/14 Dr. R. Müller Inhaltsverzeichnis 1 FHFtrain: Lok 3 (3) 3 2 XBee-Accesspoint 4 3 RFID-Reader (3) 5 4 RFID-Reader-II (1) 6 1 Vorbemerkung Die Themen

Mehr

DFG SPPRR 1148 Zwischenkolloquium. PolyDyn. Modellierung rekonfigurierbarer Systeme. Andreas Schallenberg Abteilung EHS, Uni Oldenburg

DFG SPPRR 1148 Zwischenkolloquium. PolyDyn. Modellierung rekonfigurierbarer Systeme. Andreas Schallenberg Abteilung EHS, Uni Oldenburg PolyDyn Modellierung rekonfigurierbarer Systeme Andreas Schallenberg Abteilung EHS, Uni Oldenburg DFG Zwischenkolloquium SPPRR 1148 01. und 02.06.2006 Darmstadt A. Schallenberg 1 Gliederung Die Basis:

Mehr

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN Einleitung Zunehmender Einsatz von Kurzstreckenfunk in Form drahtloser Datenkommunikation im Bereich IEEE Standard 802.15.4 - Zigbee

Mehr

CPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017

CPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017 CPU, GPU und FPGA, Bianca Forkel 21. November 2017 CPU, GPU und FPGA Inhalt CPU: Central Processing Unit GPU: Graphical Processing Unit FPGA: Field Programmable Gate Array 2 CPU Central Processing Unit

Mehr

An den Vizepräsident für Forschung, Entwicklung und Technologietransfer der Fachhochschule Braunschweig/Wolfenbüttel

An den Vizepräsident für Forschung, Entwicklung und Technologietransfer der Fachhochschule Braunschweig/Wolfenbüttel An den Vizepräsident für Forschung, Entwicklung und Technologietransfer der Fachhochschule Braunschweig/Wolfenbüttel Forschungsbericht (Kurzfassung) WS 02/03 Kreyßig, Jürgen, Prof. Dr., Institut für Verteilte

Mehr

FPGA - aktuelle Bausteine und ihre Anwendungen von Altera

FPGA - aktuelle Bausteine und ihre Anwendungen von Altera FPGA - aktuelle Bausteine und ihre Anwendungen von Altera T E C H N I S C H E I N F O R M A T I K P R Ä S E N T A T I O N 1 8. 0 1. 2 0 1 8 B E R N H A R D S A N G M A T R I K E L N U M M E R : 6 4 0 3

Mehr

Zwischenbericht zum Projekt FPGA-Entwurfssystem

Zwischenbericht zum Projekt FPGA-Entwurfssystem Zwischenbericht zum Projekt FPGA-Entwurfssystem Test und Integration von Synthese- und Layoutwerkzeugen für den FPGA-Entwurf Steffen, M.; Herrmann, P.; Möhrke, U.; Spruth, W.G. Universität Leipzig Augustusplatz

Mehr

Projektarbeiten WiSe 13/14

Projektarbeiten WiSe 13/14 Projektarbeiten WiSe 13/14 Fynn Schwiegelshohn, Muhammed Al Kadi, Max Ferger Prof. Dr.-Ing. Michael Hübner, Lehrstuhl für Eingebettete Systeme der Informationstechnik (ESIT) Fakultät für Elektrotechnik

Mehr

Trotz aller Sorgfalt und Überprüfungen durch Fachkollegen und das Lektorat des Verlags können sich bei der ersten Auflage eines Buches dennoch Fehler

Trotz aller Sorgfalt und Überprüfungen durch Fachkollegen und das Lektorat des Verlags können sich bei der ersten Auflage eines Buches dennoch Fehler Vorwort Digitale Systeme durchdringen heute viele Bereiche des täglichen Lebens, ohne dass uns dies vielleicht überhaupt bewusst ist. Man denke hier beispielsweise an Mobilfunktelefone, Navigationsgeräte

Mehr

Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld.

Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld. Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-recopigs Einführung Zielsetzung

Mehr

ASIC Application-Specific Integrated Circuit

ASIC Application-Specific Integrated Circuit ASIC Application-Specific Integrated Circuit Technische Informatik Henning Rob Sonntag, 21. Januar 2018 Agenda Einführung Schaltungsentwurf Arten von ASICs 21.01.2018 ASIC - Henning Rob 2 Agenda Einführung

Mehr

Projekt. Systementwurf. projekte/systementwurf/ Universität Hamburg

Projekt. Systementwurf.   projekte/systementwurf/ Universität Hamburg MIN Department Informatik 18.341 Projekt Systementwurf http://tams-www.informatik.uni-hamburg.de/lehre/ss2006/ projekte/systementwurf/ 1 / 18 MIN Department Informatik Vorbesprechung Motivation Systemumgebung

Mehr

Echtzeitbildverarbeitung mit FPGAs. Feith Sensor to Image GmbH, Schongau Matthias Schaffland

Echtzeitbildverarbeitung mit FPGAs. Feith Sensor to Image GmbH, Schongau Matthias Schaffland Echtzeitbildverarbeitung mit FPGAs Feith Sensor to Image GmbH, Schongau Matthias Schaffland Feith Sensor to Image GmbH Gegründet 1989 als Bildverarbeitungs- Spezialist für kundenspezifische Komponenten

Mehr

High Performance Embedded Processors

High Performance Embedded Processors High Performance Embedded Processors Matthias Schwarz Hardware-Software-Co-Design Universität Erlangen-Nürnberg martin.rustler@e-technik.stud.uni-erlangen.de matthias.schwarz@e-technik.stud.uni-erlangen.de

Mehr

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J.

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J. Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) 1 Gliederung Hardware-Software-Co-Design: Entwurf eingebetteter Systeme Beispiele und Anwendungen: wachsende Komplexität zukünftiger elektronischer

Mehr

Vertiefungsrichtung Rechnerarchitektur

Vertiefungsrichtung Rechnerarchitektur srichtung () ( für ) Prof. Dietmar Fey Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren Modellierung und Entwurf von Rechnern und Prozessoren ()

Mehr

Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser.

Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser. Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser www.its-owl.de Ressourceneffiziente Informationsverarbeitung Anwendungsdomänen Verkehrstechnik IKT Medizintechnik

Mehr

Systembeschreibungssprachen

Systembeschreibungssprachen Systembeschreibungssprachen Dr. Jürgen Ruf Organisation Vorlesung Donnerstags 15:45 bis 17:15 Kleiner Hörsaal, Sand 6/7 Sprechzeiten: nach Vereinbarung Email: ruf@informatik.uni-tuebingen.de Tel: 07071/29-74706

Mehr

Ein Vortrag von Kamal Laghmari im Fach: Technische Informatik

Ein Vortrag von Kamal Laghmari im Fach: Technische Informatik Vortrag über FPAA`s Ein Vortrag von im Fach: Technische Informatik Inhalt o Einführung in FPAA`s o Funktionsweise o Architektur o Switched Capacity (SC) o Entwicklungsmethoden o Anwendungsgebiete oausblick

Mehr

Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2

Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2 Inhalt Abkürzungen X Kapitel 1 - Einleitung 1 1.1 Stand der Automobilelektronik 1 1.1.1 Historische Entwicklung 1 1.1.2 Gegenwärtige Probleme 2 1.2 Zielsetzung 5 1.3 Aufbau der Arbeit 6 1.4 Veröffentlichungen

Mehr

Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware

Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware Normann Decker 1 Philip Gottschling 2 1 Institut für Softwaretechnik und Programmiersprachen Universität zu Lübeck decker@isp.uni-luebeck.de

Mehr

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15 Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht

Mehr

2. Der ParaNut-Prozessor "Parallel and more than just another CPU core"

2. Der ParaNut-Prozessor Parallel and more than just another CPU core 2. Der ParaNut-Prozessor "Parallel and more than just another CPU core" Neuer, konfigurierbarer Prozessor Parallelität auf Daten- (SIMD) und Thread-Ebene Hohe Skalierbarkeit mit einer Architektur neues

Mehr

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation Willkommen zur Präsentation Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. J. Pospiech AVT GmbH Ilmenau Am Hammergrund 1 98693 Ilmenau Tel: +49 (0)3677 / 64 79 0 Fax: +49 (0)3677 / 64 79 69

Mehr

Rechnerstrukturen, Teil 1

Rechnerstrukturen, Teil 1 Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches

Mehr

Modellbasierte Entwicklung und Verifikation von Sensor-SiPs

Modellbasierte Entwicklung und Verifikation von Sensor-SiPs MATLAB EXPO München, 09.07.2014 Modellbasierte Entwicklung und Verifikation von Sensor-SiPs Dr. Jan-Hendrik Oetjens Dr. Ralph Görgen 1 Automotive Electronics AE/EIM-Oetjens 09.07.2014 Robert Bosch GmbH

Mehr

Digitaltechnik. Andreas König. Professur Technische Informatik Fakultät Informatik Technische Universität Chemnitz. Wintersemester 2001/2002

Digitaltechnik. Andreas König. Professur Technische Informatik Fakultät Informatik Technische Universität Chemnitz. Wintersemester 2001/2002 Andreas König Professur Technische Informatik Fakultät Informatik Technische Universität Chemnitz Wintersemester 2001/2002 Andreas König Folie 10-1 Vorlesungsgliederung: 1. Einführung 2. Kodierung und

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Simulink: Softwareentwurf für eingebettete Systeme ROS-Arduino-Interface. von Christian Schildwächter

Simulink: Softwareentwurf für eingebettete Systeme ROS-Arduino-Interface. von Christian Schildwächter Simulink: Softwareentwurf für eingebettete Systeme ROS-Arduino-Interface von Christian Schildwächter Simulink Simulink S-Functions Softwareprojekt ROS-Arduino-Interface Simulink 3 LIVE DEMO 4 External

Mehr

Hardware Design Patterns.

Hardware Design Patterns. Hardware Design Patterns felix@entropia.de Wozu das Ganze? Passende Hardware nicht am Markt verfügbar oder völlig überteuert Spaß am Basteln und Lernen Überblick Anforderungen, Konzepterstellung Bauteilauswahl

Mehr

Wahlfachtopf Mikroelektronik für die Studienrichtung Mechatronik (Diplomstudium, Kennzahl 716)

Wahlfachtopf Mikroelektronik für die Studienrichtung Mechatronik (Diplomstudium, Kennzahl 716) Wahlfachtopf Mikroelektronik für die Studienrichtung Mechatronik (Diplomstudium, Kennzahl 716) B. Jakoby, Institut für Mikroelektronik und Mikrosensorik Themen, Schlagworte zum Wahlfachtopf Elektronik

Mehr

TU München MSc Elektrotechnik und Informationstechnik (MSEI) Oktober 2018

TU München MSc Elektrotechnik und Informationstechnik (MSEI) Oktober 2018 Vertiefungsempfehlung Drahtgebundene und optische Übertragungstechnik EI74311 Information Theory WS 5 EI5075 Optical Communication Networks SS 6 EI7006 Statistical Signal Processing SS 6 EI7411 Channel

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Modulare Grafische Programmierung (MGP) von FPGAs

Modulare Grafische Programmierung (MGP) von FPGAs Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. Jörg Pospiech AVT GmbH Ilmenau Am Hammergrund 1 D-98693 Ilmenau Tel.: +49 (0) 3677 64790 Fax.: +49 (0) 3677 647999 Mail: j.pospiech@avt-ilmenau.de

Mehr

HIL basierte Kalibrierung anhand des HAWKS Rennwagens. Referent: Daniel Lorenz

HIL basierte Kalibrierung anhand des HAWKS Rennwagens. Referent: Daniel Lorenz HIL basierte Kalibrierung anhand des HAWKS Rennwagens Agenda Einführung Simulationen & X-in-the-loop HAWKS Rennwagen Anforderungen Test-Aufbau Ausblick und mögliche Risiken Fragen und Antworten 2 Einführung

Mehr

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock. Seite 1 Implementierung Neuronaler Netze mittels Digit-Online Algorithmen Vortrag im Rahmen des 10. Symposium Maritime Elektronik 2001 M.Haase, A.Wassatsch, D.Timmermann Seite 2 Gliederung Was sind Neuronale

Mehr

. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP

. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP -Berlin EMC45 732002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin Schöne neue Welt (Brave New World; Aldous Huxley) -Berlin ebusiness ecommerce emobile mcommerce edesign Bluetooth SoC GSM GPRS UMTS Time-To-Market

Mehr

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de

Mehr

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock. Seite 1 Optimierung der Verbindungsstrukturen in Digitalen Neuronalen Netzwerken Workshop on Biologically Inspired Methods on Modelling and Design of Circuits and Systems 5.10.2001 in Ilmenau, Germany

Mehr

1. Einleitung. Informationstechnische Systeme

1. Einleitung. Informationstechnische Systeme 1. Informationstechnische Systeme Realisierungsvarianten für HW-Komponenten Anwendung von SSI Standard-IC Anwendung von µp und MSI-/LSI-Komponenten Einsatz anwendungsspezifischer integrierter Schaltungen

Mehr

Was ist VHDL? V: very high speed integrated circuit HDL hardware description language. mächtige HW-Beschreibungssprache. Wozu hat man VHDL entwickelt?

Was ist VHDL? V: very high speed integrated circuit HDL hardware description language. mächtige HW-Beschreibungssprache. Wozu hat man VHDL entwickelt? Was ist VHDL? V: very high speed integrated circuit HDL hardware description language mächtige HW-Beschreibungssprache Wozu hat man VHDL entwickelt? weitere HDLs? - HW beschreiben, beschleunigen - Simulation

Mehr

Programmierbare Logikbauelemente

Programmierbare Logikbauelemente Programmierbare Logikbauelemente Architekturen und Anwendungen von Axel Sikora mit 148 Bildern und 31 Tabellen HANSER Grundlagen 13 1.1 Einführung 13 1.2 Grundlagen digitaler Schaltungen 15 1.2.1 Grandlagen

Mehr

Entwicklung von Medizinischen Algorithmen für die Kardiologie mit Hilfe Simulink und Modellbasiertes Design

Entwicklung von Medizinischen Algorithmen für die Kardiologie mit Hilfe Simulink und Modellbasiertes Design Entwicklung von Medizinischen Algorithmen für die Kardiologie mit Hilfe Simulink und Modellbasiertes Design Dr.-Ing. Antoun Khawaja CEO KhawajaHealth Antoun.Khawaja@KhawajaHealth.com Antoun.Khawaja@Corpuls.com

Mehr

Untersuchung digitaler Signalfilter und Implementierung in FPGA für die Modellierung der ATLAS LAr-Kalorimeter-Auslese

Untersuchung digitaler Signalfilter und Implementierung in FPGA für die Modellierung der ATLAS LAr-Kalorimeter-Auslese Untersuchung digitaler Signalfilter und Implementierung in FPGA für die Modellierung der ATLAS LAr-Kalorimeter-Auslese Johann C. Voigt Institut für Kern- und Teilchenphysik 30. Juni 2017 Johann C. Voigt

Mehr

Erweiterte Horizonte beim Hardware-Design

Erweiterte Horizonte beim Hardware-Design Die einzigartigen Eigenschaften der heutigen Elektronikprodukte werden zunehmend durch die programmierbaren Soft - Elemente des Designs bestimmt. Lesen Sie, welche Auswirkungen dies auf die physikalische

Mehr

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München FPGAs an der Hochschule München in Lehre und Forschung Christian Münker, Hochschule München Überblick Hochschule München 2 www.hm.edu Gegründet 1971 Eine der größten Hochschulen für angewandte Wissenschaften

Mehr

Portierung einer LabVIEW-basierten OFDM-Übertragungsstrecke auf das NI USRP-2950R-System mit dem LabVIEW FPGA-Modul

Portierung einer LabVIEW-basierten OFDM-Übertragungsstrecke auf das NI USRP-2950R-System mit dem LabVIEW FPGA-Modul mit dem LabVIEW FPGA-Modul Tobias p.1 Übersicht 1 Motivation und Aufgabenstellung 2 Ausgangszustand der LabVIEW-Übertragungsstrecke 3 Portierung auf das 4 Erprobung der neuen Übertragungsstrecke 5 Fazit

Mehr

Hardware-Engineering

Hardware-Engineering Universität Bielefeld Technische Fakultät AG Technische Informatik Seminar Hardware-Engineering 29. Juli 2004 Veranstalter Tim Köhler 1 1 tkoehler@techfak. 2 Universität Bielefeld, AG Technische Informatik

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Zusicherungen und Laufzeit Überwachungen in der modellbasierten Software Entwicklung

Zusicherungen und Laufzeit Überwachungen in der modellbasierten Software Entwicklung Zusicherungen und Laufzeit Überwachungen in der modellbasierten Software Entwicklung Methoden Design Integration STZ Softwaretechnik Andreas Rau STZ Softwaretechnik Im Gaugenmaier 20 73730 Esslingen Email:

Mehr

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing

Mehr

Vertiefungsrichtung Rechnerarchitektur

Vertiefungsrichtung Rechnerarchitektur srichtung () ( für ) Prof. Dietmar Fey 1 Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren () Modellierung und Entwurf von Rechnern und Prozessoren

Mehr

Standalone FPGA Ambilight. Kai Lauterbach Web:

Standalone FPGA Ambilight. Kai Lauterbach Web: Standalone FPGA Ambilight Kai Lauterbach Web: http://klautesblog.blogspot.com email: klaute@web.de Twitter: @kailauterbach Überblick Was ist ein Ambilight und was tut es Die Idee Erste Schritte Anforderungen

Mehr

Open Source - Mikrokontroller für Mixed Signal ASIC

Open Source - Mikrokontroller für Mixed Signal ASIC Open Source - Mikrokontroller für Mixed Signal ASIC Embedded Computing Conference 30. August 2011 Michael Roth Ablauf Vorstellung IME Motivation Vorstellung einiger OpenSource Mikrokontroller Evaluation

Mehr

Eingebettete elektronische Systeme zur Integration von Sensorik

Eingebettete elektronische Systeme zur Integration von Sensorik Eingebettete elektronische Systeme zur Integration von Sensorik 2. Konferenz Sensorik aus Thüringen Zukunft und Wachstum durch Innovation und Kooperation Ilmenau, 31. März 2006 PD Dr.-Ing. habil. Hannes

Mehr

Programmierbare Logik mit GAL und CPLD. Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein

Programmierbare Logik mit GAL und CPLD. Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein Programmierbare Logik mit GAL und CPLD Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein R.Oldenbourg Verlag München Wien 999 Inhaltsverzeichnis Vorwort..2.2..2.2.2.3.3.4

Mehr

Embedded Linux Portierung auf mobiles Datenerfassungsterminal. Ole Reinhardt

Embedded Linux Portierung auf mobiles Datenerfassungsterminal. Ole Reinhardt Embedded Linux Portierung auf mobiles Datenerfassungsterminal Ole Reinhardt Embedded Linux Embedded = Eingebettet, Verborgen? Embedded Linux Embedded = Eingebettet, Verborgen?

Mehr

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)

Mehr

Subranging-Analog/Digital-Wandler mit tiefem Leistungsverbrauch für System-on-Chip-Lösungen in Sensor-Anwendungen

Subranging-Analog/Digital-Wandler mit tiefem Leistungsverbrauch für System-on-Chip-Lösungen in Sensor-Anwendungen Subranging-Analog/Digital-Wandler mit tiefem Leistungsverbrauch für System-on-Chip-Lösungen in Sensor-Anwendungen IMES Institut für Mikroelektronik und Embedded-Systems Roman Willi Inhalt - Einleitung

Mehr

"FlexRIO hat sich als ideale Basis für den Test schneller Kommunikationsschnittstellen erwiesen." - Michael Rost, IRS Systementwicklung GmbH

FlexRIO hat sich als ideale Basis für den Test schneller Kommunikationsschnittstellen erwiesen. - Michael Rost, IRS Systementwicklung GmbH Test von Glasfaserkommunikation bis zu 2,5 Gbit/s auf Basis von NI FlexRIO "FlexRIO hat sich als ideale Basis für den Test schneller Kommunikationsschnittstellen erwiesen." - Michael Rost, IRS Systementwicklung

Mehr

Aktive Schallreduktion / Active Noise Control (ANC)

Aktive Schallreduktion / Active Noise Control (ANC) Forschungsfeld: Aktive Schallreduktion / Active Noise Control (ANC) Zukünftige Flugzeugkonzepte g setzen aus Gründen der Energieeinsparung vermehrt auf Propellerund Turbopropantriebe Dadurch hoher tieffrequenter

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar

Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar Einführung Jorge Meza jorge.meza@tu-ilmenau.de Zusebau R2082, Tel: -4128 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel

Mehr

HPC für embedded Systeme Antriebsschlupfregelung. Johann-Nikolaus Andreae 4. Juni 2009 Ausarbeitung Anwendungen 2

HPC für embedded Systeme Antriebsschlupfregelung. Johann-Nikolaus Andreae 4. Juni 2009 Ausarbeitung Anwendungen 2 HPC für embedded Systeme Antriebsschlupfregelung Johann-Nikolaus Andreae 4. Juni 2009 Ausarbeitung Anwendungen 2 Agenda Einführung Antriebsschlupfregelung Übersicht des Konzeptes Java Real Time Modellierung

Mehr

Digitales Hardwaredesign mit VHDL und FPGAs

Digitales Hardwaredesign mit VHDL und FPGAs TAE Technische Akademie Esslingen Ihr Partner für Weiterbildung seit 60 Jahren! In Zusammenarbeit mit dem VDE-Bezirksverein Württemberg e.v. (VDE) Maschinenbau, Produktion und Fahrzeugtechnik Tribologie

Mehr

Rechnergestützter Entwurf von Mikroelektronik

Rechnergestützter Entwurf von Mikroelektronik Fakultät für Informatik Informatik 12 Rechnergestützter Entwurf von Mikroelektronik Peter Marwedel TU Dortmund, Informatik 12 Zukunft der Informationstechnologie? Gemäß Vorhersagen charakterisiert durch

Mehr

Implementierung eines Software Defined Radio auf einem FPGA

Implementierung eines Software Defined Radio auf einem FPGA Technik Auguste Feukam-Chindji Implementierung eines Software Defined Radio auf einem FPGA Diplomarbeit Fachhochschule Köln Cologne University of Applied Sciences 07 Fakultät für Informations-, Medien-

Mehr

Praktikum: KHR1 Microcontroller Steuerung Bearbeiter: Ronald Lautenschläger Betreuer: Benjamin Reh, Katja Mombaur

Praktikum: KHR1 Microcontroller Steuerung Bearbeiter: Ronald Lautenschläger Betreuer: Benjamin Reh, Katja Mombaur Praktikum: KHR1 Microcontroller Steuerung Bearbeiter: Ronald Lautenschläger Betreuer: Benjamin Reh, Katja Mombaur Übersicht Kondo KHR1 Aufgabenstellung RCB1 Steuerungsplatine Steuerungssoftware Heart2Heart

Mehr

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm Der Design- und Verifizierungsprozess von elektronischen Schaltungen Y Diagramm Verhaltens Beschreibung Struktur Beschreibung z.b. Vout =Vin/2 Analog: Teiler Digital: Schieberegister Widerstand oder Mosfet

Mehr

Rechnerorganisation. H.-D. Wuttke `

Rechnerorganisation. H.-D. Wuttke ` Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau

Mehr

Vorlesung Automotive Software Engineering Teil 4 Das Automobil (1-3) Wintersemester 2014/15 TU Darmstadt, FB 18 und FB 20

Vorlesung Automotive Software Engineering Teil 4 Das Automobil (1-3) Wintersemester 2014/15 TU Darmstadt, FB 18 und FB 20 Vorlesung Automotive Software Engineering Teil 4 Das Automobil (1-3) Wintersemester 2014/15 TU Darmstadt, FB 18 und FB 20 Prof. Dr. rer. nat. Bernhard Hohlfeld Bernhard.Hohlfeld@mailbox.tu-dresden.de Technische

Mehr

Gliederung des Vortrags

Gliederung des Vortrags FPAA Welche analogen Schaltfunktionen lassen sich programmierbar integrieren Mattis Brummel Matrikelnummer: 750430 [1] Gliederung des Vortrags 1. Einleitung 2. Aufbau und Funktion 1. Prinzipieller Aufbau

Mehr

Übung Hardwareentwurf

Übung Hardwareentwurf Übung Hardwareentwurf Übung vom. Mai 25 Stefan Reichör HWE- 25- Slides7.tex (7. Mai 25) Überblick Finite Machines Moore FSM Mealy FSM Implementierung von FSMs in VHDL Xilinx Synthesetool Xilinx LUTs Übung

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr