Vorlesung Grundlagen der Rechnerarchitektur und -organisation WS 2012/13

Transkript

1 Vorlesung Grundlgen der Rechnerrchitektur und -orgnistion WS 2012/13 Dietmr Fey Lehrstuhl für Informtik 3 - Rechnerrchitektur , Folie 1

2 Orgnistorisches Orgnistorisches Übungen Übung 1 Übungsgruppe Mo 8:15-8: Richter, F. oder Di 10:15-11:45 K1-119 Richter, F. Beginn des Übungsbetriebs: b erste Abgbe , Folie 2

3 Orgnistorisches Orgnistorisches Vorlesung / Skript Skript Vorlesungsfolien: Ergänzungsmterilien: zum Vorlesungsstoff StudOn Orgnistorisches Übung Abgbe elektronisch ls PDF über EST Anmelden unter Psswort s. Tfel Nme der Vernstltung in EST: Gr WS12 10 Übungsblätter 15 Bonuspunkte für Klusur plus Zustzufgben (ohne Punkte) , Folie 3

4 Orgnistorisches Orgnistorisches Klusur Am Ende des Semesters (vermutlich Mitte / Ende April 2013) Duer: 90 Minuten Bonuspunkte erzielbr über Übungsufgben 15 Punkte zusätzlich, sofern bei Klusur Mindestpunktzhl zum Bestehen erreicht wurde , Folie 4

5 Inhlt Vorlesung Inhlt Vorlesung - vorläufig (Struktur wird evtl. noch geändert) Kpitel 0: Einleitung 0.1: 0.2: Historische Entwicklung Ws ist Rechnerrchitektur? Kpitel 1: Grundprinzipien einer Rechnerrchitektur 1.1: 1.2: 1.3: von Neumnn Universlrechenutomt Befehlszyklus Abweichungen vom Universlrechner Kpitel 2: Komponenten eines Rechners 2.1: 2.2: 2.3: 2.4: Leitwerk: Mikroprogrmmierung und Befehlsstzrchitekturen Rechenwerke (Fließkomm-Architektur) Speicherwerk (Hierrchie, Struktur, Grundlgen Cches) Ein-/Ausgbewerk (PIO, DMA, Busse vs. Punkt-zu-Punkt-Architekturen (P2P)) , Folie 5

6 Inhlt Vorlesung Kpitel 3: Architektur moderner Prozessoren 3.1: Einführung (von CISC bis Multi-Core) 3.2: RISC-Architekturen 3.3: Multi-Threding 3.4: Multi-Core-Prozessoren Kpitel 4: Hrdwrenhe Progrmmierung in Assembler Kpitel 5: Schnittstelle zum Betriebssystem (wichtig für Vorlesung Systemprogrmmierung) 5.1: Anbindung zum Betriebssystem 5.2: Speicherverwltungseinheit / Memory Mngement Unit (Segmentierung, Pging) 5.3: Optimierungen bei der Speicherverwltung (mehrstufige Seitentbellen, Trnsltion-Look-Aside Buffer) , Folie 6

7 Litertur Stllings: Computer Orgniztion nd Architecture, 8.ed, Person 2010 Hennessy / Ptterson: Computer Architecture A Quntittive Approch, 4.ed, Morgn Kufmnn, 2006 Ptterson / Hennessy: Computer Orgniztion nd Design, 4.ed, Morgn Kufmnn, 2008 Tnnenbum: Computerrchitektur, 5. Auflge, Person Studium, , Folie 7

8 0 Einleitung 0.1 Historische Entwicklung Meilensteine der Rechnerrchitektur Mechnische Computer 1642 Blise Pscl: Apprt mit Räderwerk und Kurbel zum Addieren und Subtrhieren 1672 Wilhelm Gottfried Leibniz: mechnische Mschine, die uch multiplizieren und dividieren konnte 1822 Chrles Bbbge Difference Engine Algorithmus zur Berechnung von Zhlentbellen für die Schiffsnvigtion Konnte ddieren und subtrhieren Besß Ausgbeeinheit: stnzte Ergebnisse mit stählernen Prägestempeln in Kupferpltte , Folie 8

9 0 Einleitung 0.1 Historische Entwicklung Anlyticl Engine Im Gegenstz zu Differentil Engine universell Speicher (Säulen, 1000 Worte à 50-stellige Zhlen) Recheneinheiten (Mühle) Progrmmierbr durch Einstnzen von Befehlen in Lochkrten und gestnzte Ausgbe (Regl) Problem: mechnische Präzision der vielen Räder und Getriebe im 19.Jhrdt. erlubte keine hohe Zuverlässigkeit , Folie 9

10 0 Einleitung 0.1 Historische Entwicklung Konrd Zuse Automtische Rechenmschinen Z1, Z2 und Z3 mit elektromgnetischen Relis Erste vollutomtisch progrmmgesteuerte Rechner der Welt Verwendeten Gleitkomm-Arithmetik , Folie 10

11 0 Einleitung 0.1 Historische Entwicklung Atnsoff Entwickelten Konzept für Computer ABC - Computer mit Binärrithmetik Für Speicher Kondenstoren, die immer wieder ufgefrischt werden mussten (Urvter des DRAMs) , Folie 11

12 0 Einleitung 0.1 Historische Entwicklung 1944 Aiken: Bute Mrk 1 Allzweck-Rechner us Relis Gelochte Ein-/Ausgbe 72 Wörter mit jeweils 23-stelligen Zhlen Mrk II wurde fertig ls Relis-Computer überholt wren, ds elektronische Zeitlter begnn Elektronische Computer Zunächst ngetrieben durch Zweiten Weltkrieg 1943 britische Regierung, Aln Turing: COLOSSUS Erster digitler elektronischer Computer der Welt Aufgbe: Entschlüsselung verschlüsselter Befehle Für die weitere Entwicklung der Rechnerrchitektur ohne Bedeutung, d lle Ideen des Projektes 30 Jhre unter Verschluss gehlten , Folie 12

13 0 Einleitung 0.1 Historische Entwicklung 1946 ENIAC Muchley/Eckert Erknnte ebenflls Bedeutung des Militärs ls Finnzgeber ENIAC (Electronic Numericl Integrtor And Computer) Vkuumröhren, 1500 Relis, 30 Tonnen Gewicht, 140 kw Strom Arbeitete im Dezimlsystem , Folie 13

14 0 Einleitung 0.1 Historische Entwicklung 1951 MIT Whirlwind 1 Erster Echtzeit-Computer Nicht wie ENIAC und IAS für Verrbeitung großer Zhlenmengen gedcht 16 Bit Worte, Projekt führte zu Erfindung des mgnetischen Kernspeichers 1952 John von Neumnn: Mitglied des ENIAC-Projekts und bereits zu Lebzeiten einer der renommiertesten Mthemtiker der Welt Erknnte Schwächen von ENIAC Umständliche Progrmmierung Dezimlrithmetik Mschine IAS (Institute of Advnced Studies, Princeton) Behndelte Progrmmkode wie Dten! Diese werden wie Dten im Speicher digitl drgestellt Binärdrstellung , Folie 14

15 0 Einleitung 0.1 Historische Entwicklung Zeit der Pioniere ging dem Ende zu, In den 50er Jhren Aufstieg von IBM Anfngs uf Herstellung von Krtenlesern spezilisiert Zunächst viel kleiner ls UNISYS (F. von Muchley und Eckert) 1960 PDP-1 von DEC Lincoln Lbortorien, MIT: Trnsistor-Rechner TX-0, TX-1, TX-2, 16-Bit Mschine nch Art des Whirlwind, erlngte keine Bedeutung ber einer der Konstrukteure, Olson, gründete die Firm DEC Bute uf Bsis des TX-0 die PDP-1 PDP-1 4 KByte n 18-Bit Wörtern, Zykluszeit von 5 µs Hlbe Leistung von IBM 7090 Preis: $; IBM 7090 mehrere Millionen Geburt der Mini-Computer , Folie 15

16 0 Einleitung 0.1 Historische Entwicklung 1965 wurde die PDP-8 eingeführt Gegenüber PDP-1 mit $ wesentlich billigere 12-Bit Mschine Wichtige Neuerung: Bus, der Omnibus oder Unibus, IAS dgegen speicherzentriert PDPs wren vor llem im wissenschftlichen Bereich sehr beliebt , Folie 16

17 0 Einleitung 0.1 Historische Entwicklung Rechner mit integrierten Schltungen 1958 gelng es Noyce mehrere Trnsistoren in Silizium zu integrieren IBM vollzogen ls Erste rdiklen Schritt 1961: IBM 1401, kleiner Computer ls Verkufsschlger im kommerziellen Bereich 1962: IBM 7094: wissenschftlicher Rechner Rechnerfmilie IBM 360 mit verschiedenen Modellen , Folie 17

18 0 Einleitung 0.1 Historische Entwicklung Komptibilität der Assembler-SW zwischen Modellen Mehrprogrmmbetrieb Mikroprogrmmierung erlubte Emulieren nderer Rechner PDP-11: Rechner ebenflls mit integrierter CPU Wr besonders n Universitäten sehr erfolgreich Vorherrschender Minicomputer der 70er Jhre , Folie 18

19 0 Einleitung 0.1 Historische Entwicklung 1964: neue Firm CDC tritt uf CDC 6600 erster wissenschftlicher Supercomputer Nutzte ebenflls integrierte CPU nutzte Prllelverrbeitung (mehrere Funktionseinheiten Addierer, Multiplizierer und Dividierer, sowie Peripherieprozessoren) 10x schneller ls 7094 Erste sog. Number Cruncher Entwickelt von Seymour Cry Oben erwähnte CDC6600 ebenflls integrierte CPU 1974: Cry 1 erster Vektor-Superrechner 1978: DEC VAX erster 32-Bit Superminicomputer , Folie 19

20 0 Einleitung 0.1 Historische Entwicklung 80er Jhre: VLSI-Technik / Tischcomputer Geburtsstunde des Mikroprozessors INTEL 4004 Leistungsfähigere und billigere CPUs 1974: 8080 erste universelle CPU uf einem Chip Integrierte Mikroprozessoren Bsis für Entstehen von Tischcomputern , Folie 20

21 0 Einleitung 0.1 Historische Entwicklung Siegeszug der Tischcomputer Personlcomputer Apple Anfänglich ls Bustz Ohne Softwre IBM PC Bisher untypisches Verhlten für IBM Offenes System Sog. IBM Klones entstehen Kufen wichtige Komponenten hinzu (Betriebssystem MS-DOS, Intel 8080) Mchen ungewollt INTEL und insbesondere Microsoft zu Industrie-Gignten , Folie 21

22 0 Einleitung 0.1 Historische Entwicklung PC-Welle mit IBMs Mrktmcht überrollte lles Andere Hersteller wie Atri, Commodore, Sinclir chncenlos Nischen für Arbeitspltzrechner für Konstruktion, CAD mit besonderen Anforderungen n Grfik und Rechenleistung 1985 Worksttions von MIPS und 1987 Worksttions von SUN mit SPARC- Prozessoren RISC-Mschine , Folie 22

23 0 Einleitung 0.2 Ws ist Rechnerrchitektur? Frge: Wie funktioniert ein Computer? Dten verrbeiten Dten speichern Dten trnsportieren Im Blickfeld der Rechnerrchitektur: Funktionsweise, Aufbu und Orgnistion von Komponenten, die Dten verrbeiten, speichern und trnsportieren Gibt es eine Definition einer Rechnerrchitektur? In der Litertur unterschiedlich genue und uch nicht unbedingt völlig konforme Fssungen des Begriffs Rechnerrchitektur , Folie 23

24 0 Einleitung 0.2 Ws ist Rechnerrchitektur? Definition 1: nch Ungerer, Universität Augsburg Rechnerrchitektur besteht us zwei Schichten: Befehlsrchitektur Endorchitektur Befehlsrchitektur Beschreibung des Verhltens eines Rechners uf einer bstrkten Ebene Alles ws nch ußen hin zur Softwre sichtbr wird Mschinendtentypen Mschinenopertionen Befehlssätze Unterbrechungssystem Ablge der Dten im Speicher usw , Folie 24

25 0 Einleitung 0.2 Ws ist Rechnerrchitektur? Endorchitektur: Drstellung der inneren Struktur und Arbeitsweise des Rechners uf bstrkter Beschreibungsebene Drstellung besteht us drei Elementen Rechnerstruktur sttische Topologie der Hrdwre-Komponenten und ihrer Verbindungen Informtionsstruktur interne Repräsenttion von Dten und Progrmm-Kode Opertionsprinzip (Arbeitsweise des Rechners) Wie wird die Informtionsstruktur unter Verwendung der Rechnerstruktur verändert Wie wird ein Progrmm und dessen Befehle verrbeitet? Dtenpfde (Trnsport der Opernden, Befehle) Kontrollpfde (Steuerung der Verrbeitung) , Folie 25

26 0 Einleitung 0.2 Ws ist Rechnerrchitektur? Definition 2: Skript Vorlesung Rechnerstrukturen R. Brück Uni Siegen: Rechnerstruktur = Rechnerrchitektur + Implementierung Rechnerrchitektur = Schnittstelle zwischen Rechner und Benutzer Befehlssätze Mschinenorgnistion Implementierung Hrdwre-Aufbu der Komponenten (Speichereinheiten, Recheneinheiten und Verbindungssysteme), die Rechnerrchitektur relisieren , Folie 26

27 0 Einleitung 0.2 Ws ist Rechnerrchitektur Definition 3: W. Stllings, Computer Orgniztion & Architecture Computer Orgniztion Opertions-Einheiten und Verbindungen, welche die Architektur- Spezifiktionen erfüllen Computer Architecture Attribute eines Systems, die für den Progrmmierer sichtbr sind Trennung ermöglichte Architektur-Fmilien Unterschiedliche Nottionen Konsens drüber, dss es solche Trennung gibt, welche die gennnten Aufgben erfüllt , Folie 27

28 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt Urvter der meisten Rechner ist der klssische Universlrechenutomt (URA) Grundidee kundgetn in einem Konzeptppier von John v.neumnn First Drft of Report on the EDVAC. Moore School, University of Pennsylvni, Reprinted in IEEE Annls on the History of Computing, No. 4, Implementiert ls IAS-(Institute of Advnced Studies)-Rechner, geht zurück uf Burks, Goldstine, John von Neumnn, (Princeton, 1946) Preliminry Discussion of the Logicl Design of n Electronic computer Instrument. Report prepred for U.S. Army Ordnnce Dept., 1946, reprinted Ds Grundprinzip findet sich uch heute noch, trotz ller gewltigen technologischen Veränderungen, in modernen Mikroprozessoren , Folie 28

29 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt Konzept bsiert uf 7 Prinzipien 1. Der Rechner besteht us 4 Werken Leitwerk Leitwerk interpretiert Progrmme Speicherwerk Hupt- bzw. Arbeitsspeicher für Progrmme und Dten Rechenwerk führt rithmetische und logische Opertionen us Rechenwerk Ein-/Ausgbewerk kommuniziert mit der Umwelt ferner: ls Sekundärspeicher fungierender Lngzeitspeicher Ein-/ Ausgbewerk , Folie 29

30 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt 2. Struktur des Rechners unbhängig vom Problem: progrmmgesteuert SW-progrmmgesteuert HW-Progrmmierung Befehle Befehlsinterpreter Dten Folge rithmetischer und logischer Funktionen Ergebnisse Kontrollsignle Dten All-Zweck rithmetische und logische Funktionen Ergebnisse , Folie 30

31 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt 3. Progrmme und Dten stehen in demselben Speicher, sind prinzipiell durch Rechner modifizierbr 4. Huptspeicher ist in Zellen gleicher Größe eingeteilt, die durch fortlufende Nummer (Adresse) bennnt werden; über Adresse werden Dten und Progrmmbefehle ngesprochen 5. Progrmm besteht us einer Folge von Befehlen, die im Allgemeinen ncheinnder usgeführt werden (Prinzip der Sequentilität ls Fortschltungsregel) , Folie 31

32 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt 6. Abweichungen von der sequentiellen Ausführung der Befehl durch bedingte und unbedingte Sprungbefehle Bewirkt Sprung n bestimmte Zelle im Huptspeicher Bedingte Sprünge sind von der Auswertung gespeicherter Werte bhängig 7. Der URA besitzt Binärcodes, Zhlen werden dul drgestellt , Folie 32

33 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt Struktur des IAS-(Institute of Advnced Studies)-Rechners Implementierung der v.neumnn-konzeptidee , Folie 33

34 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt Simultion mit MOPS-Simultor MOPS ist ein Modellrechner gemäß dem schemtischen Aufbu eines von- Neumnn-Rechners mit integriertem Assembler und Quelltext-Editor ( M. Hse , Folie 34

35 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt IAS Rechner mehr im Detil Dten und Progrmmkode gleichzeitig im Speicher bgelegt Dten 4096 Worte à 40 Bit Befehle Zwei Befehle à 20 Bit in einem Wort bgelegt 8 Bit Opertionskode und 12 Bit Adresse bzw. konstnter Wert , Folie 35

36 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt IAS Befehlsstz , Folie 36

37 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt IAS Struktur der Architektur Dtenpfde gezeigt Kontrollpfd nur ngedeutet Enthält 7 Register Memory Buffer Register - MBR Memory Address Register - MAR Instruction Register - IR Instruction Buffer Register - IBR Progrm Counter - PC Akkumultor - AC Multiplier Quotient - MQ (Erklärung nchfolgende Folie) , Folie 37

38 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt Ablufpln einer Opertion im IAS Rechner Zwei Zyklen Befehlsholzyklus Ausführungszyklus , Folie 39

39 1 Grundprinzipien einer Rechnerrchitektur 1.1 von Neumnn sche Universlrechenutomt Andere Drstellung des URA us R. Klr, Digitle Rechenutomten (Kp. 4, S. 171) Speicherwerk S ASP S: Speicherregister W: Speicherwhl(dress)register ASP: Arbeitsspeicher Prozessor Leitwerk W Rechenwerk F +1 BZ B FE OS M v A Q M: Multipliktionsregister Q: Quotientenregister A: Akkumultor v: logische Verknüpfung FB: Befehlsregister FE: Funktionsentschlüsselung BZ: Befehlszähler OS: Opertionssteuerung E/A , Folie 40 E/A-Werk E/A: Ein-/Ausgberegister

40 1 Grundprinzipien einer Rechnerrchitektur 1.2 Befehlszyklus Mschinenbefehlszyklus Beschreibt gemeinsme Arbeitsweise von Leit- und Rechenwerk Bei IAS Rechner 2 Unterzyklen (BH und EX) definiert (s.s. 40) Betrchten im Weiteren folgende feinere Untergliederung (unterschiedlich gehndhbt je nch Litertur 4-6 Zyklen) BH EX BH DE OP EX RS AD , Folie 41

41 1 Grundprinzipien einer Rechnerrchitektur 1.2 Befehlszyklus Befehlsholphse (BH) Auf Bsis des Befehlszählers wird der nächste zu berbeitende Befehl us dem Speicher ins Instruktionsregister eingelesen Dekodierungsphse (DE) Dekodiert Opertionskode Generiert Steuersignle Operndenholphse (OP) Stellt der ALU die im Mschinenbefehl im Adressteil spezifizierten Opernden zur Verfügung Ausführungsphse (AU) Verknüpft in den Registern des Rechenwerkes die zuvor geholten Opernden , Folie 42

42 1 Grundprinzipien einer Rechnerrchitektur 1.2 Befehlszyklus Rückschreibphse (RS) Die während der Ausführungsphse produzierten Ergebnisse werden in die vorgesehenen Speicherstellen (Speicher, Register) zurückgeschrieben Adressierungsphse (AD) Adresse des nächsten Befehls wird bestimmt und im Befehlszähler bgelegt Zyklus beginnt von neuem mit Befehlsholphse Verfhren wurde in gleicher Form im Übrigen unbhängig von v. Neumnn uch von Zuse entwickelt , Folie 43

43 1 Grundprinzipien einer Rechnerrchitektur 1.2 Befehlszyklus Befehlszyklus ls Zustndsdigrmm Befehl holen mehrfche Opernden Opernden holen mehrfche Ergebnisse Ergebnis speichern Adresse Befehl berechnen Befehl dekodieren Adresse Opernd berechnen Befehl usführen Adresse Ergebnis berechnen Befehl fertig Berbeiten von Vektoren , Folie 44

44 1 Grundprinzipien einer Rechnerrchitektur 1.3 Abweichungen vom URA-Prinzip Alterntiven zum URA und dem Prinzip der von Neumnn`schen Befehlsberbeitung Neuronle Rechner w ij x 11 x 21 x th( x w ) out in i, j i 1, j i, j i, j Dtenflussrechner x y z w / * x / y z z w , Folie 45

45 1 Grundprinzipien einer Rechnerrchitektur 1.3 Abweichungen vom URA-Prinzip Systolische Rechner Kombintion us Dtenflussund SIMD-(single instruction multiple dt)-prinzip Synchrones getktetes System Alle Prozessorknoten führen gleiche Opertion us Ein-/Ausgbe über m Rnd ngeordnete Prozessorknoten Anwendung in der digitlen Signlverrbeitung 0 y b x b , Folie 46 x b 11 b 11 b 11 b 12 b 12 b 12 b 13 y x b. b 21 b 21 b 21 b 22 b 22 b 22 b 23 y x b.. b 31 b 31 b 31 b 32 b 32 b 32 y

46 1 Grundprinzipien einer Rechnerrchitektur 1.3 Abweichungen vom URA-Prinzip Sitution nch Tkt x b y x b y x b y b b 11 b 21 0 b 11 b 21 b 0 31 b 12 b 21 b 31 b 12 b 12 b 13 b 22 b 22 b 22 b 23. b 31 b 32 b 32 b , Folie 47

47 1 Grundprinzipien einer Rechnerrchitektur 1.3 Abweichungen vom URA-Prinzip Sitution nch Tkt x b y x b y x b y b b 11 b 21 b 31 0 b 12 b 21 b 31 b 12 b 12 b 13 b 22 b 22 b 22 b 23 b 31 b 32 b 32 b b11 12 b , Folie 48

48 1 Grundprinzipien einer Rechnerrchitektur 1.3 Abweichungen vom URA-Prinzip Sitution nch Tkt x b y x b y x b y b b 12 b 12 b 12 b 13 b 21 b 22 b 22 b 22 b 23 b 31 b 31 b 32 b 32 b b11 12 b21 13 b31 c11 21 b11 22 b , Folie 49

49 1 Grundprinzipien einer Rechnerrchitektur 1.3 Abweichungen vom URA-Prinzip Sitution nch Tkt x b y x b y x b y b b 12 b 12 b 13 b 22 b 22 b 22 b 23 b 31 b 32 b 32 b b11 22 b21 23 b31 c21 11 b11 12 b21 13 b31 c11 31 b11 32 b , Folie 50

50 1 Grundprinzipien einer Rechnerrchitektur 1.3 Abweichungen vom URA-Prinzip Sitution nch Tkt x b y x b y x b y b b 12 b 13 b 22 b 22 b 23 b 32 b 32 b b11 32 b21 33 b31 c31 21 b11 22 b21 23 b31 c21 11 b11 12 b21 13 b31 c11 11 b12 12 b , Folie 51

51 1 Grundprinzipien einer Rechnerrchitektur 1.3 Abweichungen vom URA-Prinzip Es gilt: Prinzip der von Neumnn`schen Befehlsberbeitung kommt im Prinzip in nhezu llen kommerziellen Prozessoren zur Anwendung Folgende Modifiktionen sind jedoch häufig gegeben Aus Gründen der Leistungssteigerung und der Zuverlässigkeit Vervielfchung einer oder mehrerer Teilwerke Mehrere E-/A-Werke, um Ein-/Ausgbe zu beschleunigen bzw. den Dtendurchstz zu erhöhen Mehrere Leit- und Rechenwerke, um mehrere Befehle gleichzeitig zu berbeiten , Folie 52

52 1 Grundprinzipien einer Rechnerrchitektur 1.3 Abweichungen vom URA-Prinzip Anstelle der zweistufigen Speicherhierrchie (Hupt- und Hintergrundspeicher) mehrstufige Hierrchie Besseres Preis/Leistungsverhältnis führt zu mehrstufigen Hintergrundspeichern (Kosten/Bit bei Mgnetpltte geringer ls bei Hlbleiterspeicher) Durch technologische Entwicklung bedingt Prozessoren wurden immer schneller, Zugriff uf Speicher erweist sich zunehmend ls Flschenhls ( von Neumnnscher Flschenhls ) Lösung: kleine schnelle Hlbleiterspeicher ( Cche) (Logisch) Getrennte Speicher und Busse für Dten und Befehle Prinzip der Selbstmodifiktion us Sicherheitsgründen ufgegeben Ist jedoch für rekonfigurierbre Hrdwre (dynmische Rekonfigurierbrkeit) wieder ktuell geworden , Folie 53