Explanation of Data Sheet Parameters

Transkript

1 Explanation, V1.0, Apr Explanation of Data Sheet Parameters Power Management & Supply Never stop thinking.

2 Revision History: V1.0 Previous Version: Page Subjects (major changes since last revision) Document s layout has been changed: 2002-Sep. For questions on technology, delivery and prices please contact the Infineon Technologies Offices in Germany or the Infineon Technologies Companies and Representatives worldwide: see our webpage at CoolMOS TM, EmCon TM, CoolSET TM are a trademarks of Infineon Technologies AG. We Listen to Your Comments Any information within this document that you feel is wrong, unclear or missing at all? Your feedback will help us to continuously improve the quality of this document. Please send your proposal (including a reference to this document) to: mcdocu.comments@infineon.com Edition Published by Infineon Technologies AG, St.-Martin-Strasse 53, München, Germany Infineon Technologies AG All Rights Reserved. Attention please! The information herein is given to describe certain components and shall not be considered as warranted characteristics. Terms of delivery and rights to technical change reserved. We hereby disclaim any and all warranties, including but not limited to warranties of non-infringement, regarding circuits, descriptions and charts stated herein. Infineon Technologies is an approved CECC manufacturer. Information For further information on technology, delivery terms and conditions and prices please contact your nearest Infineon Technologies Office in Germany or our Infineon Technologies Representatives worldwide. Warnings Due to technical requirements components may contain dangerous substances. For information on the types in question please contact your nearest Infineon Technologies Office. Infineon Technologies Components may only be used in life-support devices or systems with the express written approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure of that life-support device or system, or to affect the safety or effectiveness of that device or system. Life-support devices or systems are intended to be implanted in the human body, or to support and/or maintain and sustain and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may be endangered.

3 Inhalt Seite Contents Page 1 Symbole, Begriffe, Normen Anordnung des Indizes Grenzwerte Kollektor-Emitter-Spannung V CE Kollektor-Gate-Spannung V CGR Drain-Source-Spannung V DS Kollektor-Gleichstrom I C Drain-Gleichstrom I D Kollektor-Strom, gepulst I Cpuls Drain-Strom, gepulst I Dpuls Gate-Emitter-Spannung V GE Gate-Source-Spannung V GS Inverse-Dioden Spannungsanstieg dv/dt Maximale Verlustleistung P tot Betriebstemperaturbereich T J Lagertemperaturbereich T stg Avalanche-Energie, Einzelpuls E AS Avalanche-Energie im Dauerbetrieb E AR Avalanche Drainstrom im Dauerbetrieb I AR Feuchteklasse Prüfklasse Kennwerte Kollektor-Emitter- Durchbruchspannung V (BR)CES Drain-Source- Durchbruchspannung V (BR)DSS Gate-Schwellenspannung (Einsatzspannung) Kollektor-Reststrom I CES Drain-Reststrom I DSS Gate-Emitter-Leckstrom I GES Gate-Source-Leckstrom I GSS Drain-Source- Einschaltwiderstand R DS(on) Symbols, Terms, Standards Arrangement of Subscripts Maximum Ratings Collector-Emitter Voltage V CE Collector-Gate Voltage V CGR Drain-Source Voltage V DS DC Collector Current I C DC Drain Current I D Collector Current, pulsed I Cpuls Drain Current, pulsed I Dpuls Gate-Emitter Voltage V GE Gate-Source Voltage V GS Reverse Diode Voltage Rise dv/dt Maximum Power Dissipation P tot Operating Temperature Range T J Storage Temperature Range T stg Avalanche Energy, Single Pulse E AS Avalanche Energy in Continuous Operation E AR Avalanche Drain Current in Continuous Operation I AR Humidity Class Test Class Characteristics Collector-Emitter Breakdown Voltage V (BR)CES Drain-Source Breakdown Voltage V (BR)DSS Gate Threshold Voltage Collector Cutoff Current I CES Drain Cutoff Current I DSS Gate-Emitter Leakage Current I GES Gate-Source Leakage Current I GSS Drain-Source On Resistance R DS(on) Explanation 3 V1.0,

4 Inhalt Seite Contents Page 3.9 Übertragungssteilheit g fs Eingangskapazität C iss Ausgangskapazität C oss Rückwirkkapazität C rss Einschaltzeit t on = t d(on) + t r Ausschaltzeit t off = t d(off) + t f Inversdioden Gleichstrom I S Inversdioden Gleichstrom, gepulst I SM Durchlassspannung V SD Gate Ladung Q G Gate-Source Ladung Q GS Gate-Drain Ladung Q GD Sperrverzögerungszeit t rr und Sperrverzögerungsladung Q rr Thermische Kapazität C th Thermische Widerstand R th Wärmewiderstand Chip-Gehäuse R thjc oder Chip-Umgebung R thja Interner Gate Widerstand R G Maximale Steilheit der Rückstromspitze di rr /dt Effektive Ausgangkapazität, Energiebezogen C o(er) Effektive Ausgangkapazität, Zeitbezogen C o(tr) Miller Plateau Spannung am Gate V plateau Drain-Source-Avalanche Durchbruchspannung V (BR)DS Maximale Löttemperatur T sold Diagramme Verlustleistung P tot = f (T) Typische Ausgangscharakteristik Zulässiger Betriebsbereich Typische Übertragungscharakteristik Transconductance g fs Input Capacitance C iss Output Capacitance C oss Reverse Transfer Capacitance C rss Turn-On Time t on = t d(on) + t r Turn-Off Time t off = t d(off) + t f Inverse Diode Continuous Forward Current I S Inverse Diode Direct Current, Pulsed I SM Forward Voltage V SD Gate Charge Q G Gate-Source Charge Q GS Gate-Drain Charge Q GD Reverse Recovery Time t rr and Recovered Charge Q rr Thermal Capacitance C th Thermal Resistance R th Chip to Case Thermal Resistance R thjc or Chip to Ambient Air R thja Internal Gate Resistance R G Peak Rate of fall of Reverse Recovery Current di rr /dt Effective Output Capacitance Energy Related C o(er) Effective Output Capacitance Time Related C o(tr) Gate Plateau (Miller) Voltage V plateau Drain-Source Avalanche Breakdown Voltage V (BR)DS Maximum Soldering Temperature T sold Diagrams Power Dissipation P tot = f (T) Typical Output Characteristic Safe Operating Area Typical Transfer Characteristic. 29 Explanation 4 V1.0,

5 Inhalt Seite Contents Page 4.5 Typischer Drain-Source Widerstand R DS(on) = f (I D ) Drain-Source Widerstand R DS(on) = f (T J ) N-Kanal Transistoren Drain-Source- Durchbruchspannung V (BR)DSS = f (T J ) Gate-Schwellenspannung V GS(th) = f (T J ) Typische Kapazitäten Typische und maximale Durchlasskennlinie der Inverse-Diode Kollektorstrom I C = f (T) Drainstrom I D = f (T) Avalanche Energie E AS = f (T J ) Transienter Wärmewiderstand Z thjc = f (t p ) Typische Gate Ladung V GS = t (Q G ) Typische Schaltzeiten t = f (I D ), f (R G ) Typische Schaltverluste E = f (I D ), f (R G ) Typische Drain Stromsteilheit di/dt = f (R G ) Typische Drain-Source Spannungssteilheit dv/dt = f (R G ) Avalanche SOA I AR = f (t AR ) Periodische Avalanche Leistung P AR = f (f) Typische in Coss gespeicherte Energie E OSS = f (V DS ) Typical Drain-Source On State Resistance R DS(on) = f (I D ) Drain-Source On State Resistance R DS(on) = f (T J ) N-Channel Transistors Drain-Source Breakdown Voltage V (BR)DSS = f (T J ) Gate Threshold Voltage V GS(th) = f (T J ) Typical Capacitances Typical and Maximum Forward Characteristic of Inverse Diode Collector Current I C = f (T) Drain Current I D = f (T) Avalanche Energy E AS = f (T J ) Transient Thermal Impedance Z thjc = f (t p ) Typical Gate Charge V GS = t (Q G ) Typical Switching Time t = f (I D ), f (R G ) Typical Switching Losses E = f (I D ), f (R G ) Typical Drain Current Slope di/dt = f (R G ) Typical Drain-Source Voltage Slope dv/dt = f (R G ) Avalanche SOA I AR = f (t AR ) Avalanche Power Losses P AR = f (f) Typical Coss Stored Energy E OSS = f (V DS ) Explanation 5 V1.0,

6 Inhalt Seite Contents Page 5 Messschaltungen (entsprechend DIN IEC 747 T8) Drain Strom I D, I DSS Drain-Source- Einschaltwiderstand R DS(on) Gate-Schwellenspannung V GS(th) Gate-Source-Leckstrom I GSS Transistor Schaltzeit Eingangskapazität C iss Ausgangskapazität C oss Rückwirkungskapazität C rss Gate-Ladung Q G Test Circuits (conforming with DIN IEC 747 T8) Drain Current I D, I DSS Drain-Source ON Resistance R DS(on) Gate-Source Threshold Voltage V GS(th) Gate-Source Current I GSS Transistor Switching Time Input Capacitance C iss Output Capacitance C oss Reverse Transfer Capacitance C rss Gate Charge Q G Explanation 6 V1.0,

7 Symbols, Terms, Standards 1 Symbole, Begriffe, Normen Symbole und Begriffe der verwendeten Größen 1 Symbols, Terms, Standards Symbols and Terms of Magnitudes Used Symbole Symbols Begriffe Terms A Anode Anode C Kapazität; Kollektor Capacitance, collector C o(er) C o(tr) Effektive Ausgangskapazität, energiebezogen Effektive Ausgangskapazität, zeitbezogen Effective output capacitance, energy related Effective output capacitance, time related C iss Eingangskapazität Input capacitance C oss Ausgangskapazität Output capacitance C rss Rückwirkungskapazität Reverse transfer capacitance C th Thermische Kapazität Thermal capacitance C DS Drain-Source Kapazität Drain-Source capacitance C GD Gate-Drain Kapazität Gate-Drain capacitance C GS Gate-Source Kapazität Gate-Source capacitance C Mi Millerkapazität Miller capacitance C σ Streukapazität Stray capacity D Tastverhältnis/Tastgrad D = t p /T Pulse duty factor/duty cycle D = t p /T di F /dt Dioden-Stromsteilheit Rate of diode current rise di/dt Stromsteilheit allgemein Rate current rise general di rr /dt Max. Stromänderung der Rückstromspitze Peak rate fall of reverse recovery current dv/dt Dioden Spannungssteilheit Rate of diode voltage rise E Energie Energy E A Avalanche Energie Avalanche energy E AR Avalanche Energie, periodisch Avalanche energy, repetitive E AS Avalanche Energie, Einzelpuls Avalanche energy, single pulse E off Abschaltverlust-Energie Turn-off loss energy E on Einschaltverlust-Energie Turn-on loss energy f Frequenz Frequency G Gate Gate Explanation 7 V1.0,

8 Symbols, Terms, Standards Symbole Begriffe Terms Symbols g fs Übertragungssteilheit Transconductance I Strom Current i Strom Augenblickswert Current, instantaneous value I AR Avalanche Strom, periodisch Avalanche current, repetitive I D Drain Gleichstrom DC drain current I Dpuls Drain Gleichstrom, gepulst DC drain current, pulsed I DSS Drain Reststrom Drain cutoff current I DSV Drain Reststrom mit anliegender Gate Spannung Drain cutoff current with gate voltage applied I C Kollektor-Gleichstrom DC collector current I CES Kollektor-Reststrom Collector cutoff current I Cpuls Kollektor-Gleichstrom, gepulst DC collector current, pulsed I F Dioden Durchlassstrom (allgemein) Diode forward current (general) I FSM Dioden-Stoßstromscheitelwert (50 Hz Sinus) Diode current surge crest value (50 Hz sinusoidal) I GSS Gate-Source Leckstrom Gate-Source leakage current I R Dioden Sperrstrom Diode reverse current I S Inversedioden Sperrstrom Diode reverse current I SM Inversedioden-Gleichstrom, gepulst Inverse diode direct current, pulsed I GES Gate-Emitter-Leckstrom Gate-emitter leakage current I L Strom durch Induktivität Current through inductance I RRM Diodenrückstromspitze Maximum reverse recovery current K Kathode Cathode L Induktivität Inductance L L Last-Induktivität Load inductance L p Parasitäre Induktivität (z.b. Leitungen) Parasitic inductance (e.g. lines) L σ Streuinduktivität Leakage inductance P AV Avalanche Verlustleistung Avalanche power losses P sw Schaltverlustleistung Switching power losses P tot Gesamtverlustleistung Power dissipation Q G Gate-Ladung Gate charge Q GS Ladung der Gate-Source Kapazität Charge of Gate-Source capacitance Explanation 8 V1.0,

9 Symbols, Terms, Standards Symbole Begriffe Terms Symbols Q GD Ladung der Gate-Drain Kapazität Charge of Gate-Drain capacitance Q Gtot Gesamt-Gateladung Total Gate charge Q rr Sperrverzögerungsladung Reverse recovered charge R DS(on) Drain-Source Widerstand Drain-Source on state resistance R G Gate-Vorwiderstand Gate resistance R GE Gate-Emitter-Widerstand Gate-emitter resistance R Gon Gate-Einschalt-Widerstand Gate-turn on resistance R Goff Gate-Ausschalt-Widerstand Gate-turn off resistance R GS Gate-Source Widerstand Gate-Source resistance R i Innenwiderstand (Pulsgenerator) Internal resistance (pulse generator) R L Lastwiderstand Load resistance R thch R thha R thja Wärmewiderstand, Gehäuse-Kühlkörper Wärmewiderstand, Kühlkörper-Umgebung Thermal resistance, case to heat sink Thermal resistance, heat sink to ambient Wärmewiderstand, Chip-Umgebung Thermal resistance, chip to ambient R thjc Wärmewiderstand, Chip-Gehäuse Thermal resistance, chip to case R thjs Wärmewiderstand, Chip-Lötpunkt Thermal resistance, junction to soldering point S Source Source T Periodendauer; Temperatur Cycle time; temperature T A Umgebungstemperatur Ambient temperature T C Gehäusetemperatur Case temperature t Zeit allgemein Time, general t 1 Zeitpunkt Instant time t d(off) Ausschaltverzögerungszeit Turn-off delay time t d(on) Einschaltverzögerungszeit Turn-on delay time t f, t F Fallzeit Fall time T J Chip- bzw. Betriebstemperatur Chip or operating temperature t p Pulsdauer bzw. Einschaltdauer Pulse duration time T J(max) Maximal zulässige Chip- bzw. Betriebstemperatur Maximum permissible chip or operating temperature t off Ausschaltzeit Turn-off time Explanation 9 V1.0,

10 Symbols, Terms, Standards Symbole Begriffe Terms Symbols t on Einschaltzeit Turn-on time t r Anstiegszeit Rise time t rr Sperrverzögerungszeit Reverse recovery time T stg Lagertemperatur Storage temperature T sold Löttemperatur Soldering temperature V Spannung Augenblickswert Voltage, instantaneous value V IN Ansteuerspannung Drive voltage V (BR)CES V (BR)DS Kollektor-Emitter- Durchbruchspannung Drain-Source-Avalanche Durchbruchspannung Collector-emitter breakdown voltage Drain-Source-Avalanche breakdown voltage V (BR)DSS Drain-Source Durchbruchspannung Drain-Source breakdown voltage V CC Versorgungsspannung Supply voltage V CE Kollektor-Emitter-Spannung Collector-emitter voltage V CEsat Kollektor-Emitter- Collector-emitter saturation voltage Sättigungsspannung V CGR Kollektor-Gate-Spannung Collector-gate voltage V DD Versorgungsspannung Supply voltage V DGR Drain-Gate Spannung Drain-Gate voltage V DS Drain-Source Spannung Drain-Source voltage V F Dioden-Durchlassspannung Diode forward voltage V GE Gate-Emitter-Spannung Gate-emitter voltage V GE(th) Gate-Schwellenspannung (IGBT) Gate threshold voltage (IGBT) V GS Gate-Source Spannung Gate-Source voltage V GS(th) Gate Schwellenspannung Gate threshold voltage V SD Inversedioden Durchlassspannung Inverse diode forward voltage V plateau Gate Plateau Spannung Gate plateau voltage Z thja Z thjs Z thjc Transienter Wärmewiderstand, Chip-Umgebung Transienter Wärmewiderstand, Chip-Lötpunkt Transienter Wärmewiderstand, Chip-Gehäuse Transient thermal resistance, chip to ambient Transient thermal resistance, chip to solder point Transient thermal resistance, chip to case Explanation 10 V1.0,

11 Symbols, Terms, Standards Normen Folgende Normen wurden in diesem Datenbuch verwendet. Spezielle Einzelheiten können nachfolgenden Unterlagen entnommen werden: Standards The following standards were used for this Data Book. Specific details can be taken from the documents listed below: Normen Begriffe und Definitionen Terms and Definitions Standards DIN T5 Halbleiter, Schaltzeichen Semiconductors, Graphical Symbols DIN Diodenbegriffe Diode Terms and Definitions DIN DIN DIN IEC 148 B T3 Leistungshalbleiter, Kurzzeichen Bipolare Transistoren, Begriffe Feldeffekttransistoren, Begriffe Halbleiterbauelemente, Symbole allgemein Power Semiconductors, Letter Symbols Bipolar Transistors, Terms and Definitions Field Effect Transistors, Terms and Definitions Semiconductor Devices, Symbols, General Explanation 11 V1.0,

12 Angaben in Datenblättern Details in Data Sheets Messverfahren Erläuterung der Datenblattwerte Symbols, Terms, Standards Test Procedures DIN T1 Allgemeines zu Datenblättern General Remarks on Data Sheet Details T5 Datenblattangaben, Leistungstransistoren T6 Datenblattangaben, Schalttransistoren Data Sheet Details, Power Transistors Data Sheet Details, Switching Transistors DIN T1 Messverfahren, Transistoren Test Procedures, Transistors T2 Messverfahren, Dioden Test Procedures, Diodes DIN IEC 747 T3 Messverfahren, Wärmewiderstand T1 Allgemeines zu Grenz- und Kenndaten, Messverfahren Test Procedures, Thermal Resistance General Remarks on Maximum Ratings and Characteristics, Test Procedures Diodes T2 Dioden IEC 747 T7 Bipolare Schalttransistoren Bipolar Switching Transistors DIN IEC 747 T8 Feldeffekttransistoren Field Effect Transistors Zuverlässigkeit Begriffe Terms Reliability DIN T3 Transistoren Transistors T8 Dioden Diodes DIN IEC 68.. Tests Tests MIL-STD 883C Testmethoden, z.b. Methode für ESD 1) Test Methods, e.g. Method for ESD 1) MIL-STD Ausfallkriterien Failure Criteria SN ESD ESD A66762-A4013-A58 Verfahrensanweisung für ESD QA Process Instructions for ESD 1) ESD Electrostatic Discharge / Elektrostatische Entladung Explanation 12 V1.0,

13 Symbols, Terms, Standards 1.1 Anordnung des Indizes Spannungen Es werden zwei Indizes verwendet, die die Punkte bezeichnen, zwischen denen die Spannung gemessen wird. Positiven Zahlenwerten der Spannungen entsprechen positive Potentiale des mit dem ersten Index bezeichneten Punkt (Bezugspunkt), z.b. V GE und V GS. Ströme Mindestens ein Index wird verwendet. Positiven Zahlenwerten des Stroms entsprechen positive Ströme, die an dem mit dem ersten Index bezeichneten Anschluss in das Bauelement eintreten, z.b. I GE und I GS. Ein zusätzlicher 3. Index gibt den Beschaltungszustand zwischen dem 2. Index und dem nicht bezeichneten 3. Anschluss an. 1.1 Arrangement of Subscripts Voltages Two subscripts are used to designate the points between which the voltage is measured. Positive numerical values of the voltages equate to positive potentials of the point specified by the first subscript (reference point), e.g. V GE and V GS. Currents At least one subscript is used. Positive numerical values of the current equate to positive currents entering the component at the connection specified by the first subscript, e.g. I GE and I GS. An additional, third subscript indicates the circuit status between the second subscript and the unspecified third connection. Explanation 13 V1.0,

14 Symbols, Terms, Standards Beispiele V (BR)CES = Durchbruchspannung zwischen Kollektor- und Emitter-Anschluss mit kurzgeschlossenem Gate- Emitter-Anschluss. V (BR)DSS = Durchbruchspannung zwischen Drain- und Source-Anschluss mit kurzgeschlossenem Gate-Source-Anschluss. I CEV I DSV = Strom in Kollektor-Emitter- Richtung mit Spannungsbeschaltung zwischen Gate- Emitter-Anschluss. = Strom in Drain-Source-Richtung mit Spannungsbeschaltung zwischen Gate-Source- Anschluss. 3. Buchstabe S = kurzgeschlossen R = Widerstandsbeschaltung V X = Spannungsbeschaltung = Widerstands- und Spannungsbeschaltung Examples V (BR)CES = Breakdown voltage between collector and emitter connections with shorted gate-emitter connection. V (BR)DSS = Breakdown voltage between drain and source connections with shorted gate-source connection. I CEV I DSV = Current in collector-emitter direction with voltage connected across the gateemitter connection. = Current in drain-source direction with voltage connected across the gate-source connection. Third letter S = Shorted R = Resistive connection V = Voltage connection X = Resistive and voltage connection Explanation 14 V1.0,

15 Maximum Ratings 2 Grenzwerte Die in den Datenblättern angegebenen Grenzwerte sind absolute Werte. Wird einer dieser Grenzwerte überschritten, so kann das zur Zerstörung des Halbleiters führen, auch wenn nicht alle anderen Grenzwerte ausgenutzt werden. Wenn nicht anders angegeben, gelten die Werte bei einer Temperatur von 25 C. 2.1 Kollektor-Emitter-Spannung V CE Maximal zulässiger Wert der Spannung zwischen den Kollektor-Emitter-Anschlüssen bei kurzgeschlossener Gate-Emitter- Strecke. 2.2 Kollektor-Gate-Spannung V CGR Maximal zulässiger Wert der Spannung zwischen dem Kollektor- und dem Gate- Anschluss bei Überbrückung der Gate- Emitter-Anschlüsse mit einem vorgegebenen Widerstand. 2 Maximum Ratings The maximum ratings presented in the data sheets are absolute values. If one of these maximum ratings is exceeded, it may result in breakdown of the semiconductor, even if the other maximum ratings are not all used to their limits. Unless specified to the contrary, the values apply at a temperature of 25 C. 2.1 Collector-Emitter Voltage V CE The maximum permissible value of the voltage across the collector-emitter connections with shorted Gate and Emitter. 2.2 Collector-Gate Voltage V CGR The maximum permissible value of the voltage across the collector and gate connections when the gate-emitter connections are bridged by a specified resistance. 2.3 Drain-Source-Spannung V DS Maximal zulässiger Wert der Spannung zwischen den Drain-Source-Anschlüssen bei kurzgeschlossener Gate-Source. Ausgenommen sind Spannungsspitzen bei avalanchefesten Transistoren. 2.3 Drain-Source Voltage V DS The maximum permissible value of the voltage across the drain-source connections with shorted Gate and Source. Glitches relating to avalanche-resistant transistors are excluded. 2.4 Kollektor-Gleichstrom I C Maximal zulässiger Wert des Gleichstroms über den Kollektor-Anschluss. 2.4 DC Collector Current I C The maximum permissible value of the direct current across the collector connection. Explanation 15 V1.0,

16 Maximum Ratings 2.5 Drain-Gleichstrom I D Maximal zulässiger Wert des Gleichstroms über den Drain-Anschluss. 2.5 DC Drain Current I D The maximum permissible value of the direct current across the drain connection. 2.6 Kollektor-Strom, gepulst I Cpuls Maximal zulässiger Scheitelwert des Stroms über den Kollektor-Anschluss bei Pulsbetrieb. Die Pulsbreite und das Puls- Pausenverhältnis ist aus dem Diagramm "Zulässiger Betriebsbereich" zu entnehmen. 2.6 Collector Current, pulsed I Cpuls The maximum permissible crest value of the current across the collector connection in pulsed operation. The pulse width and pulse spacing can be taken from the "Safe Operating Area" diagram. 2.7 Drain-Strom, gepulst I Dpuls Maximal zulässiger Scheitelwert des Stroms über den Drain-Anschluss bei Pulsbetrieb. Die Pulsbreite und das Puls- Pausenverhältnis ist aus dem Diagramm "Zulässiger Betriebsbereich" zu entnehmen. Für Einzelpulse bei maximaler Aufsteuerung des Transistors sind höhere Werte zulässig. Werte auf Anfrage. 2.7 Drain Current, pulsed I Dpuls The maximum permissible crest value of the current across the drain connection in pulsed operation. The pulse width and pulse spacing can be taken from the "Safe Operating Area" diagram. Higher values are permissible for single pulses at maximum biasing of the transistor. Values supplied on request. 2.8 Gate-Emitter-Spannung V GE Maximal zulässiger Wert der Spannung zwischen den Gate-Emitter-Anschlüssen. 2.8 Gate-Emitter Voltage V GE The maximum permissible value of the voltage across the gate-emitter connections. 2.9 Gate-Source-Spannung V GS Maximal zulässiger Wert der Spannung zwischen den Gate-Source-Anschlüssen. 2.9 Gate-Source Voltage V GS The maximum permissible value of the voltage across the gate-source connections. Explanation 16 V1.0,

17 Maximum Ratings 2.10 Inverse-Dioden Spannungsanstieg dv/dt Maximal Wert des Spannung-Anstieg während der Rekombinationsphase der Inverse-Diode Maximale Verlustleistung P tot Der maximal zulässige Wert der Verlustleistung, die der Transistor abführen kann Betriebstemperaturbereich T J Bereich der zulässigen Chiptemperatur, innerhalb dessen der Transistor dauernd betrieben werden darf Lagertemperaturbereich T stg Temperaturbereich, innerhalb dessen der Transistor ohne elektrische Beanspruchung gelagert oder transportiert werden darf Avalanche-Energie, Einzelpuls E AS Maximal zulässige Pulsenergie beim Auftreten einer einmaligen Sperrspannungs- Durchbruchbelastung. Die Parameter: I D, V DD, R GS, L und T J sind spezifiziert Avalanche-Energie im Dauerbetrieb E AR Maximal zulässige Sperrspannungs- Durchbruchenergie in Dauerbetrieb bei Einhaltung der maximal zulässigen Chiptemperatur Reverse Diode Voltage Rise dv/dt Rate of rise of off-state voltage that is induced during reverse recovery period of the inverse diode Maximum Power Dissipation P tot The maximum permissible power loss that can be dissipated by the transistor Operating Temperature Range T J The range of the permissible chip temperature within which the transistor may be continuously operated Storage Temperature Range T stg The temperature range within which the transistor may be stored or transported without electrical stressing Avalanche Energy, Single Pulse E AS The maximum pulse-energy occurring with a unique reverse voltage breakdown load. The parameters I D, V DD, R GS, L and T J are specified Avalanche Energy in Continuous Operation E AR The maximum permissible reverse-voltage breakdown energy in continuous operation while observing the maximum permissible chip temperature. Explanation 17 V1.0,

18 Maximum Ratings 2.16 Avalanche Drainstrom im Dauerbetrieb I AR Maximal zulässiger Drainstrom-Scheitelwert bei periodischer Sperrspannungs- Durchbruchbelastung unter Einhaltung der maximal zulässigen Chiptemperatur Feuchteklasse Die Angaben sind nach DIN spezifiziert Prüfklasse Die Angaben sind nach DIN IEC 68-1 spezifiziert Avalanche Drain Current in Continuous Operation I AR The maximum permissible drain current crest value at repetitive reverse-voltage breakdown loading while observing the maximum permissible chip temperature Humidity Class Details are specified in accordance with DIN Test Class Details are specified in accordance with DIN IEC Explanation 18 V1.0,

19 Characteristics 3 Kennwerte Die angegebenen Werte sind als Mittelwerte aufzufassen. In vielen Fällen werden sie durch Angabe des Streubereichs ergänzt. 3.1 Kollektor-Emitter- Durchbruchspannung V (BR)CES Die Spannung zwischen den Kollektor- Emitter-Anschlüssen, gemessen bei spezifiziertem Kollektor-Strom und kurzgeschlossenen Gate-Emitter-Anschlüssen. 3.2 Drain-Source- Durchbruchspannung V (BR)DSS Die Spannung zwischen den Drain-Source-Anschlüssen, gemessen bei spezifiziertem Drain-Strom und kurzgeschlossenen Gate-Source-Anschlüssen. 3.3 Gate-Schwellenspannung (Einsatzspannung) V GE(th) Der Wert der Gate-Emitter-Spannung, gemessen bei spezifiziertem Kollektor-Strom und spezifizierter Kollektor-Emitter-Spannung. V GS(th) Der Wert der Gate-Source-Spannung, gemessen bei spezifiziertem Drain-Strom und spezifizierter Drain-Source-Spannung. 3 Characteristics Specified values should be regarded as average values. In many cases the variation range is given as well. 3.1 Collector-Emitter Breakdown Voltage V (BR)CES The voltage across the collector-emitter connections measured at the specified collector current and shorted gate-emitter connections. 3.2 Drain-Source Breakdown Voltage V (BR)DSS The voltage across the drain-source connections measured at the specified drain current and shorted gate-source connections. 3.3 Gate Threshold Voltage V GE(th) The value of the gate-emitter voltage measured at the specified collector current and the specified collector-emitter voltage. V GS(th) The value of the gate-source voltage measured at the specified drain current and the specified drain-source voltage. 3.4 Kollektor-Reststrom I CES Der Wert des Kollektor-Stroms bei einer spezifizierten Kollektor-Emitter-Spannung und kurzgeschlossenen Gate-Emitter-Anschlüssen. Angegeben werden Werte bei 25 C und einer spezifizierten höheren Chiptemperatur. 3.4 Collector Cutoff Current I CES The value of the collector current at a specified collector-emitter voltage and shorted gate-emitter connections. The details shown are values at 25 C and a specified, higher chip temperature. Explanation 19 V1.0,

20 Characteristics 3.5 Drain-Reststrom I DSS Der Wert des Drain-Stroms bei einer spezifizierten Drain-Source-Spannung und kurzgeschlossenen Gate-Source-Anschlüssen. Angegeben werden Werte bei 25 C und einer spezifizierten höheren Chiptemperatur. Der typ. Sperrstrom I DSS kann flächenproportional skaliert werden und ist bis zu 80% der Nennsperrspannung vernachlässigbar spannungsabhängig. Eine typ. Abhängigkeit von der Temperatur T J zeigt Bild 1: 3.5 Drain Cutoff Current I DSS The value of the drain current at a specified drain-source voltage and shorted gatesource connections. The details shown are values at 25 C and a specified, higher chip temperature. The typical reverse current I DSS can be scaled in proportion to the area and is negligibly voltage-dependent up to 80% of the nominal reverse current. A typical dependency of the temperature T J is shown in Figure 1: 10-4 A I DSS 10-5 SIP C 180 T J Bild 1 Typ. Verlauf für ein ca. 6 mm 2 Chip Figure 1 Typ. curve for an approx. 6 mm 2 chip Einfache analytische Berechnungsformel: I DSSwarm = I DSSkalt x 2.72 ^(deltat/10) A simple analytical calculation: I DSSwarm = I DSSkalt x 2.72 ^(deltat/10) Explanation 20 V1.0,

21 Characteristics 3.6 Gate-Emitter-Leckstrom I GES Der Wert des Gate-Leckstroms bei einer spezifizierten Gate-Emitter-Spannung und kurzgeschlossenen Kollektor-Emitter-Anschlüssen. 3.7 Gate-Source-Leckstrom I GSS Der Wert des Gate-Leckstroms bei einer spezifizierten Gate-Source-Spannung und kurzgeschlossenen Drain-Source- Anschlüssen. 3.8 Drain-Source- Einschaltwiderstand R DS(on) Der Wert des Widerstandes zwischen dem Drain- und Source-Anschluss bei spezifizierten Werten der Gate-Source-Spannung und des Drain-Stroms. 3.6 Gate-Emitter Leakage Current I GES The value of the gate leakage current at a specified gate-emitter voltage and shorted collector-emitter connections. 3.7 Gate-Source Leakage Current I GSS The value of the gate leakage current at a specified gate-source voltage and shorted drain-source connections. 3.8 Drain-Source On Resistance R DS(on) The value of the resistance across the drain and source connections at specified values of the gate-source voltage and the drain current. 3.9 Übertragungssteilheit g fs Quotient aus der Änderung des Kollektor- Stroms und der Gate-Emitter-Spannung und spezifiziertem Kollektorstrom. 3.9 Transconductance g fs Quotient from the variation in collector current and gate-emitter voltage and the specified collector current Eingangskapazität C iss Die Kapazität, gemessen zwischen dem Gate- und Emitter-Anschluss bei für Wechselspannung kurzgeschlossenen Kollektor-Emitter-Anschlüssen. Die Werte der Gleichspannung zwischen den Gate-Emitter- und den Kollektor-Emitter-Anschlüssen sowie die Messfrequenz sind spezifiziert Input Capacitance C iss The capacitance measured across the gate and emitter connections with collector-emitter connections shorted for AC voltage. The values of the DC voltage across the gate-emitter and collector-emitter connections are specified together with the test frequency. Explanation 21 V1.0,

22 Characteristics 3.11 Ausgangskapazität C oss Die Kapazität, gemessen zwischen dem Kollektor- und Emitter-Anschluss bei für Wechselspannung kurzgeschlossenen Gate-Emitter-Anschlüssen. Die Werte der Gleichspannung zwischen den Gate-Emitter- und den Kollektor-Emitter-Anschlüssen sowie die Messfrequenz sind spezifiziert Rückwirkkapazität C rss Die Kapazität, gemessen zwischen dem Kollektor- und dem Gate-Anschluss bei Verbinden des Emitter-Anschlusses mit dem Schutzschirm der Messbrücke (dreipolig). Die Werte der Gleichspannung zwischen den Gate-Emitter- und den Kollektor-Emitter-Anschlüssen sowie die Messfrequenz sind spezifiziert Output Capacitance C oss The capacitance measured across the collector and emitter connections with gateemitter connections shorted for AC voltage. The values of the DC voltage across the gate-emitter and collector-emitter connections are specified together with the test frequency Reverse Transfer Capacitance C rss The capacitance measured across the collector and gate connections, the emitter connection being connected to the protective screen of the bridge (three-pole). The values of the DC voltage across the gateemitter and collector-emitter connections are specified together with the test frequency Einschaltzeit t on = t d(on) + t r Summe aus Einschaltverzögerungszeit t d(on), gemessen zwischen dem 10%-Wert der Gate-Source-Spannung und dem 90%-Wert der Drain-Source-Spannung und der Anstiegszeit t r, gemessen zwischen dem 90%-Wert und dem 10%-Wert von Drain-Source-Spannung oder -Strom. Schaltung und Parameter sind spezifiziert Turn-On Time t on = t d(on) + t r Sum of the turn-on delay time t d(on) measured between the 10% value of the gatesource voltage and the 90% value of the drain-source voltage and the rise time t r measured between the 90% value and the 10% value of the drain-source voltage or current. The circuit and parameters are specified Ausschaltzeit t off = t d(off) + t f Summe aus Ausschaltverzögerungszeit t d(off), gemessen zwischen dem 90%-Wert der Gate-Source-Spannung und dem 10%-Wert der Drain-Source-Spannung und der Fallzeit t f, gemessen zwischen dem 10%-Wert und dem 90%-Wert von Drain-Source-Spannung oder -Strom. Schaltung und Parameter sind spezifiziert Turn-Off Time t off = t d(off) + t f Sum of the turn-off delay time t d(off) measured between the 90% value of the gatesource voltage and the 10% value of the drain-source voltage and the fall time t f measured between the 10% value and the 90% value of the drain-source voltage or current. The circuit and parameters are specified. Explanation 22 V1.0,

23 Characteristics V V GS 90% Input pulse 10% t V 90% V DS 90% Output pulse 10% 10% 10% t d(on) t f t t r t on t d(off) t off SIL00026 t t d(off) t d(on) t f t on t off t r V V DS V GS Zeitachse Auschaltverzögerungszeit Einschaltverzögerungszeit Fallzeit Einschaltzeit Ausschaltzeit Anstiegszeit Spannungsachse Drain-Source-Spannung Gate-Source-Spannung t t d(off) t d(on) t f t on t off t r V V DS V GS Times Axis Turn-Off Delay Time Turn-On Delay Time Fall Time Turn-On Time Turn-Off Time Rise Time Voltage Axis Drain-Source Voltage Gate-Source Voltage Bild 2 Definition der Schaltzeit Figure 2 Definition of Switching Time Explanation 23 V1.0,

24 Characteristics 3.15 Inversdioden Gleichstrom I S Maximal zulässiger Durchlassgleichstrom der Inversdioden bei spezifizierter Gehäusetemperatur T C bzw. Umgebungstemperatur T A Inversdioden Gleichstrom, gepulst I SM Maximal zulässiger Scheitelwert des Stroms der Inversdiode bei Pulsbetrieb. Die Gehäusetemperatur bzw. die Umgebungstemperatur ist angegeben. Das Puls- Pausen-Verhältnis entspricht dem des Transistorpulsstroms Inverse Diode Continuous Forward Current I S The maximum permissible forward current of the inverse diode at the specified case temperature T C or ambient temperature T A Inverse Diode Direct Current, Pulsed I SM The maximum permissible crest value of the inverse diode current in pulsed operation. The case temperature or the ambient temperature is presented. The pulse spacing is that of the transistor pulse current Durchlassspannung V SD Typischer Wert und obere Streugrenze der im Durchlasszustand zwischen Source und Drain liegenden Spannung. Der Durchlassstrom I F, die Spannung V GS und die Chiptemperatur T J sind spezifiziert Forward Voltage V SD A typical value and upper limit of scattering of the voltage at ON state across the source and the drain. The forward current I F, the voltage V GS and the chip temperature T J are specified Gate Ladung Q G Die benötigte Ladung, um die Gate-Source Spannung von null auf einen definierten Wert zu heben Gate Charge Q G The charge that required to raise the gatesource voltage from zero to a specified value Gate-Source Ladung Q GS Die benötigte Ladung, um die Gate-Source Spannung von null auf die Miller Plateau Spannung zu heben Gate-Source Charge Q GS The charge that required to raise the gatesource voltage from zero to the Miller plateau voltage Gate-Drain Ladung Q GD Die benötigte Ladung, um das Miller Plateau zu durchlaufen Gate-Drain Charge Q GD The charge that required to pass the Miller plateau voltage. Explanation 24 V1.0,

25 Characteristics 3.21 Sperrverzögerungszeit t rr und Sperrverzögerungsladung Q rr Angegeben ist jeweils der typische Wert und der maximale Wert für die im Datenblatt spezifizierten Mess- und Nebenbedingungen (siehe Bild 3 nach DIN IEC 747 T2) Reverse Recovery Time t rr and Recovered Charge Q rr A typical and a max. value is presented in each case for the test and secondary conditions specified on the data sheet (refer to Figure 3 conforming with DIN IEC 747 T2) Thermische Kapazität C th1 Thermische Kapazität im thermischen Ersatzschaltbild Thermal Capacitance C th1 Thermal capacitance in equivalent network 3.23 Thermische Widerstand R th1 Wärmewiderstand im thermischen Ersatzschaltbild Wärmewiderstand Chip-Gehäuse R thjc oder Chip-Umgebung R thja Quotient aus der Differenz zwischen der Chip- und der Bezugstemperatur am Gehäuse, oder der Umgebung einerseits und der abgeführten Verlustleistung andererseits, bei thermischem Gleichgewicht Thermal Resistance R th1 Thermal resistance in equivalent network 3.24 Chip to Case Thermal Resistance R thjc or Chip to Ambient Air R thja Quotient from the difference between the chip temperature and the reference temperature at the case or ambient air on the one hand and the dissipated power on the other, at thermal equilibrium Interner Gate Widerstand R G Der interne Gate Widerstand des Bauelements Maximale Steilheit der Rückstromspitze di rr /dt Die maximale Steilheit der Stromes während der Rekombinationsphase Internal Gate Resistance R G The internal Gate resistance of the device Peak Rate of fall of Reverse Recovery Current di rr /dt Maximum fall of current during reverse recovery. Explanation 25 V1.0,

26 Characteristics v i di F /dt trr = t S + t F rr = Q Q S + Q F Ι F ts t rr t F Ι RRM Q S Q F d rr i /dt 10% Ι RRM V RRM t 90% Ι RRM v SIL00088 Bild 3 Sperrverzögerungszeit t rr, Sperrverzögerungsladung Q rr und Rückstromspitze I RRM Figure 3 Reverse recovery time t rr, recovered charge Q rr and peak return current I RRM 3.27 Effektive Ausgangkapazität, Energiebezogen C o(er) C o(er) ist die konstante Kapazität gleich der gespeicherte Energie in C oss bei einer V DS Steigerung von 0 auf 80% V DSS Effektive Ausgangkapazität, Zeitbezogen C o(tr) C o(tr) ist die konstante Kapazität gleich der Ladungszeit von C oss bei einer V DS Steigerung von 0 auf 80% V DSS Effective Output Capacitance Energy Related C o(er) C o(er) is a fixed capacitance that gives the same stored energy as C oss while V DS is rising from 0 to 80% V DSS Effective Output Capacitance Time Related C o(tr) C o(tr) is a fixed capacitance that gives the same charging time as C oss while V DS is rising from 0 to 80% V DSS. Explanation 26 V1.0,

27 Characteristics 3.29 Miller Plateau Spannung am Gate V plateau V plateau stellt sich während der Umladung der GD-Kapazität ein. Während dieser Zeit ist V GS konstant Drain-Source-Avalanche Durchbruchspannung V (BR)DS Typischer Wert, bei dem der Transistor bei Überspannung in den Avalanche-Mode geht Maximale Löttemperatur T sold Die maximal zulässige Löttemperatur an den Anschlüssen des Bauelementes bei einem spezifizierten Abstand vom Gehäuse und für eine spezifizierte Zeit. (sie Kapitel Montage- und Löthinweise) 3.29 Gate Plateau (Miller) Voltage V plateau V plateau will be adjusted during reload of Gate-Drain capacity. During this time V GS is constant Drain-Source Avalanche Breakdown Voltage V (BR)DS Typical overvoltage breakdown voltage Maximum Soldering Temperature T sold The maximum permissible soldering temperature at the connections of the semiconductor, at a specified spacing from the package and for a specified time. Explanation 27 V1.0,

28 Diagrams 4 Diagramme 4.1 Verlustleistung P tot = f (T) Angegeben ist die maximal zulässige Verlustleistung, abhängig von der Gehäusetemperatur T C bzw. Umgebungstemperatur T A. 4.2 Typische Ausgangscharakteristik I C = f (V CE ) Aufgetragen ist die typische Abhängigkeit des Kollektor-Stroms I C von der Kollektor- Emitter-Spannung V CE bei vorgegebener Gate-Emitter-Spannung V GE. Chiptemperatur T J und Pulsbreite sind spezifiziert. I D = f (V DS ) Aufgetragen ist die typische Abhängigkeit des Drain-Stroms I D von der Drain-Source- Spannung V DS bei vorgegebener Gate- Source-Spannung V GS. Chiptemperatur T J und Pulsbreite sind spezifiziert. 4.3 Zulässiger Betriebsbereich I C = f (V CE ), (SOA-Diagramm) Dargestellt ist der maximal zulässige Kollektor-Strom I C abhängig von der Kollektor-Emitter-Spannung V CE für Belastung mit Dauergleichstrom und mit Impulsen unterschiedlicher Breite bei spezifiziertem Puls-Pausen-Verhältnis. Die maximal zulässige Gehäusetemperatur ist spezifiziert. Innerhalb dieses Bereiches sind alle Werte von I C und V CE erlaubt, wenn der Transistor dabei thermisch nicht überlastet wird. 4 Diagrams 4.1 Power Dissipation P tot = f (T) The maximum permissible power dissipation is presented as a function of case temperature T C or ambient temperature T A. 4.2 Typical Output Characteristic I C = f (V CE ) A plot is made of the typical dependence of the collector current I C on the collectoremitter voltage V CE at a given gate-emitter voltage V GE. The chip temperature T J and pulse width are specified. I D = f (V DS ) A plot is made of the typical dependence of the drain current I D on the drain-source voltage V DS at a given gate-source voltage V GS. The chip temperature T J and pulse width are specified. 4.3 Safe Operating Area I C = f (V CE ), (SOA Diagram) The maximum permissible collector current I C is shown as a function of the collector-emitter voltage V CE for loading with continuous direct current and with pulses of varying width at the specified pulse duty factor. The maximum permissible case temperature is specified. All values of I C and V CE are allowed within this operating area if the transistor is not thermally overloaded as a result. Explanation 28 V1.0,

29 Diagrams I D = f (V DS ), (SOA-Diagramm) Dargestellt ist der maximal zulässige Drain-Strom I D abhängig von der Drain- Source-Spannung V DS für Belastung mit Dauergleichstrom und mit Impulsen unterschiedlicher Breite bei spezifiziertem Puls- Pausen-Verhältnis. Die maximal zulässige Gehäusetemperatur ist spezifiziert. Innerhalb dieses Bereiches sind alle Werte von I D und V DS erlaubt, wenn der Transistor dabei thermisch nicht überlastet wird. 4.4 Typische Übertragungscharakteristik I C = f (V CE ) Das Diagramm zeigt die typische Abhängigkeit des Kollektorstromes I C von der Gate-Emitter-Spannung V GE, wobei die Chiptemperatur T J, die Pulsbreite und die Kollektor-Emitter-Spannung V CE spezifiziert sind. I D = f (V GS ) Das Diagramm zeigt die typische Abhängigkeit des Drainstromes I D von der Gate- Source-Spannung V GS, wobei die Chiptemperatur T J, die Pulsbreite und die Drain- Source-Spannung V DS spezifiziert sind. 4.5 Typischer Drain-Source Widerstand R DS(on) = f (I D ) Aufgetragen ist der typische Einschaltwiderstand R DS(on) in Abhängigkeit vom Drainstrom I D bei T J =25 C und unterschiedlichen Gate-Source-Spannungen. I D = f (V DS ), (SOA Diagram) The maximum permissible drain current I D is shown as a function of the drain-source voltage V DS for loading with continuous direct current and with pulses of varying width at the specified pulse duty factor. The maximum permissible case temperature is specified. All values of I D and V DS are allowed within this operating area if the transistor is not thermally overloaded as a result. 4.4 Typical Transfer Characteristic I C = f (V CE ) The diagram shows the typical dependence of the collector current I C on the gate-emitter voltage V GE ; the chip temperature T J, the pulse width and the collectoremitter voltage V CE are specified. I D = f (V GS ) The diagram shows the typical dependence of the drain current I D on the gatesource voltage V GS ; the chip temperature T J, the pulse width and the drain-source voltage V DS are specified. 4.5 Typical Drain-Source On State Resistance R DS(on) = f (I D ) A plot is made of the typical turn-on resistance R DS(on) as a function of the drain current I D at T J =25 C and different gatesource voltages. Explanation 29 V1.0,

30 Diagrams 4.6 Drain-Source Widerstand R DS(on) = f (T J ) Dargestellt ist der Einschaltwiderstand in Abhängigkeit von der Chiptemperatur über den zulässigen Betriebsbereich, bei spezifiziertem Drainstrom I D und Gate-Spannung V GS. Die 98%-Kurven stellen keine garantierten Grenzen dar, sondern nur Erfahrungswerte. Die Temperaturabhängigkeit des Einschaltwiderstandes ist hauptsächlich abhängig von der Nennsperrspannung des Transistors, sie ist bei 50-V-Typen flacher als bei 1000-V-Typen und erklärbar durch die unterschiedliche Dotierung des Silizium- Grundmaterials N-Kanal Transistoren Der Einschaltwiderstand bei Erwärmung kann nach folgender Formel berechnet werden: 4.6 Drain-Source On State Resistance R DS(on) = f (T J ) Turn-on resistance is shown as a function of chip temperature over the safe operating area at a specified drain current I D and gate voltage V GS. The 98% curves do not represent guaranteed limits but are merely empirical values. The temperature dependence of the turnon resistance depends primarily on the rated reverse voltage of the transistor; its slope is flatter for 50 V types than for 1000 V types and can be explained by the different doping of the silicon basic material N-Channel Transistors Turn-on resistance during heating may be calculated from the following formula: R DS( on)t2 = R DS( on)t1 1 α (T2 - T1) α = 0.8 Explanation 30 V1.0,

31 Diagrams 4.7 Drain-Source- Durchbruchspannung V (BR)DSS = f (T J ) Angegeben ist die typ. Abhängigkeit der Drain-Source-Durchbruchspannung von zulässigen Betriebstemperaturbereich. 4.7 Drain-Source Breakdown Voltage V (BR)DSS = f (T J ) The typical dependency of the drainsource breakdown voltage on the chip temperature above the permissible operating temperature range is specified. b 1.20 SIL C 150 T J Bild 4 Normierter Temperaturverlauf Drain-Source-Durchbruchspannung Figure 4 Normalized temperature march of the drain-source breakdown voltage 4.8 Gate-Schwellenspannung V GS(th) = f (T J ) Das Diagramm zeigt die Abhängigkeit des Streubereiches der Gate-Schwellenspannung V GS(th) von der Chiptemperatur T J bei folgenden Parametern: V DS = V GS und I D. 4.8 Gate Threshold Voltage V GS(th) = f (T J ) The diagram shows the dependence of the variation range of the gate threshold voltage V GS(th) on the chip temperature T J for the following parameters: V DS = V GS and I D. Explanation 31 V1.0,

32 Diagrams 4.9 Typische Kapazitäten C = f (V CE ) Dargestellt sind die typischen Kennlinien der Eingangskapazität C iss, Ausgangskapazität C oss und Rückwirkungskapazität C rss in Abhängigkeit von der Kollektor- Emitter-Spannung V CE bei einer Frequenz f = 1 MHz und einer Gate-Emitter-Spannung V GE = 0 V. C = f (V DS ) Dargestellt sind die typischen Kennlinien der Eingangskapazität C iss, Ausgangskapazität C oss und Rückwirkungskapazität C rss in Abhängigkeit von der Drain-Source- Spannung V DS bei einer Frequenz f = 1 MHz und einer Gate-Source- Spannung V GS = 0 V Typische und maximale Durchlasskennlinie der Inverse-Diode I F = f (V F ) Dargestellt ist die Abhängigkeit des gepulsten Dioden-Gleichstroms I F von der Dioden-Durchlassspannung V F. Die Pulsbreite t p und die Chiptemperatur T J sind spezifiziert. I SM = f (V SD ) Dargestellt ist die Abhängigkeit des gepulsten Inversdioden-Gleichstroms I SM von der Inversdioden-Durchlassspannung V SD. Die Pulsbreite t p und die Chiptemperatur T J sind spezifiziert. 4.9 Typical Capacitances C = f (V CE ) The typical characteristics of the input capacitance C iss, the output capacitance C oss and the reverse transfer capacitance C rss are shown as a function of the collectoremitter voltage V CE at a frequency f = 1 MHz and a gate-emitter voltage V GE =0V. C = f (V DS ) The typical characteristics of the input capacitance C iss, the output capacitance C oss and the reverse transfer capacitance C rss are shown as a function of the drainsource voltage V DS at a frequency f = 1 MHz and a gate-source voltage V GS = 0 V Typical and Maximum Forward Characteristic of Inverse Diode I F = f (V F ) The dependence is shown of the diode direct current I F on the diode forward voltage V F. The pulse width t p and the chip temperature T J are specified. I SM = f (V SD ) The dependence is shown of the pulsed inverse diode direct current I SM on the inverse diode forward voltage V SD. The pulse width t p and the chip temperature T J are specified. Explanation 32 V1.0,