Busarchitekturen im PC. Roland Zenner, 03INF

Transkript

1 Busarchitekturen im PC Roland Zenner, 03INF

2 Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 2

3 Einleitung Definition Bus: Ein System von parallelen Leitungen zur Übertragung von Daten zwischen einzelnen Systemkomponenten potentiell mehr als 2 Teilnehmer Bussystem: Zusammenschluss von Datenleitungen, Adressleitungen und Steuerleitungen im weitesten Sinne ein Netzwerk Roland Zenner, 03INF 3

4 Kategorien von Bussen CPU-intern CPU-extern (Front Side Bus, Local Bus) Rechner-intern (ISA, PCI, ATA, SCSI) Rechner-extern (PCMCIA, USB, Firewire) Roland Zenner, 03INF 4

5 Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 5

6 Geschichtliche Entwicklung 1980: PC-BUS direkt an CPU gekoppelt Intel : 16-Bit breiter ISA-Bus AT-BUS Intel : ATA/IDE von Compaq und WD 16-Bit breit, max. Datenrate 3,3 bis 133 MB/s 1986: SCSI von Shugart Associates max. 16-Bit breit, 5 MB/s bis 320 MB/s Roland Zenner, 03INF 6

7 Geschichtliche Entwicklung 1987: 32-Bit breiter MCA-BUS 10 MHz, Burst Modes, Bus Mastering, Plug & Play 1987: Apple ruft FireWire ins Leben 1995: in den IEEE 1394 Standard übernommen 1988: EISA, von der Gang of Nine Erweiterung von ISA auf 32-Bit verbessertes Busmastering, Plug & Play, Multi CPU Unterstützung, abwärtskompatibel mit XT oder AT Roland Zenner, 03INF 7

8 Geschichtliche Entwicklung 1992: VESA Local Bus taucht auf und verschwindet 1995 wieder spezialisiert auf 80486, gebunden an ISA Bus 1992: PCI wird von Intel vorgestellt Geräte onboard oder auf Erweiterungskarten 1996: USB 1.0 Spezifikation wird fertig gestellt alte serielle und parallele Anschlüsse ablösen Roland Zenner, 03INF 8

9 Geschichtliche Entwicklung 1997: AGP wird von Intel vorgestellt spezielle Anbindung für Grafikkarten max. Datenrate 266 MB/s (1x) bis 2 GB/s (8x) 2003: Serial ATA Hot-Plugging, 1,5 GHz Taktfrequenz max. Datenrate 150 MB/s bis 300 MB/s 2004: PCI Expres serielle Direktverbindung mit 1 oder mehreren Lanes max. Datenrate 500 MB/s pro Lane, full duplex PEG, PCIe for Graphics, x16 Lanes, 8 GB/s Roland Zenner, 03INF 9

10 Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 10

11 Der ISA/EISA Bus Blockschaltbild eines PC AT Memory Cache Memory Controller AT/ISA Chipset 16-Bit 8-Bit Roland Zenner, 03INF 11

12 Der ISA/EISA Bus Vergleich der verschiedenen Versionen Bus AT XT EISA Busbreite Bit Bustakt MHz 4,77 8,33 8,33 Adressbreite Bit Adressraum 1 MB 16 MB 4 GB max. Datenrate 4,77 MB/s 16,67 MB/s 33 MB/s Roland Zenner, 03INF 12

13 Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 13

14 Der PCI-Bus Memory Cache Memory Controller CPU-to- PCI Bridge PCI Bus Local Bus ISA Extension onboard PCI-to-ISA ISA Bus Roland Zenner, 03INF 14

15 Der PCI-Bus 32 Leitungen, Daten und Adressen im Time Multiplex übertragen Adressraum: 4 GB Bustakt: 33 MHz bis 66 MHz, PCI-X bis 133 MHz max. Datenrate 33 MB/s bis 2 GB/s Eigenschaften: Multi-Busmastering, Burst Modus, Interrupt Sharing, Plug&Play 256 B Configuration Space für jedes Gerät Roland Zenner, 03INF 15

16 Der PCI-Bus Roland Zenner, 03INF 16

17 Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 17

18 PCI Express serieller Bus in Stern- Topologie mehrere 1-Bit breite Verbindungen pro Gerät (Lanes) feste Taktfrequenz, maximale Datenrate von Anzahl Lanes abhängig Bridge-Modell (Bus-Topologie) Switch-Modell (Stern- Topologie) Quelle: ELE06 Roland Zenner, 03INF 18

19 PCI Express Aufbau in Schichten Hot Plugging Power-Budget 4 KB Konfigurationsspeicher Quelle: TEC06 Roland Zenner, 03INF 19

20 Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 20

21 Universal Serial Bus Punkt-zu-Punkt Verbindungen max. 127 Geräte an einem Strang Host-Controller bestimmt über alle Transaktionen Transaktion Token-, Daten- und Handshakepaket Quelle: USB06 Roland Zenner, 03INF 21

22 Universal Serial Bus Aufbau in Schichten Applikationsschicht Protokollschicht Physikalische Schicht Paketbasierte Übertragung Polling-Betrieb Quelle: USB06 Roland Zenner, 03INF 22

23 Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus USB PCI Express Quellen Roland Zenner, 03INF 23

24 Literaturverzeichnis Bücher Klaus Dembowski Computerschnittstellen und Bussysteme, 2. Auflage, Hüthig Verlag, 2001 Axel Kloth Bussysteme des PC, 2. Auflage, Franzis Verlag, 1994 Said Baloui Alles über 386er, 486er und den Pentium, Markt&Technik, 1993 Internet Wikipedia: Elektronik Kompendium: Trade Organization: USB Implementers Forum: TecCHANNEL.de: Björn Köster, IO-Grundlagen: ArsTechnica, TU Clausthal, Roland Zenner, 03INF 24

25 Fragen, Anregungen, Kritik? Roland Zenner, 03INF 25