Betriebssysteme (BS) PC-Bussysteme. Überblick: Vorlesungen. Agenda. Agenda. Anwendung(en) Hardware. Rückblick. Rückblick

Größe: px
Ab Seite anzeigen:

Download "Betriebssysteme (BS) PC-Bussysteme. Überblick: Vorlesungen. Agenda. Agenda. Anwendung(en) Hardware. Rückblick. Rückblick"

Transkript

1 Betriebssysteme (BS) Überblick: Vorlesungen Daniel Lohmann PC-Bussysteme Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Agenda Gerätezugriff (Treiber) PC-Bussysteme Agenda Anwendung(en) Kontrollflussabstraktion Unterbrechungssynchronisation Hardware Prozessverwaltung Unterbrechungsbehandlung Interprozesskommunikation Thema der heutigen Vorlesung Betriebssystementwicklung Bussysteme im PC Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen und Nachfolger AGP Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen und Nachfolger AGP -X -X Express Express Hypertransport Hypertransport 3 4

2 Bussysteme im PC Bussysteme im PC seit es PCs gibt wurden die Anforderungen an den Systembus kontinuierlich größer: seit es PCs gibt wurden die Anforderungen an den Systembus kontinuierlich größer: Bussystem PC ISA VLB MCA EISA... Bussystem... AGP -X Express Hypertransport CPUs ab 8088 ab 86 ab 386 ab 386 ab 386 typischer Takt 4,7 MHz 8 MHz 5-50 MHz 0-5 Mhz 8,33 MHz CPUs ab 486 ab 486 ab P6 ab PIV (Xeon) ab Hammer (AMD) typischer Takt 33/66 MHz 66 MHz bis 33 MHz (variabel) (variabel) Multi-Master nein nein ja (Version ) ja ja Multi-Master nein ja ja Punkt zu Punkt (max Gerät) ja, verschiedene Topologien möglich Busbreite 8 Bit 6 Bit 3/64 Bit 3 Bit 3 Bit Busbreite 3/64 Bit 3 Bit 3/64 bis zu 3 lanes bis zu 3 links Adressraum MB 6 MB 4 GB 4 GB 4 GB Adressraum 4 GB/6 EB 4 GB 4 GB/6 EB 4 GB/6 EB 4 GB/6 EB Transferrate MB/s 4-5 MB/s 40/64 MB/s 40 MB/s 33 MB/s Transferrate 3/58 MB/s n 66 MB/s (x, x,...8x) 064 MB/s,5 GBit/s,6 GBit/s (Burst, pro lane) (Burst, pro link) 5 6 Agenda -basierte PC Systeme Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen und Nachfolger AGP -X typische Architektur der ersten Systeme: Die North entkoppelt und Bus. Einheiten und CPU können so parallel arbeiten. Die Verbindung zwischen North und South wurde später durch etwas schnelleres ersetzt. Data CPU Bus (Control, Address, Data) Addr nd level Cache Ctrl Tag Ctrl North Addr Ctrl Bus (Control, Address/Data) Data Express Hypertransport Durch die s werden ISA und transparent in einem System integriert. Audio IDE South ISA Bus ISA s s 7 8

3 die wichtigsten Daten Interaktion mit Geräten Version.0 der Spezifikation von Intel (99) seit 993 kommen die Spezifikationen von der SIG Speicheradressraum 0xFFFFFFFF Geräte 3/64 Bit, gemultiplexter Adress-/Datenbus... im Burst Modus max. 3 MB/s bzw. 64 MB/s CPU-Typ unabhängig gibt es auch in Sparc, Alpha, ARM und PowerPC Systemen Gerätetreiber 0x I/O-Adressraum 0xFFFFFFFF (0xFFFF beim PC) 4 Interruptleitungen (INTA-D) Skalierbarkeit durch s und Multifunktionseinheiten Multi-Master Fähigkeit (besser als der klassische DMA) Schema zur Erkennung und Konfigurierung von Geräten (Ressourcenzuweisung) Initialisierung BIOS 0x Konfigurationsadressraum 0:.0 0:. 0: Der Konfigurationsadressraum () Der Konfigurationsadressraum () beim PC wird der Konfigurationsadressraum indirekt über I/O-Ports angesprochen: ECD reserviert 0xcf8 0xcfc Bus CONFIG_ADDRESS 3 Bit CONFIG_DATA 3 Bit E inheit Fkt. Einblendung des Konfigurationsregisters im I/O Adressraum Register Index Typ Geräteauswahl 64 Byte Header 9 Bytes frei verfügbar für Einheit 56 Byte Konfigurationsraum Format des 64 Byte Headers: Die Einheiten-ID 0xffff bedeutet 'nicht vorhanden' Am Header Bit 7= kann man Multifunktionseinheiten erkennen BIST erlaubt einen Selbsttest des Geräts x00 Einheiten-ID Hersteller-ID 0x04 Status Befehl 0x08 Klassencode Revision 0x0c BIST Header Latenz CLG 0x0 0x4 0x8 0xc 0x0 Basisadressregister 0x4 0x8 reserviert oder Card Bus CIS Pointer 0xc reserviert oder Subsystem Ids 0x30 Erweiterungs-ROM Basisadresse 0x34 reserviert oder Capabilities Pointer 0x38 reserviert 0x3c MaxLat MinGNT INT-Pin INT-Leit. Die Einheiten-ID und Revision identifizieren das Gerät eindeutig. Hersteller-ID und Klassencode sind Zusatzinformationen. Mit dem Befehl lässt sich das Gerät aktivieren und deaktivieren. Hier wird festgelegt, welche Adressbereiche die Einheit belegt. Gleichzeitig erfährt das System, wie groß der benötigte Adressraum ist.

4 Initialisierung bevor Geräte durch ihre Gerätetreiber angesprochen werden können, muss folgendes erfolgt sein: Konfigurierung der Basisadressregister der Geräte Konfigurierung der -s Speicherfensterregister hängt von den Geräten unterhalb ab! Busnummern (Primary, Secondary, Subordinate) nach Bussen zunächst ist nur bekannt, dass es eine - und gibt. Subordinate ist die Nummer des letzten Busses unterhalb (downstream) der Das BIOS bzw. Betriebssystem muss die Busstruktur schrittweise erforschen und initialisieren bereits belegte Busnummern und Adressbereiche dürfen auf keinen Fall doppelt vergeben werden! 3 4 nach Bussen Die Geräte an werden gefunden. Die wird initialisiert. Temporär wird die Subordinate Nummer auf 0xff gesetzt. nach Bussen Die Geräte an Bus werden gefunden. Die wird initialisiert. Temporär wird die Subordinate Nummer auf 0xff gesetzt. Secondary Bus = Secondary Bus = Bus Bus Secondary Bus = 5 6

5 nach Bussen Secondary Bus = Die Geräte an Bus werden gefunden. Da es keine weitere gibt, kann die Subordinate Nummer entgültig auf gesetzt werden. nach Bussen Secondary Bus = Es wird an Bus mit 3 weiter gemacht. Der neue Bus bekommt die nächste Nummer (3). Die Subordinate Nummer wird temporär auf 0xff gesetzt. Bus Bus Secondary Bus = Subordinate = 3 Secondary Bus = 3 Secondary Bus = Subordinate = Bus Bus 3 Bus 7 8 nach Bussen Bus Secondary Bus = An Bus 3 gibt es eine weitere (4). Sie wird initialisiert und Bus 4 wird untersucht. nach Bussen Abgeschlossen! Ab jetzt kann der komplette Konfigurations- Adressraum angesprochen werden. Bus Secondary Bus = Subordinate = 4 Da keine weiteren Busse exisitieren, können die Subordinate Nummern jetzt endgültig gesetzt werden. 3 Secondary Bus = 3 Secondary Bus = Subordinate = 3 Secondary Bus = 3 Subordinate = 4 Secondary Bus = Subordinate = Bus 3 Bus Bus 3 Bus 4 Primary Bus = 3 Secondary Bus = 4 Bus 4 4 Primary Bus = 3 Secondary Bus = 4 Subordinate = 4 Bus 4 9 0

6 Algorithmus: Ausrichtung der aktuellen I/O und Speicheradressen auf die nächste 4K bzw. M Grenze für jedes Gerät des akt. Busses (in aufsteigender Reihenfolge der I/O Speicher-Anforderungen): Reservierung der I/O und Speicheradressen Aktualisierung der globalen I/O und Speicherzeiger Initialisierung und Aktivierung des Geräts rekursive Anwendung des Algorithmus für alle. Schritt: Zuweisung der Adressen angeschlossenen s Ausrichtung der resultierenden Adressen (wie oben) Programmierung und Aktivierung der Das BIOS Überblick Festlegung durch SIG (993, Vorlage von Intel 99) auf PCs normalerweise vorhanden, bei anderen Rechnertypen eher selten anzutreffen konfiguriert die s und Geräte beim Systemstart minimal, falls ein "Plug&Play Betriebssystem" installiert ist sonst komplett nach dem Booten erlaubt das BIOS... die Suche von Geräten nach Geräteklasse oder Typ den Zugriff auf den Konfigurationsadressraum der Zugriff erfolgt über... den BIOS Interrupt 0xa (Real Mode) das "BIOS3 Service Directory" (Protected Mode) Das BIOS im Protected Mode Das BIOS Funktionsumfang das BIOS3 Service Directory erlaubt (im Prinzip) den Zugriff auf beliebige BIOS Komponenten es liegt irgendwo im Bereich von 0xE0000-0xFFFFF Offset Größe Beschreibung 0x00 4 Bytes Signatur "_3_" 0x04 4 Bytes physikalische Einstiegsadresse (für call) 0x08 Byte BIOS3 Version (0) 0x09 Byte Länge der Datenstruktur / 6 () 0x0a Byte Prüfsumme 0x0b 5 Byte reserviert (0) mit dem BIOS3 Service kann man testen, ob ein BIOS vorhanden ist. folgende Funktionen umfasst das -BIOS laut Spezifikation: Funktionsname Argumente Resultate BIOS Present - ja/nein, letzte Busnr., Init.-Mechanismus Find ID, Vendor ID, Index Bus/Dev./Func. Nr. Find Class Code Class Code, Index Bus/Dev./Func. Nr. Generate Special Cycle Bus Nr. - Get Interrupt Routing Opt. Pufferspeicher Routing Möglichkeiten Set Hardware Interrupt Bus Nr., Nr., Int.-Pin, Int.-Nr. - Read Configuration gelesenes Bus/Dev./Func./Reg. Nr. Byte/Word/DWord Byte/Word/DWord Write Configuration Byte/Word/DWord Bus/Dev./Func./Reg. Nr., zu schreibendes Byte/Word/DWord - 3 4

7 Agenda AGP Hardware Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen und Nachfolger AGP -X Express Accellerated Graphics Port (997) schnelle : Anbindung einer (3D) Graphikkarte (theoretische) N x 66 MB/s Transferrate für AGP x, x, 4x,... AGP-Karte Texturdaten Graphik- Chip Z-Buffer Frame-B. Textur-B. CPU Chipset AGP - Bus (Control, Address/Data) Hypertransport Audio IDE -ISA ISA s s 5 ISA Bus 6 AGP Initialisierung -X (extended) AGP Karte und präsentieren sich im System wie eine -to- und ein normales Gerät volle Software-Kompatibilität spezielle AGP Register lassen sich über die Capability Liste im Konfigurationsraum ansprechen: Neben den AGP Erweiterungen werden wird die Capability Liste z.b. auch für Power Management verwendet. Status Bit 4 Capability Pointer Befehl Major Minor next ID=0x0 AGP Status Register AGP Command Register... optionale AGP Register weitere Capability Register NULL ID 0x04 0x34 Über die AGP Status und Befehlsregister kann man hauptsächlich die AGP Version und Zeitparameter abfragen und setzen. Die optionalen AGP Register sind leider je nach Kartentyp unterschiedlich belegt. 7 Erweiterung des Busses (999) von der Special Interest Group (SIG) im 3.0 Standard festgeschrieben erlaubt eine größere Bandbreite bei voller Kompatibilität der -X Bus benutzt den Arbeitsmodus des langsamsten Geräts -Kartentyp (konventionell) -X Bus-Frequenz 33 MHz 33 MHz 66 MHz 66 MHz 33 MHz Spannung 5 V 3,3 V/univ. 3,3 V/univ. 3,3 V/univ. 3,3 V/univ. Mainboard 33 MHz 33 MHz 33 MHz 33 MHz 33 MHz 33 MHz 66 MHz - 33 MHz 66 MHz 33/66 MHz 33/66 MHz -X 66 MHz - 33 MHz 33/66 MHz 66 MHz 66 MHz -X 00 MHz - 33 MHz 33/66 MHz 66 MHz 00 MHz -X 33 MHz - 33 MHz 33/66 MHz 66 MHz 33 MHz neben der Takterhöhung gibt es auch Split Transactions zugänglich wiederum über die Capabilities Liste 8

8 Express HyperTransport... hat technisch wenig mit dem Bus zu tun bidirektionale, serielle Punkt-zu-Punkt Verbindungen Bandbreite pro Lane je Richtung: 5 MB/s, 8GB/s bei x6! ein typisches PC System mit Express Geräten (i95) (AMD-)CPU integriert Speichercontroller und L-Cache standardisierte Kommunikation mit North : HyperTransport CPU HyperTransport e- Graphik Chipset AGP - Bus (Control, Address/Data) 9 Audio IDE -ISA ISA s s 30 HyperTransport Versionen.0 (00),.,.0 und 3.0 (006) Konsortium: u.a. AMD, Apple, Cisco, NVIDIA, Sun bidirektional, Punkt-zu-Punkt, Links mit -3 Bit, Taktung bis zu,6ghz (DDR) je nach Version und Konfiguration bis zu 0,8 GB/s bei aktuellen AMD Sockel-939-Prozessoren: HT.0 mit 4GB/s Gerätekonfiguration wie bei weitere Anwendungen neben FSB-Ersatz CPU-Kommunikation in AMD-Multiprozessor-Systemen Chipsatz-Kommunikation (Northbridge Southbridge) Kommunikation mit Coprozessoren: HTX Konkurrenz in den Startlöchern Intel QuickPath Interconnect (Ende 008, 4-3 GB/s) HyperTransport in MP-Systemen NUMA (Non-Uniform Memory Architecture) Die CPUs (u.u. mit mehreren Cores) kommunizieren untereinander via HyperTransport. Globaler Adressraum: An andere CPUs angebundener kann adressiert werden, die Latenz ist jedoch höher. Das Betriebssystem muss Tasks geeignet verteilen. CPU 3 CPU 4 e- Graphik Hyper- Transport CPU CPU Chipset AGP - Hyper- Transport 3 3

9 Agenda Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen und Nachfolger AGP -X Express Hypertransport im Bereich der PC Bussysteme dominiert seit Jahren die neuesten Entwicklungen ( Express) haben kaum noch Ähnlichkeit mit dem Bus von 99 serielle Punkt-zu-Punkt Verbindungen und Switches neben den physikalischen Eigenschaften definiert auch ein Programmiermodell I/O- und Speicheradressräume Konfigurierung und Initialisierung über Konfigurationsadressraum Bus-Hierarchien auch die neuesten Entwicklungen sind auf der Ebene des Programmiermodells zu kompatibel 33 34

Betriebssysteme (BS) Überblick: Einordnung dieser VL. Agenda. Agenda. VL 11 PC Bussysteme. Anwendung(en) Hardware. Rückblick. Rückblick.

Betriebssysteme (BS) Überblick: Einordnung dieser VL. Agenda. Agenda. VL 11 PC Bussysteme. Anwendung(en) Hardware. Rückblick. Rückblick. Betriebssysteme (BS) Überblick: Einordnung dieser VL Anwendung(en) VL PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Gerätezugriff (Treiber) Kontrollflussabstraktion

Mehr

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Betriebssysteme (BS) VL 11 PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen Nürnberg WS 10 19. Januar 2011 Überblick:

Mehr

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann.

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Betriebssysteme (BS) VL 11 PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen Nürnberg WS 13 15. Januar 2014 http://www4.cs.fau.de/lehre/ws13/v_bs

Mehr

Betriebssysteme (BS) PC-Bussysteme. Überblick: Einordnung dieser VL. Agenda. Agenda. Rückblick. Rückblick. PCI Bus PCI aus Sicht des Betriebssystems

Betriebssysteme (BS) PC-Bussysteme. Überblick: Einordnung dieser VL. Agenda. Agenda. Rückblick. Rückblick. PCI Bus PCI aus Sicht des Betriebssystems Betriebssysteme (BS) Überblick: Einordnung dieser VL Anwendungen PC-Bussysteme Netzwerk- Stacks Gerätezugriff Adressräume, Dateien Scheduling, Fäden Dispatching, Koroutinen IPC Unterbrechungsbehandlung

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung http://ess.cs.tu-dortmund.de/de/teaching/ws2012/bsb/ Olaf Spinczyk olaf.spinczyk@tu-dortmund.de http://ess.cs.tu-dortmund.de/~os AG Eingebettete

Mehr

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Betriebssysteme (BS) VL 11 PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen Nürnberg WS 11 18. Januar 2011 Überblick:

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os

Mehr

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB)

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB) Betriebssysteme (BS) alias Betriebssystembau (BSB) PC Bussysteme und deren Programmierung Überblick Rückblick Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung http://ess.cs.tu-.de/de/teaching/ws2013/bsb/ Olaf Spinczyk olaf.spinczyk@tu-.de http://ess.cs.tu-.de/~os AG Eingebettete System Informatik

Mehr

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:

Mehr

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:

Mehr

Busarchitekturen im PC. Roland Zenner, 03INF

Busarchitekturen im PC. Roland Zenner, 03INF Busarchitekturen im PC Roland Zenner, 03INF Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 2 Einleitung Definition

Mehr

Opteron und I/O. Toni Schmidbauer. 11. Mai Zusammenfassung. Eine kurze Beschreibung der AMD Opteron Architektur.

Opteron und I/O. Toni Schmidbauer. 11. Mai Zusammenfassung. Eine kurze Beschreibung der AMD Opteron Architektur. Opteron und I/O Toni Schmidbauer 11. Mai 2005 Zusammenfassung Eine kurze Beschreibung der AMD Opteron Architektur Inhaltsverzeichnis 1 Allgemeines 2 2 Was ist ein Interconnect? 2 3 Traditionelles PC Chipset

Mehr

Der Front Side Bus ist eine Schnittstelle zwischen dem Hauptprozessor (CPU) und der

Der Front Side Bus ist eine Schnittstelle zwischen dem Hauptprozessor (CPU) und der Die CPU eines PC kommuniziert mit den anderen Bestandteilen des Systems über den Chipsatz. Die direkt mit der CPU verbundene Komponente des Chipsatzes wird als Northbridge bezeichnet. An die Northbridge

Mehr

Aufgabe 1 Entwicklung einer Virtuellen Maschine

Aufgabe 1 Entwicklung einer Virtuellen Maschine Aufgabe 1 Entwicklung einer Virtuellen Maschine Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Entwicklung

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik I Datenübertragung Parallel z.b. PCI D0... D8 8 parallele Datenleitungen n parallele Steuerleitungen

Mehr

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration

Mehr

Hardware PCI, PCIe und Bus-Bridges

Hardware PCI, PCIe und Bus-Bridges Hardware PCI, PCIe und Bus-Bridges Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware PCI, PCIe und Bus-Bridges

Mehr

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung

Mehr

Hardware und Gerätetreiber

Hardware und Gerätetreiber Hardware und Gerätetreiber Betriebssysteme Hermann Härtig TU Dresden Übersicht Übersicht Kommunikation zwischen Hardware und CPU Interrupts I/O-Ports I/O-Speicher Busse Verwaltung von Geräten Dynamisches

Mehr

Ausgewählte Kapitel der praktischen Betriebssystemprogrammierung (AKBPII) PCCard: Architektur und Treiberdesign in JX

Ausgewählte Kapitel der praktischen Betriebssystemprogrammierung (AKBPII) PCCard: Architektur und Treiberdesign in JX 1 Überblick Ausgewählte Kapitel der praktischen Betriebssystemprogrammierung (AKBPII) PCCard: Architektur und Treiberdesign in JX Michael Schmidt swmeschm@cip.informatik.uni-erlangen.de 22. März 2004 1

Mehr

Virtueller Speicher und Memory Management

Virtueller Speicher und Memory Management Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write

Mehr

Einführung. Übungen zur Vorlesung Virtuelle Maschinen. Stefan Potyra. SoSe 2009

Einführung. Übungen zur Vorlesung Virtuelle Maschinen. Stefan Potyra. SoSe 2009 Einführung Übungen zur Vorlesung Virtuelle Maschinen Stefan Potyra Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg SoSe 2009 Übungsaufgaben 1 Entwickeln

Mehr

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur, Prof. Spallek Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Tobias Berndt, to.berndt@t-online.de

Mehr

Datenübertragung per Direct Memory Access (DMA)

Datenübertragung per Direct Memory Access (DMA) Datenübertragung per Direct Memory Access (DMA) Durch einen direkten Speicherzugriff können die Daten ohne Umweg über den Prozessor in den Speicher geschrieben werden. So lässt sich die Ausführungsgeschwindigkeit

Mehr

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06.

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06. Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur PCI Express Dirk Wischeropp Dresden, 07.06.2011 Gliederung 1 Einleitung 2 Architektur 3 Layering 4 Zusammenfassung

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) Einführung https://ess.cs.tu-dortmund.de/de/teaching/ws2016/bsb/ Horst Schirmeier, Olaf Spinczyk horst.schirmeier@tu-dortmund.de https://ess.cs.tu-dortmund.de/~hsc AG Eingebettete

Mehr

3. Rechnerarchitektur

3. Rechnerarchitektur ISS: EDV-Grundlagen 1. Einleitung und Geschichte der EDV 2. Daten und Codierung 3. Rechnerarchitektur 4. Programmierung und Softwareentwicklung 5. Betriebssyteme 6. Internet und Internet-Dienste 3. Rechnerarchitektur

Mehr

Chipsatz und untergeordnete. (erweiterte) Systembusse ISA, PCI, PCIe

Chipsatz und untergeordnete. (erweiterte) Systembusse ISA, PCI, PCIe Chipsatz und untergeordnete (erweiterte) Systembusse ISA, PCI, PCIe NVIDIA ist eines der Kernmitglieder der PCI Express SIG PCI wurde als BUS zwischen der entstandenen North und Southbridge von Intel 1992

Mehr

5. PC-Architekturen und Bussysteme

5. PC-Architekturen und Bussysteme Abb. 5.1: Aufbau des klassischen PC-AT Abb. 5.2: Busslot im PC-AT Port-Adresse Verwendung 000h-00fh 1. DMA-Chip 8237A 020h-021h 1. PIC 8259A 040h-043h PIT 8253 060h-063h Tastaturcontroller 8042 070h-071h

Mehr

Bootvorgang des DSM-Systems Systems Plurix

Bootvorgang des DSM-Systems Systems Plurix Bootvorgang des DSM-Systems Systems Plurix Stefan Frenz Vortrag im Rahmen der Abteilungsbesprechung Voraussetzungen: CPU CPU-Modi Voraussetzungen: BIOS Rechner-Initialisierung durch das BIOS Interrupt

Mehr

DOSEMU. Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Matthias Felix FAU. 13.

DOSEMU. Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Matthias Felix FAU. 13. DOSEMU Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren Matthias Felix filo@icip.de FAU 13. Juni 2007 Matthias Felix (FAU) DOSEMU 13. Juni 2007 1 / 22 Inhalt 1 Einführung

Mehr

Mikroprozessortechnik Grundlagen 1

Mikroprozessortechnik Grundlagen 1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Betriebssystembau (BSB) Einführung

Betriebssystembau (BSB) Einführung Betriebssystembau (BSB) Einführung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os http://ess.cs.tu-dortmund.de/de/teaching/ws2009/bsb/

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften

PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften Christian Böhme 16.09.2005 Christian Böhme PCI-to-PCI-Bridge 16.09.2005 1 / 32 Geschichte & Philosophie Peripheral

Mehr

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie 1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl

Mehr

Betriebssystembau (BSB) Einführung

Betriebssystembau (BSB) Einführung Betriebssystembau (BSB) Einführung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os http://ess.cs.tu-dortmund.de/de/teaching/ws2008/bsb/

Mehr

Ressourcenübersicht Rack PC 840, Box PC 840

Ressourcenübersicht Rack PC 840, Box PC 840 Ressourcenübersicht Rack PC 840, Box PC 840 RESOURCE_Rack840 Seite 1 von 5 Belegung der I/O-Adressen: IO-Adresse Größe Bedeutung (hex) von bis byte Grundfunktion mögliche alternative Funktion 0000 000F

Mehr

TecNews: Sandy Bridge

TecNews: Sandy Bridge TecNews: Sandy Bridge Werner Fischer, Technology Specialist Thomas-Krenn.AG Thomas Krenn Herbstworkshop & Roadshow 2011 23.09. in Freyung 06.10. in Wien (A) 10.10. in Frankfurt 11.10. in Düsseldorf 12.10.

Mehr

Betriebssysteme Vorstellung

Betriebssysteme Vorstellung Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen

Mehr

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10 Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10 Dominik Schoenwetter Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität

Mehr

Rechnerorganisation. 1. Juni 201 KC Posch

Rechnerorganisation. 1. Juni 201 KC Posch .6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus

Mehr

moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de

moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de Übersicht FachChinesisch SPARC - UltraSparc III/IV PowerPC - PowerPC 970(G5) X86 - Pentium4(Xeon), Itanium, (Pentium M) X86 - AthlonXP/MP,

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

Echtzeitbetriebssysteme

Echtzeitbetriebssysteme Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom

Mehr

Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging

Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher

Mehr

A20_PCI. ARCNET Controller Karte für PCI Bus. Gerätebeschreibung. 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2

A20_PCI. ARCNET Controller Karte für PCI Bus. Gerätebeschreibung. 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2 A20_PCI ARCNET Controller Karte für PCI Bus Gerätebeschreibung 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2 Angaben zur Version Dokument-Nr. Beschreibung Datum TK-04-037-F-1.0 Ausgabe 1 17.04.2001 TK-04-037-F-1.1

Mehr

Distributed Memory Computer (DMC)

Distributed Memory Computer (DMC) Distributed Memory Computer (DMC) verteilter Speicher: jeder Prozessor kann nur auf seinen lokalen Speicher zugreifen Kopplung mehrerer Prozessoren über E/A-Schnittstellen und Verbindungsnetzwerk, nicht

Mehr

Kapitel 18. Externe Komponenten

Kapitel 18. Externe Komponenten Kapitel 18 Externe Komponenten 31.05.11 K.Kraft E:\MCT_Vorlesung\MCT2011\Externe_31\Externe.odt 18-1 Anschluss von externen Komponenten Einfachste Art : Direkt an einem Port Beispiel Ausgabe : 7-Strich

Mehr

AUGE e.v. - Der Verein der Computeranwender Die i3/5/7-desktop-prozessoren von Intel im Einsatz

AUGE e.v. - Der Verein der Computeranwender Die i3/5/7-desktop-prozessoren von Intel im Einsatz Die i3/5/7-desktop-prozessoren von Intel im Einsatz Peter G. Poloczek M5543 i7 Neuheiten 1 Multicore-Technik (bis zu) 4 physikalische Kerne Intel Turbo Boost Technology beschleunigt anspruchsvolle Anwendungen

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

z/architektur von IBM

z/architektur von IBM von IBM Grundzüge einer modernen Architektur Von Matthias Fäth Gliederung Geschichtlicher Überblick Neuestes Flaggschiff Namensgebung Überblick Warum 64-Bit große Register Kompatibilität zu älteren Systemen

Mehr

PCI Express 3.0 Features and Highspeed Switching / Interconnect

PCI Express 3.0 Features and Highspeed Switching / Interconnect PCI Express 3.0 Features and Highspeed Switching / Interconnect Präsentation von Conrad Sachweh Gliederung 1. Was ist PCIe 2. PCIe 3.0 Features 3. Switches 4. Fazit Präsentation von Conrad Sachweh 2 1.

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

11. Die PC-Schnittstelle

11. Die PC-Schnittstelle PC-Schnittstelle Funktion -1. Die PC-Schnittstelle.1. Funktion Die folgenden Angaben gelten ohne Einschränkung für den PC, PC-XT, PC-AT, AT-386, AT-486 und kompatible Rechner. Sie sind nur für jene interessant,

Mehr

grundlegende Architekturen von Bus-Systemen kennen. die Eigenschaften der ISA- und PCI-Busse kennen.

grundlegende Architekturen von Bus-Systemen kennen. die Eigenschaften der ISA- und PCI-Busse kennen. Bussysteme 1 Bussysteme In diesem Kapitel lernen Sie grundlegende Architekturen von Bus-Systemen kennen. die Eigenschaften der ISA- und PCI-Busse kennen. die Benutzung von ISAPlugandPlay. die Diagnosemöglichkeiten

Mehr

5 Direct Memory Access

5 Direct Memory Access 5 Direct Memory Access oft werden lange Datenströme aus dem Speicher zur Peripherie ausgegeben, bzw. von der Peripherie in den Speicher eingelesen ( unnötige Belastung der CPU mit trivialen Aufgaben: Inkrementieren

Mehr

5 Direct Memory Access (2) 5 Direct Memory Access. 5 Direct Memory Access (3) 5 Direct Memory Access (4)

5 Direct Memory Access (2) 5 Direct Memory Access. 5 Direct Memory Access (3) 5 Direct Memory Access (4) 5 Direct Memory Access oft werden lange Datenströme aus dem Speicher zur Peripherie ausgegeben, bzw. von der Peripherie in den Speicher eingelesen ( unnötige Belastung der CPU mit trivialen Aufgaben: Inkrementieren

Mehr

Computer-Systeme. Teil 6: Motherboard

Computer-Systeme. Teil 6: Motherboard Computer-Systeme Teil 6: Motherboard Verbesserte Version Computer-Systeme WS 12/13 - Teil 6/Motherboard 15.11.2012 1 Literatur [6-1] [6-2] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen Schule.

Mehr

Embedded Linux für SoC Applikationen

Embedded Linux für SoC Applikationen Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung

Mehr

Instruktionen pro Takt

Instruktionen pro Takt (c) Peter Sturm, Universität Trier (u.a.) 1 Instruktionen pro Takt 500 MIPS (Dhrystone) Taktfrequenz 450 400 350 300 250 200 150 100 50 0 8086 80286 80386 80486 Pentium Pentium Pro Die-Größen: Intel Vorlesung

Mehr

Multiprozessoren. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011

Multiprozessoren. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Multiprozessoren Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Multiprozessoren 1/29 2011-06-16 Multiprozessoren Leistungsfähigkeit

Mehr

Architektur und Organisation von Rechnersystemen

Architektur und Organisation von Rechnersystemen Architektur und Organisation von Thema heute: More need for more Speed, Weitere Architekturmerkmale, Zahlendarstellungen, Makroassembler BKH-ArcOrg16-V3 am 01.12.2016 Ulrich Schaarschmidt BK-H/HS Düsseldorf,

Mehr

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie

Mehr

Mehrprozessorarchitekturen

Mehrprozessorarchitekturen Mehrprozessorarchitekturen (SMP, UMA/NUMA, Cluster) Arian Bär 12.07.2004 12.07.2004 Arian Bär 1 Gliederung 1. Einleitung 2. Symmetrische Multiprozessoren (SMP) Allgemeines Architektur 3. Speicherarchitekturen

Mehr

Type ME23 ProfiNet Ethernet IP Modbus TCP

Type ME23 ProfiNet Ethernet IP Modbus TCP Type ME23 ProfiNet Ethernet IP Modbus TCP Digital Communications Digitale Kommunikation Communications numériques Supplement to Operating Instructions Ergänzung zur Betriebsanleitung Supplément aux instructions

Mehr

Stand Seite: 1 von 10 Competence Business PCs. i5 UNI v0516-silent

Stand Seite: 1 von 10 Competence Business PCs. i5 UNI v0516-silent 4 Jahre Pack 5 Jahre Pack Stand 08.08.2016 Seite: 1 von 10 Competence Business PCs Modell Competence P32 v1015-silent i3 v0516-silent i5 v0516-silent i5 UNI v0516-silent i5-pro v0216-silent i7-pro v0216-silent

Mehr

Eine Familie von gemeinsamen Speichern für MPSoCs

Eine Familie von gemeinsamen Speichern für MPSoCs Eine Familie von gemeinsamen Speichern für MPSoCs Abschlussvortrag Diplomarbeit Diplomant: David Austin Betreuer: Prof. Olaf Spinczyk Matthias Meier 1 Themenüberblick Einführung Speicher Familie Implementierung

Mehr

Arbeitsfolien - Teil 4 CISC und RISC

Arbeitsfolien - Teil 4 CISC und RISC Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik

Mehr

Intel x86 Bootstrapping

Intel x86 Bootstrapping Intel x86 Bootstrapping Meine CPU, mein Code! Andreas Galauner SigInt 2010 Democode Es gibt Democode: http://github.com/g33katwork/ SigInt10OSWorkshop git clone git://github.com/g33katwork/ SigInt10OSWorkshop.git

Mehr

Foliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen

Foliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Foliensatz Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Hochgeschwindigkeitskommunikationen 13. Juli

Mehr

Seite Virtual LAN (VLAN) 5.1 Einleitung

Seite Virtual LAN (VLAN) 5.1 Einleitung 5. Virtual LAN (VLAN) 5.1 Einleitung Im Folgenden wird die Konfiguration von VLANs gezeigt um Kommunikation nur innerhalb eines VLAN zu erlauben. Der Access Point hat zwei SSIDs mit VLANs 1 und VLAN 2

Mehr

Paging. Einfaches Paging. Paging mit virtuellem Speicher

Paging. Einfaches Paging. Paging mit virtuellem Speicher Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Konzepte von Betriebssystemkomponenten

Konzepte von Betriebssystemkomponenten Konzepte von Betriebssystemkomponenten Systemstart und Programmausführung Seminarvortrag 15.12.2003, Michael Moese Übersicht 2. Systemstart 3. Programmausführung TEIL 1: Systemstart 1.1 Das BIOS 1.2 Der

Mehr

Cell and Larrabee Microarchitecture

Cell and Larrabee Microarchitecture Cell and Larrabee Microarchitecture Benjamin Grund Dominik Wolfert Universität Erlangen-Nürnberg 1 Übersicht Einleitung Herkömmliche Prozessorarchitekturen Motivation für Entwicklung neuer Architekturen

Mehr

Hardware-Komponenten. DI (FH) Levent Öztürk

Hardware-Komponenten. DI (FH) Levent Öztürk Hardware-Komponenten DI (FH) Levent Öztürk Motherboard/ Hauptplatine Die Hauptplatine ist die zentrale Platine eines Computers. Auf ihr sind die einzelnen Bauteile wie Hauptprozessor (CPU), Speicher, der

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Parallele und Serielle Busse Zugriff auf IO Geräte Parallelität und IO: Raid Systeme Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Parallele

Mehr

Einfu hrende Betrachtung des USB und Mo glichkeiten der Integration in das Rainbow-Betriebssystem. Georg Gottleuber 23. Juni 2010 Verteilte Systeme

Einfu hrende Betrachtung des USB und Mo glichkeiten der Integration in das Rainbow-Betriebssystem. Georg Gottleuber 23. Juni 2010 Verteilte Systeme Einfu hrende Betrachtung des USB und Mo glichkeiten der Integration in das Rainbow-Betriebssystem Georg Gottleuber 23. Juni 2010 Verteilte Systeme Seite 2 G. Gottleuber USB und Rainbow 23. Juni 2010 Inhaltsverzeichnis

Mehr

Hypertransport. Parallele Rechnerarchitekturen. Patrice Weisemann

Hypertransport. Parallele Rechnerarchitekturen. Patrice Weisemann Hypertransport Parallele Rechnerarchitekturen Patrice Weisemann Gliederung Meilensteine der Hypertransport-Entwicklung Motivation & Ziele Technischer Überblick Anwendungsgebiete Hypertransport vs. Infiniband

Mehr

RST-Labor WS06/07 GPGPU. General Purpose Computation On Graphics Processing Units. (Grafikkarten-Programmierung) Von: Marc Blunck

RST-Labor WS06/07 GPGPU. General Purpose Computation On Graphics Processing Units. (Grafikkarten-Programmierung) Von: Marc Blunck RST-Labor WS06/07 GPGPU General Purpose Computation On Graphics Processing Units (Grafikkarten-Programmierung) Von: Marc Blunck Ablauf Einführung GPGPU Die GPU GPU Architektur Die Programmierung Programme

Mehr

CPU HS-7165 BIOS Versionen V15.x

CPU HS-7165 BIOS Versionen V15.x CPU HS-7165 BIOS Versionen V15.x 2 BIOS V 15.x Version V 1.0 Stand 17.07.2013 r Pa Bearbeitung/Illustrationen Pa Warenzeichen Alle verwendeten Produktnamen und Warenzeichen sind Eigentum ihrer jeweiligen

Mehr

Computer - Aufbau u. Funktionsweise

Computer - Aufbau u. Funktionsweise Teil 3 Folie: 1 Ein Computerarbeitsplatz Teil 3 Folie: 2 Was ist in der Box? Hauptplatine, Motherboard Das Bussystem Teil 3 Folie: 3 Unter einem Bussystem (oder kurz einem Bus) versteht man bei einem PC

Mehr

Wichtige Rechnerarchitekturen

Wichtige Rechnerarchitekturen Wichtige Rechnerarchitekturen Teil 4 PDP-11, VAX-11 TM 1 Einführung 1970 von DEC (Digital Equipment Corporation, Maynard Mass.), Produktion bis in die neunziger Jahre, heute noch etliche Maschinen in Gebrauch

Mehr

Übungen zu Grundlagen der systemnahen Programmierung in C (GSPiC) im Sommersemester 2018

Übungen zu Grundlagen der systemnahen Programmierung in C (GSPiC) im Sommersemester 2018 Übungen zu Grundlagen der systemnahen Programmierung in C (GSPiC) im Sommersemester 2018 2018-05-29 Bernhard Heinloth Lehrstuhl für Informatik 4 Friedrich-Alexander-Universität Erlangen-Nürnberg Lehrstuhl

Mehr

Device Treiber für FlexPath- Netzwerkprozessoren

Device Treiber für FlexPath- Netzwerkprozessoren Device Treiber für FlexPath- Netzwerkprozessoren Michael Meitinger Rainer Ohlendorf Dr. Thomas Wild Prof. Dr. Andreas Herkersdorf 1 Übersicht Übersicht FlexPath Einsatz von Device Treibern in der FlexPath

Mehr

Systemvoraussetzungen für Autodesk Revit 2015 - Produkte (gemäß Angaben von Autodesk)

Systemvoraussetzungen für Autodesk Revit 2015 - Produkte (gemäß Angaben von Autodesk) Systemvoraussetzungen für Autodesk Revit 2015 - Produkte (gemäß Angaben von Autodesk) Mindestanforderung: Einstiegskonfiguration Betriebssystem ¹ Windows 8.1 Enterprise, Pro oder Windows 8.1 CPU-Typ Single-

Mehr

Die Hammer Familie. Ein Kurzreferat von Frank Grümmert im Fach Rechnerstrukturen bei Herrn Prof. Dr. Risse an der Hochschule Bremen

Die Hammer Familie. Ein Kurzreferat von Frank Grümmert im Fach Rechnerstrukturen bei Herrn Prof. Dr. Risse an der Hochschule Bremen AMD s Next Generation Die Hammer Familie Ein Kurzreferat von Frank Grümmert im Fach Rechnerstrukturen bei Herrn Prof. Dr. Risse an der Hochschule Bremen 1 Inhaltsverzeichnis EINLEITUNG 3 VARIANTEN DER

Mehr

MAXDATA FAVORIT 1000 I

MAXDATA FAVORIT 1000 I MAXDATA MAXDATA empfiehlt Windows Vista Business MAXDATA FAVORIT 1000 I Der Einstiegs-PC für kleine und mittlere Unternehmen nach ausreichender Rechenleistung zu einem attraktiven Preis gerecht. Alle Komponenten

Mehr

Inhaltsverzeichnis. LNT Fischertechnik RCTXTLT 2 Juni 2017

Inhaltsverzeichnis. LNT Fischertechnik RCTXTLT 2 Juni 2017 Inhaltsverzeichnis 1 Allgemeines...3 1.1 Kommunikations Parameter...3 1.2 Abbildung Ein- und Ausgänge...4 1.2.1 Eingänge...4 1.2.2 Ausgänge...5 1.2.3 Leds...6 1.3 Versionsinformationen...6 2 Protokoll...7

Mehr

Multi-Port-Speichermanager für die Java-Plattform SHAP

Multi-Port-Speichermanager für die Java-Plattform SHAP Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Multi-Port-Speichermanager für die Java-Plattform SHAP DASS 2008 Martin Zabel, Peter

Mehr

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset. Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur

Mehr

Übung zu Betriebssystembau (Ü BS)

Übung zu Betriebssystembau (Ü BS) Übung zu Betriebssystembau (Ü BS) Interruptbehandlung in OOStuBS Wanja Hofer Lehrstuhl für Informatik IV WS 07/08 1 Agenda: IRQ-Behandlung in OOStuBS Interrupts und Traps beim x86 Die Interrupt-Deskriptor-Tabelle

Mehr