Netgauge auf Cell BE
|
|
- Cornelia Busch
- vor 7 Jahren
- Abrufe
Transkript
1 TU Chemnitz 15. Oktober 2007
2 Inhaltsverzeichnis 1 Einführung Aufgabe Netgauge Cell BE 2 3
3 Aufgabe Einführung Aufgabe Netgauge Cell BE Netgauge + Cell = Messung Speichertransfers von Cell BE
4 Aufgabe Einführung Aufgabe Netgauge Cell BE Netgauge + Cell = Messung Speichertransfers von Cell BE
5 Aufgabe Einführung Aufgabe Netgauge Cell BE Netgauge + Cell = Messung Speichertransfers von Cell BE
6 Netgauge Einführung Aufgabe Netgauge Cell BE Nachfolger von Netpipe hatte nur Ping-Pong-Test schlechte Zeitmessung viel Code innerhalb von Messungen Verschiedene Module für Transfer mehrere Tests genaue Zeitmessung
7 Netgauge Aufbau Einführung Aufgabe Netgauge Cell BE
8 Cell BE Einführung Aufgabe Netgauge Cell BE Entwicklung von IBM, Toshiba, Sony Einsatz in Multimedia-Geräten (HDTV, Playstation 3) Echte Hardware : Steckkarten, Cell-Blades
9 Cell BE Aufbau Einführung Aufgabe Netgauge Cell BE
10 Cell BE SPE-Aufbau Einführung Aufgabe Netgauge Cell BE Memory Flow Controller Local Store (256 KB Speicher) Synergistic Processing Unit SIMD-Befehle für 128-Bit-Daten Vortrag Simon Wunderlich
11 Cell BE SPE-Aufbau Einführung Aufgabe Netgauge Cell BE Memory Flow Controller Local Store (256 KB Speicher) Synergistic Processing Unit SIMD-Befehle für 128-Bit-Daten Vortrag Simon Wunderlich
12 Einführung cell PPE übernimmt Speicherzugriff cell mail Transfer über Mailbox cell dma SPE greift auf Speicher zu cell dmalist SPE greift über Listen auf Speicher zu
13 PPE kopiert Daten in Local Store Senden Empfangen
14 PPE kopiert Daten in Local Store Beispiel Beispiel void l o c a l s t o r e = s p e l s a r e a g e t ( s p u c o n t e x t ) ;.... memcpy ( l o c a l s t o r e + addr, b u f f e r, s i z e ) ;
15 DMA-Operation durch SPE Senden Empfangen
16 DMA-Operation durch SPE Beispiel Beispiel spu mfcdma64 ( ( void ) &b u f f e r, e x t e r n a l b u f f e r h i g h, b u f f e r l o w, s i z e, tag, MFC GET CMD ) ; m f c w r i t e t a g m a s k (1 << tag ) ; m f c r e a d t a g s t a t u s a l l ( ) ;
17 DMA-Operation durch SPE Zwischen zwei SPEs Senden Empfangen
18 Mailbox zwischen SPE und PPE Senden Empfangen
19 Mailbox zwischen SPE und PPE Beispiel Beispiel PPU u i n t 3 2 t data ; s p e i n m b o x w r i t e ( s p u c o n t e x t, ( void )& data, 1, SPE MBOX ALL BLOCKING ) ; Beispiel SPU u i n t 3 2 t data = s p u r e a d i n m b o x ( ) ;
20 1 Erstelle Thread-Kontext 2 Erstelle SPU Kontext 3 Lade SPU-Programm 4 Starte SPU-Programm in Thread 5 Affinität festlegen 6 Informationen über Puffer versenden
21 1 Erstelle Thread-Kontext 2 Erstelle SPU Kontext 3 Lade SPU-Programm 4 Starte SPU-Programm in Thread 5 Affinität festlegen 6 Informationen über Puffer versenden
22 SPE-Übertragung initialisieren 1 Erstelle Thread-Kontext 2 Erstelle SPU Kontext 3 Lade SPU-Programm 4 Starte SPU-Programm in Thread 5 Affinität festlegen 6 Informationen über Puffer versenden
23 mod cell spu
24 mod cell dma spu
25 Bus Error is not your friend Einführung Unterschiede bei Datenypen PPU-void* (32-/64-Bit), SPU-void* (32-Bit) PPU-long (32-/64-Bit), SPU-long (32-Bit) char unsigned!!! DMA-Transfers Größe: 1, 2, 4, 8 Byte oder vielfaches von 16 Alignment: 16 Byte Kein impliziter Zugriff auf Hauptspeicher
26 Bus Error is not your friend Einführung Unterschiede bei Datenypen PPU-void* (32-/64-Bit), SPU-void* (32-Bit) PPU-long (32-/64-Bit), SPU-long (32-Bit) char unsigned!!! DMA-Transfers Größe: 1, 2, 4, 8 Byte oder vielfaches von 16 Alignment: 16 Byte Kein impliziter Zugriff auf Hauptspeicher
27 Bus Error is not your friend Einführung Unterschiede bei Datenypen PPU-void* (32-/64-Bit), SPU-void* (32-Bit) PPU-long (32-/64-Bit), SPU-long (32-Bit) char unsigned!!! DMA-Transfers Größe: 1, 2, 4, 8 Byte oder vielfaches von 16 Alignment: 16 Byte Kein impliziter Zugriff auf Hauptspeicher
28 Transferraten zwischen Speicher und SPE PPE-Transfer Mailbox DMA-Transfer DMA-List-Transfer MBit/s [log] Bytes [log]
29 Transferraten abhängig vom Gegenstelle DMA-Transfer SPE-Speicher DMA-Transfer SPE-SPE MBit/s Bytes
30 Transferraten zwischen zwei SPEs mit und ohne Afinitäten DMA ohne Affinitaet DMA-List ohne Affinitaet DMA mit Affinitaet DMA-List mit Affinitaet MBit/s [log] Bytes [log]
31 Verbrachte Zeit in Hardware-/Software-Interrupts 10 PPE-Transfer Mailbox DMA-Transfer DMA-List-Transfer 8 6 User Hz Bytes
32 Einführung
33 Fragen?
Cell Broadband Engine & CellSs: ein Programmiermodel für den Cell Prozessor
Cell Broadband Engine & CellSs: ein Programmiermodel für den Cell Prozessor Hardware-Software-Co-Design Universität Erlangen-Nürnberg mark.duchon@mb.stud.uni-erlangen.de Ziegler_Matthias@web.de andreas.fall@googlemail.com
MehrOutline. Cell Broadband Engine. Application Areas. The Cell
Outline 21.March 2006 Benjamin Keck Why Cell?!? Application Areas Architectural Overview Programming Model Programming on the PPE C/C++ Intrinsics 1 2 The Cell Supercomputer on a chip Multi-Core Microprocessor
MehrCell Broadband Engine
Cell Broadband Engine 21.March 2006 Benjamin Keck Outline Why Cell?!? Application Areas Architectural Overview SPU Programming Model Programming on the PPE C/C++ Intrinsics The Cell Supercomputer on a
MehrCell and Larrabee Microarchitecture
Cell and Larrabee Microarchitecture Benjamin Grund Dominik Wolfert Universität Erlangen-Nürnberg 1 Übersicht Einleitung Herkömmliche Prozessorarchitekturen Motivation für Entwicklung neuer Architekturen
MehrÜber die Cell/B.E.-Architektur: Optionen zur Generierung von Programm-Traces
Zentrum für Informationsdienste und Hochleistungsrechnen (ZIH) Über die Cell/B.E.-Architektur: Optionen zur Generierung von Programm-Traces Diplomverteidigung Nöthnitzer Straße 46 Informatik, Raum 1027
MehrMulticore-Architekturen
Universität Erlangen- Nürnberg Technische Universität München Universität Stuttgart Multicore-Architekturen Vortrag im Rahmen der Ferienakademie 2009 Kurs 1: Programmierkonzepte für Multi-Core Rechner
Mehr8: IIC-Bussystem / PID
8: IIC-Bussystem / PID Sie verstehen das IIC-Busprotokoll und können das IIC-Controller Modul des MC9S08JM60 zur Kommunikation mit anderen IIC-Busteilnehmern einsetzen. 1. Geschwindigkeitsmessung im MC-Car
MehrU4-1 Aufgabe 3: einfache malloc-implementierung
U4 3. Übung U4 3. Übung Besprechung der Aufgabe 2: wsort Aufgabe 3: malloc-implementierung Ziele der Aufgabe Zusammenhang zwischen "nacktem Speicher" und typisierten bereichen verstehen Funktion aus der
MehrKonzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz
Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux Kolloquium von Frank Schwanz Aufgabenstellung Im Rahmen des Projektes Initiative Intelligente Autonome Systeme
MehrRO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
MehrDer Cell Prozessor. Seminarvortrag von Viacheslav Mlotok. SS2005 Universität Mannheim, Lehrstuhl für Rechnerarchitektur
Der Cell Prozessor Seminarvortrag von Viacheslav Mlotok SS2005 Universität Mannheim, Lehrstuhl für Rechnerarchitektur 1 Inhalt Entwicklungsziele Cell Architektur Power Processor Element Synergistic Processor
MehrParallelisierung von MD-Simulationen auf Mehrkernarchitekturen
Parallelisierung von MD-Simulationen auf Mehrkernarchitekturen Bachelorarbeit am Fachbereich Informatik der Johannes-Gutenberg-Universität in Mainz vorgelegt von Christian Himmelsbach geboren in Weiterstadt
MehrInhaltsverzeichnis. LNT Fischertechnik RCTXTLT 2 Juni 2017
Inhaltsverzeichnis 1 Allgemeines...3 1.1 Kommunikations Parameter...3 1.2 Abbildung Ein- und Ausgänge...4 1.2.1 Eingänge...4 1.2.2 Ausgänge...5 1.2.3 Leds...6 1.3 Versionsinformationen...6 2 Protokoll...7
MehrHardware und Gerätetreiber
Hardware und Gerätetreiber Betriebssysteme Hermann Härtig TU Dresden Übersicht Übersicht Kommunikation zwischen Hardware und CPU Interrupts I/O-Ports I/O-Speicher Busse Verwaltung von Geräten Dynamisches
MehrU3-1 Organisatorisches
U3 3. Übung U3 3. Übung Organisatorisches SP-Abgabesystem: Team-Arbeit Aufgabe 3: malloc-implementierung U3.1 U3-1 Organisatorisches U3-1 Organisatorisches In der Woche vom 30.5. bis 3.6. finden keine
MehrUSBCAN.DLL. Manual. Microcomputersysteme. Version 1.2
USBCAN.DLL Microcomputersysteme Manual Version 1.2 August 2004 Die in diesem Manual verwendeten Beschreibungen für Erzeugnisse, die ein eingetragenes Warenzeichen darstellen können, wurden nicht separat
MehrAssignment #2. Virtueller Speicher Virtual Memory WS 2012/2013 IAIK 1
Assignment #2 Virtueller Speicher Virtual Memory WS 2012/2013 IAIK 1 Organisatorisches:Termine Ab Montag Tutorien 10.12.-14.12. Designdiskussionen 18.12. Abgabe Designdokument 18.1. Abgabe Implementierung
Mehr1 Fehler in Bibliotheksfunktionen. 1 Überblick. 2 Ziele der Aufgabe. Besprechung der 1. Aufgabe
U3 3. Übung U3 3. Übung U3-1 Fehlerbehandlung U3-1 Fehlerbehandlung Besprechung der 1. Aufgabe Fehlerbehandlung Infos zur Aufgabe 3: malloc-implementierung U3.1 Fehler können aus unterschiedlichsten Gründen
MehrANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath
ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS Sascha Kath Dresden, Gliederung 1. Motivation & Zielstellung 2. Systembeschreibung 3. Implementierung und Messungen
MehrMulti-Port-Speichermanager für die Java-Plattform SHAP
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Multi-Port-Speichermanager für die Java-Plattform SHAP DASS 2008 Martin Zabel, Peter
MehrEin- Ausgabeeinheiten
Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-
MehrÜbersicht. Vergleich der Spielekonsole mit dem PC. Historie der Spielekonsolen von 1976 bis 1999
Übersicht Vergleich der Spielekonsole mit dem PC Historie der Spielekonsolen von 1976 bis 1999 Heutige Generation der Konsolen Überblick Vergleich der PS2 mit der XBox Ausblick auf die kommende Konsolengeneration
MehrRemote-Objekt-Überwachung. von Jan Schäfer und Matthias Merk
Remote-Objekt-Überwachung von Jan Schäfer und Matthias Merk Aufgabenstellung Steuerung von Sensoren zur Remote Objektüberwachung mit einem µc PIC16F874. Welcher Sensor hat gemeldet? Die Überwachung Mehrere
MehrComputergrundlagen Geschichte des Computers
Computergrundlagen Geschichte des Computers Axel Arnold Institut für Computerphysik Universität Stuttgart Wintersemester 2010/11 1641: Rechenmaschine von B. Pascal B. Pascal, 1632-1662 mechanische Rechenmaschine
MehrBetriebssysteme Übung 2. Tutorium System Calls & Multiprogramming
Betriebssysteme Übung 2. Tutorium System Calls & Multiprogramming Task Wiederholung 1 System SysCalls (1) Wozu? Sicherheit Stabilität Erfordert verschiedene modes of execution: user mode privileged mode
MehrViele Rechenaufgaben können auf verschiedene CPUs und/oder Maschinen aufgeteilt und verteilt werden, um die Leistung zu steigern
3.2 Heterogene Multi-Core-Architekturen: Cell BE Viele Rechenaufgaben können auf verschiedene CPUs und/oder Maschinen aufgeteilt und verteilt werden, um die Leistung zu steigern Herkömmliche CPUs und Techniken
MehrComputergrundlagen Geschichte des Computers
Computergrundlagen Geschichte des Computers Axel Arnold Institut für Computerphysik Universität Stuttgart Wintersemester 2011/12 1641: Rechenmaschine von B. Pascal B. Pascal, 1623-1662 mechanische Rechenmaschine
MehrKonzepte und Methoden der Systemsoftware. Aufgabe 1: Polling vs Interrupts. SoSe bis P
SoSe 2014 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Präsenzübung 3(Musterlösung) 2014-05-05 bis 2014-05-09 Aufgabe 1: Polling vs Interrupts (a) Erläutern Sie
MehrEntwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte
Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Matthias Lange Informatikstudent, TU-Dresden 27. September 2005 http://www.matze-lange.de Warum entwickelt jemand einen Treiber für
MehrPraktikumsbericht. Jens Breitbart 01.08.2006-31.10.2006
Praktikumsbericht Jens Breitbart 01.08.2006-31.10.2006 Inhaltsverzeichnis 1 IBM 4 1.1 Weltweit.................................... 4 1.2 IBM Deutschland GmbH........................... 4 1.2.1 Forschung
Mehr2 Rechnerarchitekturen
2 Rechnerarchitekturen Rechnerarchitekturen Flynns Klassifikation Flynnsche Klassifikation (Flynn sche Taxonomie) 1966 entwickelt, einfaches Modell, bis heute genutzt Beschränkung der Beschreibung auf
MehrPaging. Einfaches Paging. Paging mit virtuellem Speicher
Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz
MehrVirtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
MehrCache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
MehrUnicode Support Atomic Operations Thread Support Type-Generic Makros Sicherheit Ease-of-Use C11. Thomas Duckardt
C11 Thomas Duckardt Arbeitsbereich Wissenschaftliches Rechnen Fachbereich Informatik Fakultät für Mathematik, Informatik und Naturwissenschaften Universität Hamburg 22.05.2014 1 / 22 Gliederung (Agenda)
MehrTutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrEinschub: HW-Zugriff aus dem Userspace
Einschub: HW-Zugriff aus dem Userspace Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Einschub: HW-Zugriff aus dem
MehrGrundlagen der CELL Programmierung
1 Grundlagen der CELL Programmierung Seminarvortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik WS 2005/2006 von Benjamin Kalisch Inhalt 2 Was ist Cell Erste Generation (Hardware)
MehrEchtzeitbetriebssysteme
Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom
MehrAndroid Testautomatisierung mit dem Framework Robotium
Android Testautomatisierung mit dem Framework Robotium Daniel Knott XING AG @dnlkntt http://www.adventuresinqa.com Daniel Knott Manager Quality Assurance @dnlkntt daniel.knott@xing.com Daniel Knott hat
MehrDatenübertragung per Direct Memory Access (DMA)
Datenübertragung per Direct Memory Access (DMA) Durch einen direkten Speicherzugriff können die Daten ohne Umweg über den Prozessor in den Speicher geschrieben werden. So lässt sich die Ausführungsgeschwindigkeit
MehrGrundlagen der Rechnerarchitektur. MIPS Assembler
Grundlagen der Rechnerarchitektur MIPS Assembler Übersicht Arithmetik, Register und Speicherzugriff Darstellung von Instruktionen Logische Operationen Weitere Arithmetik Branches und Jumps Prozeduren 32
Mehr2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16
2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis
Mehr1 wsort - Datenstrukturen (1. Möglichkeit)
U4 4. Übung U4 4. Übung Aufgabe 2: qsort - Fortsetzung Dynamische Speicherallokation Fehlerbehandlung Reloaded Infos zur Aufgabe 4: malloc-implementierung U4.1 U4-1 Aufgabe 2: Sortieren mittels qsort U4-1
MehrCUDA. Jürgen Pröll. Multi-Core Architectures and Programming. Friedrich-Alexander-Universität Erlangen-Nürnberg Jürgen Pröll 1
CUDA Jürgen Pröll Multi-Core Architectures and Programming Jürgen Pröll 1 Image-Resize: sequentiell resize() mit bilinearer Interpolation leicht zu parallelisieren, da einzelne Punkte voneinander unabhängig
MehrNetzwerk-Programmierung in C
1 / 26 Netzwerk-Programmierung in C Oliver Bartels Fachbereich Informatik Universität Hamburg 2 Juli 2014 2 / 26 Inhaltsverzeichniss 1 IPv4 und IPv6 Wie werden Daten verschickt? 2 3 Verbindungsaufbau ohne
MehrQCS-Einführungskurs. Serielle Kommunikation
QCS-Einführungskurs Serielle Kommunikation Umfang: ca. 2 Zeitstunden Was ist serielle Datenübertragung? USART Theorie Serielle Übertragung mit dem QCS HTerm Einführung Aufgaben Emqopter GmbH 2 Was ist
MehrEinführung in die Programmiersprache C
Einführung in die Programmiersprache C 6 Cache-freundliche Programmierung (1) Alexander Sczyrba Robert Homann Georg Sauthoff Universität Bielefeld, Technische Fakultät Quadratische Matrizen Musterlösung
MehrSynthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese
12 Synthese Eingebetteter Systeme Sommersemester 2011 1 Einführung: Entwurf und Synthese 2011/04/06 Michael Engel Informatik 12 TU Dortmund Überblick Komplexität aktueller eingebetteter Systeme Electronic
MehrZwei Möglichkeiten die TLB zu aktualisieren
Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt
MehrVariablen. Deklaration: «Datentyp» «Variablenname» Datentyp bestimmt Größe in Bytes: sizeof Beispiel: long int v; Größe: 4 Bytes
Variablen Deklaration: «Datentyp» «Variablenname» Datentyp bestimmt Größe in Bytes: sizeof Beispiel: long int v; Größe: 4 Bytes v ist Stück im Speicher, der 4 Bytes lang ist Speicherzugriff? Über Adressen!
MehrÜbungen Datenverarbeitungstechnik 2017/18. Reiner Doll, Technikerschule München
Übungen Datenverarbeitungstechnik 2017/18 Reiner Doll, Technikerschule München http://portal.ts-muenchen.de mail@reinerdoll.de Übungen sind theoretisch zu lösende Aufgaben, die die besprochenen Themengebiete
MehrBusse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung
MehrSynthese Eingebetteter Systeme. 14 Abbildung von Anwendungen auf Multicore-Systeme
12 Synthese Eingebetteter Systeme Wintersemester 2012/13 14 Abbildung von Anwendungen auf Multicore-Systeme Michael Engel Informatik 12 TU Dortmund 2012/12/19 Abbildung von Anwendungen auf Multicores Multicore-Architekturen
MehrPointer und Arrays. INE1, Montag M. Thaler, Office TG208. ZHAW, M. Thaler, K. Rege, G.
Pointer und Arrays INE1, Montag M. Thaler, tham@zhaw.ch Office TG208 http://www.zhaw.ch/~tham 1 Um was geht es? Variable Speicherplatz Datenwert über Name ansprechbar hat Typ hat Adresse (Speicheradresse)
MehrPOWSE Pouch-Cell Wireless Sensing
POWSE Pouch-Cell Wireless Sensing Marcel Bärtschi 15.08.2017 Marktentwicklung von Lithium Batterien Mrd. $ In den nächsten Jahren wird der Bedarf an Batterien weiter zunehmen. (Quelle : Bernstein Research,
MehrBusse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration
MehrSpeicheraufbau des AT89C5131
Speicheraufbau des AT89C5131 Prinzip: - getrennter Programmspeicher (ROM) und Datenspeicher (RAM) - interner Speicher (auf dem Chip) und externer Speicher (Zusatzbausteine) Das Experimentalsystem hat keinen
Mehr- - CodE 11 CodE 0 0 0 0 0 0 0 0 2.o C 1 10.0 C 2 off 3 3.0 4 2.0 5 off 6 1 8 20.0 9 60 C 7 4.0 10 80 C 1 38 C 12 8 k 13 on 14 30.0 15 10 16 - - CodE 11 CodE 0 0 0 0 0 0 0 0 2.o C 1 10.0 C 2
MehrEine Familie von gemeinsamen Speichern für MPSoCs
Eine Familie von gemeinsamen Speichern für MPSoCs Abschlussvortrag Diplomarbeit Diplomant: David Austin Betreuer: Prof. Olaf Spinczyk Matthias Meier 1 Themenüberblick Einführung Speicher Familie Implementierung
MehrMulticore-Architekturen
Einführung Parallelität Technologien / Architekturen Chips Seminar Multicore-Programmierung am Lehrstuhl für Programmierung 30. April 2009 1 / 30 Einführung Parallelität Technologien / Architekturen Chips
Mehr7. Organisation von Informationen
Computeranwendung in der Chemie Informatik für Chemiker(innen) 7. Organisation von Informationen Jens Döbler 2003 "Computer in der Chemie", WS 2003-04, Humboldt-Universität VL7 Folie 1 Grundlagen Programme
MehrHardware-Interfaces für FlexRay und CAN
Hardware-Interfaces für FlexRay und CAN FlexRay, das Bussystem für hohe Datenraten im Fahrzeug, stellt sehr hohe Anforderungen an die Hardwareschnittstellen. Nutzen Sie die Vector FlexRay Interfaces für
MehrÜbung zu Betriebssystemtechnik
Übung zu Betriebssystemtechnik Nachrichtenaustausch und Copy-on-Write 11. Juni 28 Andreas Ziegler Bernhard Heinloth Lehrstuhl für Informatik 4 Friedrich-Alexander-Universität Erlangen-Nürnberg Lehrstuhl
MehrEigenschafte: Konfiguration: Baudrate:
CAN1 Interface Lenkdatenmodul Eigenschafte: CAN Format : 2.0b Peripherie: CAN1 des STM32F407VGT6 des Discovery Boards Baudrate: Im Code Einstellbar von 125 kbit/s bis 1Mbit/s Akzeptanzefilter: nicht gesetzt
MehrRealisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden
MehrEinführung in die Programmiersprache C
Einführung in die Programmiersprache C 11 Was bisher verschwiegen wurde Alexander Sczyrba Robert Homann Georg Sauthoff Universität Bielefeld, Technische Fakultät Type qualifier Typen können mit folgenden
MehrStreams. V by WBR1&MOU2/BFH-TI. Berner Fachhochschule Hochschule für Technik und Informatik HTI
Ein- Ausgabe Streams Unterlagen zum Modul "OOP mit Java" V 3.0 2011 by WBR1&MOU2/BFH-TI Ein- Ausgabe, Streams V3.0 2011 by WBR1&MOU2/BFH-TI Definition: Berner Fachhochschule Streams Ein Stream ist eine
MehrHelvePic32 Breadboard. Internet Data Logger
2016/04/03 21:14 1/10 HelvePic32 Breadboard Alle Beispiele, welche beim Helvepic32 angegeben sind, können unverändert natürlich auch beim HelvePic32 Breadboard verwendet werden. Daher nutzen wir die Gelegenheit,
MehrEinführung in die Programmiersprache C
Einführung in die Programmiersprache C 11 Was bisher verschwiegen wurde Alexander Sczyrba Robert Homann Georg Sauthoff Universität Bielefeld, Technische Fakultät Type qualifier Typen können mit folgenden
MehrÜbung 3: VHDL Darstellungen (Blockdiagramme)
Übung 3: VHDL Darstellungen (Blockdiagramme) Aufgabe 1 Multiplexer in VHDL. (a) Analysieren Sie den VHDL Code und zeichnen Sie den entsprechenden Schaltplan (mit Multiplexer). (b) Beschreiben Sie zwei
MehrProtected User-Level DMA in SCI Shared Memory Umgebungen
Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen
MehrAndroid-Testautomatisierung mit Robotium
Android-Testautomatisierung mit Robotium Daniel Knott XING AG @dnlkntt http://www.adventuresinqa.com Daniel Knott Manager Quality Assurance @dnlkntt daniel.knott@xing.com Daniel Knott hat einen technischen
MehrTutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrÜbung Praktische Informatik II
Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim guthier@pi4.informatik.uni-mannheim.de 22.05.09 11-1 Heutige große Übung Ankündigung
MehrDatenstrukturen, Alignment Stack Prozeduraufruf, Parameterübergabe und -rückgabe (Calling Conventions) Leaf procedures
Vorbesprechung U8 Datenstrukturen, Alignment Stack Prozeduraufruf, Parameterübergabe und -rückgabe (Calling Conventions) Leaf procedures Basistypen Alignment der Basistypen auf deren Grösse Grössen (abhängig
MehrMemory Models Frederik Zipp
Memory Models Frederik Zipp Seminar: Programmiersprachen für Parallele Programmierung (SS 2010) Fakultät für Informatik - IPD SNELTING LEHRSTUHL PROGRAMMIERPARADIGMEN 1
MehrDeckblatt. S7-Kommunikation mit S PUT und GET. FAQ November Service & Support. Answers for industry.
Deckblatt PUT und GET FAQ November 2012 Service & Support Answers for industry. Fragestellung Dieser Beitrag stammt aus dem Siemens Industry Online Support. Es gelten die dort genannten Nutzungsbedingungen
MehrBetriebssysteme I SS 2008 Hans-Georg Eßer, Hochschule München Zusammenfassung Seite 1
/home/esser/daten/dozent/hs-muenchen-2008/folien/bs-ss2008-esser-14.odp Sep 19 14:20:18 amd64 sshd[20494]: Accepted rsa for esser from ::ffff:87.234.201.207 port 61557 Sep 19 14:27:41 amd64 syslog-ng[7653]:
MehrMartin Delvai. SPEAR2: Erweiterungskonzept
Martin Delvai SPEAR2: Erweiterungskonzept 10. April 2007 Zusammenfassung Spear2 Prozessorkern kann durch verschiedene System Module, Extension Module und AMBA Module an unterschiedlichen Bedürftnisse angepasst
MehrT est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series
T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module
MehrC-PROGRAMMIERUNG - STRUKTUREN. Marcel Lebek
1 C-PROGRAMMIERUNG - STRUKTUREN Marcel Lebek EINLEITUNG Strukturen Was sind Strukturen? Syntax Verwaltung im Speicher Bitfelder Beispiel: Liste Unions Aufbau Unterschiede Wann Sinnvoll? Quellen 2/22 WAS
MehrGrundlagen der Rechnerarchitektur. Ein und Ausgabe
Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe
MehrDistributed Memory Computer (DMC)
Distributed Memory Computer (DMC) verteilter Speicher: jeder Prozessor kann nur auf seinen lokalen Speicher zugreifen Kopplung mehrerer Prozessoren über E/A-Schnittstellen und Verbindungsnetzwerk, nicht
MehrDie UART-Schnittstelle
Ein einfaches Terminal Seite 1 von 5 Die UART-Schnittstelle Bei einer seriellen Datenübertragung werden binäre Daten bitweise hintereinander über eine Leitung übertragen. Die serielle Schnittstelle eines
MehrDie serielle Schnittstelle mit den Atmega32: USART
Die serielle Schnittstelle mit den Atmega32: USART Die Schnittstelle hat die Bezeichnung USART, die für UNIVERSAL SYNCHRONOUS and ASYNCHRONOUS RECEIVER and TRANSMITTER steht. In dieser Abhandlung wird
MehrProgrammieren in C++
Programmieren in C++ SS 2016 Vorlesung 8, Dienstag 14. Juni 2016 (Templates, Templates, Templates) Prof. Dr. Hannah Bast Lehrstuhl für Algorithmen und Datenstrukturen Institut für Informatik Universität
MehrApropos Sicherheit; IOTA bietet vier verschiedene Walletarten mit verschiedenen Sicherheitsstandards an.
IOTA Wallet Du möchtest ein IOTA Wallet erstellen, weißt aber nicht wo und wie? Hier erfährst Du Schritt für Schritt wie Du bei der Erstellung Deines IOTA Wallet vorgehst und wie Du unkompliziert und schnell
MehrFoliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen
Foliensatz Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Hochgeschwindigkeitskommunikationen 13. Juli
MehrDST EINFÜHRUNG IN MRT (V2)
DST EINFÜHRUNG IN MRT (V2) Aufgabe: Reaktionstester 1. Pflichtenheft Taster an -PA0 8 LEDs an PCx LCD-Anzeige für Ergebnis Die LEDs an Port C sollten unerwartet irgendwann angehen! Jetzt wird die Zeit
MehrComputergrundlagen Moderne Rechnerarchitekturen
Computergrundlagen Moderne Rechnerarchitekturen Axel Arnold Institut für Computerphysik Universität Stuttgart Wintersemester 2010/11 Aufbau eines modernen Computers DDR3- Speicher Prozessor Prozessor PEG
MehrMikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
MehrAssembler am Beispiel der MIPS Architektur
Assembler am Beispiel der MIPS Architektur Frühere Einsatzgebiete MIPS Silicon Graphics Unix Workstations (z. B. SGI Indigo2) Silicon Graphics Unix Server (z. B. SGI Origin2000) DEC Workstations (z.b.
Mehrµversion 2 Einführung
µversion 2 Einführung V1.0 F. Wolf Graz, September 2002 Inhaltsverzeichnis 1 Keil Mikroprozessor-Entwicklungsumgebung 1 2 Menübeschreibung 1 2.1 Hauptmenü 2 2.2 Compilermenü 2 2.3 Debugermenü 2 3 Projekt
Mehr