Team. Prof. Dirk Timmermann. Siemens AG (ICN Greifswald)
|
|
- Max Lorenz
- vor 7 Jahren
- Abrufe
Transkript
1 Teilprojekt MWN (wired) Ziele und Vorgehensweise Putbus, den Dipl.-Ing. Harald Widiger Dipl.-Ing. Stephan Kubisch Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Angewandte Mikroelektronik und Datentechnik Lehrstuhl Rechner in technischen Systemen Richard Wagner Str. 31, D Rostock-Warnemünde Tel.: +49 (0) Fax: +49 (0) harald.widiger@etechnik.uni-rostock.de stephan.kubisch@etechnik.uni-rostock.de www: MD
2 Team Prof. Dirk Timmermann Dipl.-Ing. Stephan Kubisch (LFS) Dipl.-Ing. Harald Widiger (LFS) Dipl.-Inf. Daniel Duchow (Siemens) Dipl.-Ing. Ronald Hecht (Siemens) Siemens AG (ICN Greifswald) Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 2
3 Gesamtarchitektur Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 3
4 Gliederung Projektbeitrag Ziele der Projektgruppe Technischer Hintergrund der Arbeit Inhalt der Entwicklungen Hardwareentwicklung Analyse & Konzept Implementierung Verifikation Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 4
5 Ziele MWN (wired) In IP-basierten Netzen Verbesserung QoS Kostensenkung Kontrollmöglichkeiten Neue Dienste Hardwaredesign Lösungen möglichst in Hardware Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 5
6 Ist-Zustand POTS = Plain Old Telefon System MxU = Multi unit Buildung LRE(CP) = Longe Range Ethernet (over Copper) Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 6
7 Zukünftige Entwicklung Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 7
8 Gründe niedrigere Kosten durch Standards Preisgünstigere Infrastruktur Ethernet = Massenproduktion niedrige Kosten ATM = teure HW mehr Funktionalität Anbieten erweiterter Dienstleistungen höhere Wertschöpfung Video on Demand VoIP Alles was LFS-Paul übertragen soll Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 8
9 Quality of Service Neue Probleme durch Ethernet Garantierte QoS schwer einzuhalten Wegfall PPP Keine P2P-Beziehung zwischen Provider und User, aber Multicastfähigkeit Suche nach Lösungen für diese Probleme MPLS Labeling Beschleunigtes/optimiertes Routing Möglichkeiten, QoS-relevante Zusatzinformationen zu übertragen Metering & Colormarking AAA Konzepte (Authentication, Authorization, Accounting) Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 9
10 Kostenreduzierung EFM für Kostenreduzierung Verringerung der Kosten für die eingesetzte Hardware SEA (Siemens Ethernet Aggregator) Kanalbündelung DSL auf Gb-Ethernet Hauseigene Lösung kostengünstiger als von der Stange Möglichkeit der Implementierung zusätzlicher Funktionalität Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 10
11 Kontrolle Provider kontrolliert User Einfach bei einer P2P-Beziehung Schwer im Ethernet Suche nach Möglichkeiten zur Steigerung der Kontrolle MAT MAC Address Translation Aufprägen einer statischen MAC pro User/Anschluss AAA - Authentication, Authorization and Accounting Nutzung von VLANs Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 11
12 HW-Design Problem Machbarkeitsanalyse / Konzept Verhaltens- Beschreibung Implementierung Hardware- Beschreibung Verifikation Synthese Hardwaretest Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 12
13 HW-Design Konzept (z.b. MAT) From User SIPO Data[7:0] store User MAC Data[7:0] PISO To Network Port/Input/ User 0 To User MAT Modul PISO Data[7:0] Comparator MAT Translator Provider MAC translate Provider MAC FCS Data[7:0] SIPO to/from aggregator stage From Network Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 13
14 HW-Design - Analyse Realisierbarkeit in Hardware (FPGA oder ASIC)? Welche Hardware-Lösungen sind günstiger? verteilte Register, RAM-Blöcke oder externer Speicher zum Speichern der MAC-Adressen Signalführung, Signalwahl Verarbeitung auf Bit-, Byte- oder Wortebene Grad der Parallelisierung / Modularisierung Teile und herrsche! Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 14
15 HW-Design - Implementierung HDL Hardware Description Language Software = sequentiell, Hardware = parallel stellt bestimmte Konstrukte für paralleles Processing zur Verfügung nicht alle Konstrukte synthetisierbar Verhaltensbeschreibung für schnelle Simulation RTL-Beschreibung (Register Transfer Level) für Synthese Beispiel VHDL Synthese auf einer konkreten Plattform FPGA oder ASIC Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 15
16 HW-Design - FGPAs Field Programmable Gate Array Wiederbeschreibbare Chips Funktion durch Programmieren von SRAM-Zellen (re)konfigurierbar HDL-Beschreibung wird auf die Logik-Ressourcen des FPGAs abgebildet und verdrahtet Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 16
17 HW-Design - Verifikation Verifikationsplan Testcases Simulation Verhaltensmodell Synthesemodell Backannotation Test in Hardware auf FPGA Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 17
18 Vielen Danke für die Aufmerksamkeit. Gibt es Fragen? MD Harald Widiger, Stephan Kubisch LFS IuK - MWN (wired) 18
MWN Ethernet-basierte & mobile drahtlose Zugangsarchitekturen
MWN Ethernet-basierte & mobile drahtlose Zugangsarchitekturen Workshop Mobilität und Multimedia Von den Grundlagen bis zur Anwendung Natalia Ossipova Djamshid Tavangarian Universität Rostock Institut für
MehrDigital Design 5 Rechnergestützte Schaltungsentwicklung
5 Rechnergestützte Schaltungsentwicklung 5.1 Technologische Trends Richard Roth / FB Informatik und Mathematik Rechnergestützte Schaltungsentwicklung 1 Richard Roth / FB Informatik und Mathematik Rechnergestützte
Mehr10. GI/ITG/GMM MBMV 2007
Architektur einer Flexiblen, Wiederverwendbaren Testbench zur Verifikation Paketverarbeitender Hardware in SystemC Stephan Kubisch, Harald Widiger, Ronald Hecht, Dirk Timmermann, Martin Siemroth Institut
MehrFPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007
Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.
MehrProzessorarchitektur SS2017 Rahmenbedingungen zum Praktikum
Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Vater, Frank Frohberg, Max 26.04.2017 Agenda 1 Rahmenbedingungen für das Praktikum 2 Überblick Designprozess 3 Einführung in VHDL 4 Bearbeitung
MehrProf. Dr.-Ing. Peter Schulz
Wahlpflichtfächer für Antriebe und Automation Motivation: Antriebe Antriebssysteme enthalten Mess- und Regelkreise, z.b.: - Drehzahlmessung und -regelung - Positionserfassung und -regelung - Verschleißmessung
MehrIuK-Projekt am Institut für Mikroelektronik und Eingebettete Systeme. Prof. Dr.-Ing. Peter Schulz Sommersemester 2013
am Institut für Mikroelektronik und Eingebettete Systeme Sommersemester 2013 1 Das Institut imes bietet ein fortlaufendes Mechatronik-Projekt an. Der Einstieg ist semesterweise möglich. Die Laufzeit aus
MehrFPGA vs. Mikrocontroller. Agenda
FPGA vs. Mikrocontroller Name: Jan Becker Matrikelnummer: 546508 Agenda - Kurzvorstellung eines FPGAs - Komponenten eines FPGAs - Programmierung eines FPGAs - Kurzvorstellung eines Mikrocontrollers - Komponenten
MehrEHP Einführung Projekt A
Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung
MehrLehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) 1 Gliederung Hardware-Software-Co-Design: Entwurf eingebetteter Systeme Beispiele und Anwendungen: wachsende Komplexität zukünftiger elektronischer
MehrASIC Application-Specific Integrated Circuit
ASIC Application-Specific Integrated Circuit Technische Informatik Henning Rob Sonntag, 21. Januar 2018 Agenda Einführung Schaltungsentwurf Arten von ASICs 21.01.2018 ASIC - Henning Rob 2 Agenda Einführung
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 24. Februar 2011 1 / 20 Gliederung 1. Satisfiability Testing 2. FPGAs 3. Aktuelle Hardware SAT Solver
MehrSOC - System on a Chip
SOC - System on a Chip Was ist das und wofür sind sie gut? HS Düsseldorf Technische Informatik Prof. Dr.-Ing. Ulrich Schaarschmidt Maximilian Roitzheim Matrikelnummer: 639071 Wintersemester 17/18 Inhaltsverzeichnis
MehrZwischenbericht zum Projekt FPGA-Entwurfssystem
Zwischenbericht zum Projekt FPGA-Entwurfssystem Test und Integration von Synthese- und Layoutwerkzeugen für den FPGA-Entwurf Steffen, M.; Herrmann, P.; Möhrke, U.; Spruth, W.G. Universität Leipzig Augustusplatz
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing
Mehr. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP
-Berlin EMC45 732002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin Schöne neue Welt (Brave New World; Aldous Huxley) -Berlin ebusiness ecommerce emobile mcommerce edesign Bluetooth SoC GSM GPRS UMTS Time-To-Market
MehrHS Technische Informatik
Technische Universität Dresden Fakultät Informatik Institut Technische Informatik HS Technische Informatik Architektur eines dynamisch rekonfigurierbaren Rechnersystems Johannes.Goerner@mailbox.tu-dresden.de
MehrRessourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser.
Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser www.its-owl.de Ressourceneffiziente Informationsverarbeitung Anwendungsdomänen Verkehrstechnik IKT Medizintechnik
MehrFakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. Diplomverteidigung
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Diplomverteidigung Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für die
MehrArchitekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme
Farbverlauf Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Embedded Systems Christian Hochberger Professur Mikrorechner Fakultät Informatik Technische Universität Dresden Nötiges
MehrMulti-Port-Speichermanager für die Java-Plattform SHAP
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Multi-Port-Speichermanager für die Java-Plattform SHAP DASS 2008 Martin Zabel, Peter
MehrFPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
MehrEmulation und Rapid Prototyping. Hw-Sw-Co-Design
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrEmulation und Rapid Prototyping
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrVerifikation. Simulation und formale Methoden
Verifikation Simulation und formale Methoden Motivation Thema: formale (=exakte) Hardwareverifikation Ziel der formalen Hardwareverifikation automatische, zuverlässige und frühzeitige Erkennung von Entwurfsfehlern
MehrAutomatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen
Technische Universität Chemnitz Schwerpunktprogramm Rekonfigurierbare Rechensysteme Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen Professur Technische Informatik 12. Juni
MehrSession: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld.
Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-recopigs Einführung Zielsetzung
MehrPlazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare Flächen unter Berücksichtigung der Signallaufzeiten
Fakultät für Elektrotechnik Professur für Technische Informatik Helmut Schmidt Universität/ Universität der Bundeswehr Hamburg Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare
MehrSelf-aware Memory: Hardware-Prototyp eines Prozessorknotens
Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle
MehrFakultät Informatik, Institut für Angewandte Informatik, Professur Prozesskommunikation Entwicklung eines Profinet IO Testbetts
Fakultät Informatik, Institut für Angewandte Informatik, Professur Prozesskommunikation Entwicklung eines Profinet IO Testbetts Dresden, 30.04.2010 Gliederung - Was ist ein Testbett? - Was ist Profinet
MehrOptimierung auf rekonfigurierbaren Rechensystemen
Optimierung auf rekonfigurierbaren Rechensystemen Evolution in dynamisch rekonfigurierbarer Hardware Peter Bungert Hartmut Schmeck Institut für Angewandte Informatik und Formale Bescheibungsverfahren (AIFB)
MehrHW vs. SW ein erster Vergleich
HW vs. SW ein erster Vergleich 182.700 - HW/SW-Codesign Daniel Haslauer Vortrag 18.10.2016 Florian Wagner Mitschrift 1 Definition - Was ist Hard- und Software? Eine wirklich reine Hardware- und eine reine
MehrRADIUS. Moritz Blanke (KaWo1) TANAG 2017
RADIUS Moritz Blanke (KaWo1) TANAG 2017 RADIUS Weg von den Bastellösungen! Moritz Blanke (KaWo1) TANAG 2017 AAA RADIUS? Was ist das? AAA-Protokoll Authentication Authorization Accounting RADIUS? Was ist
MehrFPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.
FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic
MehrMobilkommunikationsnetze - TCP/IP (und andere)-
- TCP/IP (und andere)- Vorlesung Inhalt Überblick ISO/OSI vs. TCP/IP Schichten in TCP/IP Link Layer (Netzzugang) Network Layer (Vermittlung) Transport Layer (Transport) Application Layer (Anwendung) Page
MehrSimulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Simulative des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel
MehrConfigurable Embedded Systems
Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester
MehrDFG SPPRR 1148 Zwischenkolloquium. PolyDyn. Modellierung rekonfigurierbarer Systeme. Andreas Schallenberg Abteilung EHS, Uni Oldenburg
PolyDyn Modellierung rekonfigurierbarer Systeme Andreas Schallenberg Abteilung EHS, Uni Oldenburg DFG Zwischenkolloquium SPPRR 1148 01. und 02.06.2006 Darmstadt A. Schallenberg 1 Gliederung Die Basis:
MehrDigitales Hardwaredesign mit VHDL und FPGAs
TAE Technische Akademie Esslingen Ihr Partner für Weiterbildung In Zusammenarbeit mit dem VDE-Bezirksverein Württemberg e.v. (VDE) Maschinenbau, Fahrzeugtechnik und Tribologie Mechatronik und Automatisierungstechnik
MehrStefan Dahler. 1. Remote ISDN Einwahl. 1.1 Einleitung
1. Remote ISDN Einwahl 1.1 Einleitung Im Folgenden wird die Konfiguration einer Dialup ISDN Verbindungen beschrieben. Sie wählen sich über ISDN von einem Windows Rechner aus in das Firmennetzwerk ein und
MehrCPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017
CPU, GPU und FPGA, Bianca Forkel 21. November 2017 CPU, GPU und FPGA Inhalt CPU: Central Processing Unit GPU: Graphical Processing Unit FPGA: Field Programmable Gate Array 2 CPU Central Processing Unit
MehrInternet-Zugangsprotokolle Das Point-to-Point-Protocol (PPP) Prof. B. Plattner
Internet-Zugangsprotokolle Das Point-to-Point-Protocol (PPP) Prof. B. Plattner Point-to-Point-Protocol (PPP, RFC 1661) PPP definiert eine standardisierte Methode für den Transport von Datengrammen mehrerer
MehrFPGA-basierte Automatisierungssysteme
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung
MehrLayer 2... und Layer 3-4 Qualität
Layer 2... und Layer 3-4 Qualität traditionelles Ethernet entwickelt für den LAN Einsatz kein OAM (Operations, Administration and Maintenance) kein Performance Monitoring-Möglichkeiten keine SLA Sicherungsfähigkeiten
MehrVorteile der Catalyst 3650 und 3850 Switches für Ihr Netzwerk
Vorteile der Catalyst 3650 und 3850 Switches für Ihr Netzwerk Cisco Catalyst 3650 48 port Seite 1 Aktuelle Herausforderungen: Die Senkung des Aufwandes für den Betrieb eines Unternehmensnetzwerkes auf
MehrTest & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.!
Fakultät Informatik Institut für Technische Informatik VLSI-Entwurfssysteme, Diagnostik und Entwurf! Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Norman Seßler! Dresden, 1.7.2009! Gliederung!
MehrVerilog/VHDL. Mehdi Khayati Sarkandi Uni Siegen
Mehdi Khayati Sarkandi Uni Siegen Hardware Description Language (HDL) Werkzeug zum Entwurf komplexer digitaler Schaltungen, zur Simulation des Systemverhaltens, zur Überprüfung auf korrekte Funktionsfähigkeit
MehrSimulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur
MehrImplementierung eines universellen IPv6 Protokollstapels
Fakultät Informatik, Inst. für Technische Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung eines universellen IPv6 Protokollstapels Kolloquium zum Masterpraktikum
MehrFramework für den SoC Entwurf
INF-M2 Anwendungen 1 HAW Hamburg Department Informatik Framework für den SoC Entwurf 10.06.2008 Armin Jeyrani Mamegani Betreuer: Prof. Dr. Your B. Schwarz Name Your Title HAW Your Hamburg Organization
MehrEntwicklung eines FPGA basierten Distributed Computing System. Frank Opitz INF-M3 Seminar - Wintersemester 2010/11 26.
Entwicklung eines FPGA basierten Distributed Computing System INF-M3 Seminar - Wintersemester 2010/11 26. November 2010 Inhalt Motivation Dynamische Partielle Rekonfiguration Distributed Computing Zielsetzung
MehrPraktikum Systementwurf mit VHDL HDL Design Lab
Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit
MehrCar on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich.
CoaCh Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich Olaf Spinczyk Horst Schirmeier Jochen Streicher Michael Engel Lehrstuhl XII AG Eingebettete Systemsoftware http://ess.cs.uni-dortmund.de/de/teaching/pgs/coach/
MehrGibt es eine eigenen Didaktik für das Hauptund das Nebenfach sowie weitere Differenzierungen?
Gibt es eine eigenen Didaktik für das Hauptund das Nebenfach sowie weitere Differenzierungen? Peter Forbrig Fakultät für Informatik und Elektrotechnik Institut für Informatik Lehrstuhl für Softwaretechnik
MehrLinux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream
Massgeschneiderte Computersysteme Christoph Zimmermann Marc-André Beck Berner Fachhochschule MedOnStream 1. März 2008 Gliederung 1 GNU/Linux in eingebetteten Systemen Einsatzort Vorteile Distribution 2
MehrEntwurfsmethodik für rekonfigurierbare Mixed-Signal-ICs
Entwurfsmethodik für rekonfigurierbare Mixed-Signal-ICs Abschlußvortrag zum gleichnamigen Forschungsprojekt Prof. Dr.-Ing. T. Harriehausen 27.11.2002 E-Mail: Th.Harriehausen@FH-Wolfenbuettel.DE WWW: Public.RZ.FH-Wolfenbuettel.DE\fb\e\~harrieha\vl
MehrSPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren
Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen
MehrRechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
MehrKonzeption und prototypische Implementation der Medienintegration in ein gebäudetechnisches Automatisierungssystem
Fakultät Informatik Institut für angewandte Informatik Professur Technische Informationssysteme Konzeption und prototypische Implementation der Medienintegration in ein gebäudetechnisches Automatisierungssystem
MehrEnterprise Service Management in einer internationalen Multiprovider Umgebung
Enterprise Service Management in einer internationalen Multiprovider Umgebung Matthias Helmke KWS SAAT SE Mario Radtke, Jens Biermann mod IT Services GmbH Wiesbaden, 22.10.2018 1 Vorstellung KWS SAAT SE
MehrVortrag zum Hauptseminar Hardware/Software Co-Design
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008
MehrVerteidigung der Bachelorarbeit, Willi Mentzel
Verteidigung der Bachelorarbeit, Willi Mentzel Motivation U.S. Energy Consumption Breakdown 3x Durchschnittliche Leistungsaufnahme 114 Millionen kw Hohes Optimierungspotential 2 Ziele für Energieoptimierung
MehrEinleitung_. FPAAs Field Programmable Analog Arrays. (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik heute?
FPAAs Field Programmable Analog Arrays Ein Vortrag von Noah Smeets im Fach: Technische Informatik Montag, 29. Januar 2018 Einleitung_ (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik
MehrMemory Models Frederik Zipp
Memory Models Frederik Zipp Seminar: Programmiersprachen für Parallele Programmierung (SS 2010) Fakultät für Informatik - IPD SNELTING LEHRSTUHL PROGRAMMIERPARADIGMEN 1
MehrPartitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs
Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Embedded Computing Conference 2017 Tobias Welti, Dr. M. Rosenthal High Performance Embedded Platforms ZHAW Institute of Embedded Systems
MehrÜbung Hardwareentwurf
Übung Hardwareentwurf Übung vom. Mai 25 Stefan Reichör HWE- 25- Slides7.tex (7. Mai 25) Überblick Finite Machines Moore FSM Mealy FSM Implementierung von FSMs in VHDL Xilinx Synthesetool Xilinx LUTs Übung
MehrRadikaler Umbruch in der Fahrzeug- und Systemabsicherung. Steffen Kuhn
Radikaler Umbruch in der Fahrzeug- und Systemabsicherung Steffen Kuhn 21.04.2016 Autonomes Fahren ist das erklärte Ziel von Automobilherstellern, Zulieferern und Dienstleistern In Zukunft muss nicht nur
MehrLeistungsstarkes Softwaresystem zur Steuerung von großen drahtlosen Sensornetzwerken
Leistungsstarkes Softwaresystem zur Steuerung von großen drahtlosen Sensornetzwerken Frank Reichenbach, Jan Blumenthal, Dirk Timmermann Universität Rostock Fakultät für Informatik und Elektrotechnik Institut
MehrKonzeption und prototypische Implementierung der Medienintegration in ein gebäudetechnisches Automatisierungssystem
Fakultät Informatik Institut für angewandte Informatik Professur Technische Informationssysteme Konzeption und prototypische Implementierung der Medienintegration in ein gebäudetechnisches Automatisierungssystem
MehrEinführung. Internet vs. WWW
Einführung Bernhard Plattner 1-1 Internet vs. WWW "the Internet is the entirety of all computers which are interconnected (using various physical networking technologies) and employ the Internet protocol
Mehr2006-2007, Franz J. Hauck, Verteilte Systeme, Univ. Ulm, [2006w-MMK-A-Org.fm, 2006-10-18 08.01] http://www-vs.informatik.uni-ulm.
A Organisatorisches A.1 1 Dozent Prof. Dr.-Ing. Franz J. Hauck Institut für Verteilte Systeme (Prof. Dr. P. Schulthess) E-mail: franz.hauck@uni-ulm.de Sprechstunde: Zeiten stehen noch nicht fest, Raum
MehrEin Debugger für ASIC-Prototypen
Jürgen Haufe 1, Matthias Gulbins 1, Peter Schwarz 1, Christoph Fritsch 2, Jens Große 3 1 für 2 Bosch Telecom 3 SharcWare 1 Gliederung Motivation für Hardware-Debugging Anforderungen und Methode Architekturvarianten
MehrEntwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme
Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung
MehrMartin Stiller, Fakultät Informatik, Institut für Technische Informatik. LLVA: Eine virtuelle Befehlssatzarchitektur
Martin Stiller, Fakultät Informatik, Institut für Technische Informatik LLVA: Eine virtuelle Befehlssatzarchitektur Hauptseminar Technische Informatik, 02.05.2012 Gliederung 1 Virtual Instruction Set Computers
MehrEin Vortrag von Kamal Laghmari im Fach: Technische Informatik
Vortrag über FPAA`s Ein Vortrag von im Fach: Technische Informatik Inhalt o Einführung in FPAA`s o Funktionsweise o Architektur o Switched Capacity (SC) o Entwicklungsmethoden o Anwendungsgebiete oausblick
MehrEinfach, sicher, schnell & unkompliziert! Mieten Sie einfach Ihre komplette HotSpot-Installation
managed HotSpot-Lösungen Einfach, sicher, schnell & unkompliziert! Mieten Sie einfach Ihre komplette HotSpot-Installation menschen.computer.netzwerke Bottenbacher Str. 78 57223 Kreuztal Tel: +49.2732.55856-0
MehrSteigerung der Verfügbarkeit von Kommunikationswegen durch eine redundante externe Netzanbindung
Informatik Markus Erwig Steigerung der Verfügbarkeit von Kommunikationswegen durch eine redundante externe Netzanbindung Diplomarbeit Fachhochschule für Oekonomie & Management Essen Berufsbegleitender
MehrEvaluation of Switch-to-Switch Header Flit Protection Schemes in Networks-on-Chip
Evaluation of Switch-to-Switch Header Flit Protection Schemes in Networks-on-Chip Martin Gag, Philipp Gorski, Tim Wegner, Dirk Timmermann Universität Rostock Institut für Angewandte Mikroelektronik und
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrDas Konzept des offenen Marktplatzes
Das Konzept des offenen Marktplatzes 24.8.2009 Jeroen van de Lagemaat Geschäftsführer NDIX Inhalt NDIX: Ziel, Organisation und Effekte Breitbandplattform und Dienstleister NDIX in Deutschland 2 Was ist
MehrKonfigurationsanleitung L2TP Verbindung zwischen 2 Gateways Funkwerk / Bintec. Copyright 5. September 2008 Neo-One Stefan Dahler Version 1.
Konfigurationsanleitung L2TP Verbindung zwischen 2 Gateways Funkwerk / Bintec Copyright 5. September 2008 Neo-One Stefan Dahler Version 1.0 1. L2TP Verbindung zwischen 2 Gateways 1.1 Einleitung Im Folgenden
MehrLEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610
LEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610 Dominik Weinrich dominik.weinrich@tu-dresden.de Dresden, 30.11.2017 Gliederung Motivation Aufbau und Hardware
MehrOpenCL. OpenCL. Boris Totev, Cornelius Knap
OpenCL OpenCL 1 OpenCL Gliederung Entstehungsgeschichte von OpenCL Was, warum und überhaupt wieso OpenCL CUDA, OpenGL und OpenCL GPUs OpenCL Objekte Work-Units OpenCL Adressbereiche OpenCL API Codebeispiel
MehrLinux for Beginners 2005
Linux for Beginners 2005 Mit Linux ins Netz Modem-, ISDN-, DSL-Konfiguration Martin Heinrich obrien@lusc.de Agenda Technik Konfiguration Test Fehlersuche Sicherheit Router 2 Verschiedene Techniken POTS
MehrZeon PDF Driver Trial
FPGA Praktikum WS2000/2001 1.Woche: Organisation Synthetisierbares VHDL 1. Organisation des Praktikums Das Praktikum Zuordnung: 4 SWS PT3 (P5, P6) Treffen: Mittwochs, 14:00 c.t. Raum 308 Georg-Voigt-Straße
MehrVorstellung der Fachgebiete
Fakultät Informatik, Institut für Technische Informatik, Professur Rechnerarchitektur Vorstellung der Fachgebiete Institut für Technische Informatik Zellescher Weg 12 Nöthnitzer Straße 46 Willers-Bau A
MehrHardware Programmierbare Logik
Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23
Mehr2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16
2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis
MehrVLAN. Virtuelle Netzwerke Frank Muchowski
4.3.2016 VLAN Virtuelle Netzwerke Frank Muchowski Inhalt VLANs -virtuelle Netzwerke... 2 VLAN-Kennung, Tags... 2 Trunks... 2 Verkehr zwischen VLANs... 3 VLAN-Transport, Trunk zum Router... 4 Vorteile der
MehrDigitales Hardwaredesign mit VHDL und FPGAs
TAE Technische Akademie Esslingen Ihr Partner für Weiterbildung seit 60 Jahren! In Zusammenarbeit mit dem VDE-Bezirksverein Württemberg e.v. (VDE) Maschinenbau, Produktion und Fahrzeugtechnik Tribologie
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 9. Vorlesung Klaus Kasper Inhalt Realisierung digitaler Systeme Nutzung isplever Automaten Moore-Automat Mealy-Automat Beispiel Übung Massenspeicher Digitaltechnik 2 2 Realisierung
MehrDie Sandy-Bridge Architektur
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Die Sandy-Bridge Architektur René Arnold Dresden, 12. Juli 2011 0. Gliederung 1.
MehrParallele Rechnerarchitekturen
Bachelor Parallele en Informatik 3 ( ) Prof. Dietmar Fey Ziel des s Paralleles Rechnen Keine akademische Nische mehr Vielmehr Allgemeingut für den Beruf des Informatikers Bedingt durch Multikern- (und
MehrNGN und Mikro-Killerapplikationen
NGN und Mikro-Killerapplikationen VO.IP Germany Frankfurt am Main 30. Oktober 2007 Prof. Dr.-Ing. Ulrich Trick Fachhochschule Frankfurt am Main University of Applied Sciences Forschungsgruppe und Labor
MehrAW1 - Vortrag. Andre Jestel. Automatisierte Hardware- Software Partitionierung. Betreuer: Prof. Dr.-Ing. Bernd Schwarz
AW1 - Vortrag Automatisierte Hardware- Software Partitionierung Andre Jestel Betreuer: Prof. Dr.-Ing. Bernd Schwarz Inhaltsverzeichnis 1. Einleitung 2. Hardware-Software Vergleichsbeispiel i. Softwarerealisierung
MehrHigh Performance Embedded Processors
High Performance Embedded Processors Matthias Schwarz Hardware-Software-Co-Design Universität Erlangen-Nürnberg martin.rustler@e-technik.stud.uni-erlangen.de matthias.schwarz@e-technik.stud.uni-erlangen.de
MehrVertiefungsrichtung Rechnerarchitektur
srichtung () ( für ) Prof. Dietmar Fey Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren Modellierung und Entwurf von Rechnern und Prozessoren ()
MehrSPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen
SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen Prof. Dr.-Ing. J. Teich C. Grabbe, Ch. Haubelt, D. Koch Hardware-Software-Co-Design Universität
MehrSuper rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun?
Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun? Marius Mertens 20.02.2015 Super rechnen ohne Superrechner? Warum? Algorithmik und Parallelisierung Wie? Alternative Architekturen
Mehr