Virtueller Speicher und Cache. VL5 GRT, SS 2004, Kneisel

Save this PDF as:
Größe: px
Ab Seite anzeigen:

Download "Virtueller Speicher und Cache. VL5 GRT, SS 2004, Kneisel"

Transkript

1 Virtueller Speicher und Cache VL5 GRT, SS 2004, Kneisel

2 Speicherhierarchie Übersicht! Ausgangsproblem, Motivation! Virtueller Speicher " Paging, Adressübersetzung, Pufferung " Segmentierung Abgrenzung zum Paging! Cache-Speicher " Cache-Arten " Prozessorcaches! Organisation,! Aktualisierung, Alterung! Zusammenschau GRT SS2004, VL5, Kneisel 2

3 Einführung Speicherhierarchie = Abgestuftes System verschiedener Speicher für optimale Rechnerleistung.! Warum? Antwort auf das Grundproblem: "Immer zuwenig Speicher. Und immer zu langsam. "Dieses Problem taucht auf verschiedenen Ebenen im Rechner auf. Techniken zur Abhilfe sind u.a. Virtueller Speicher, Cache. GRT SS2004, VL5, Kneisel 3

4 Virtueller Speicher - Motivation! Früher waren Programme häufig zu groß für den Arbeitsspeicher.! > Aufteilung in Overlays (Überlagerungen), die bei Befarf vom Massenspeicher nachgeladen werden. " kontrolliert vom Programmierer > hoher Aufwand in jedem Anwendungsprogramm.! Auch bei DOS lange benutzt.! Verlagerung der Überlagerungsverwaltung ins Betriebssystem - Virtual Memory " Vorschlag erstmals durch Wilkes, Manchester, 1961 " Erste kommerzielle Implementierung IBM S/370, 1970 GRT SS2004, VL5, Kneisel 4

5 Virtueller Speicher - Prinzip! Trennung von Adressraum und physikalischer Speicherstelle logischer Virtuelle = Logische Adresse - Reale Adresse engl. Virtual Address Real Address - physischer Speicherort! Abbildung über Tabellen, wird automatisch vom Betriebssystem bewerkstelligt.! Hardwareunterstützung durch Memory Management Unit (MMU). GRT SS2004, VL5, Kneisel 5

6 Virtueller Speicher - Begriffe! Paging = Abbildung zwischen logischer Adresse und physischer Speicherstelle! Page Table (Seitentabelle) = Tabelle, die diese Abbildung speichert.! Page (Seite) = Logischer Speicherblock fester Größe, Grundeinheit der Verwaltung des Virtuellen Speichers.! Typisch 4kB, auch 4MB.! Page Frame (Seitenrahmen) = Physischer Speicherbereich, der eine Seite aufnimmt, Größe = Seitengröße.! Page Hit Seite ist im Hauptspeicher vorhanden.! Page Miss (Seitenfehler) Seite ist nur im Massenspeicher vorhanden, Nachladen in den Hauptspeicher nötig.! Working Set (Arbeitsmenge) = Menge der Seiten, mit denen ein Programm arbeitet. GRT SS2004, VL5, Kneisel 6

7 Virtueller Speicher - Beispiel! 16-Bit-Adressraum " 64kB adressierbarer Speicher.! Hauptspeicher nur 8kB.! Seitengröße 4kB! Logische Adresse aufgeteilt in " 12 Bit Offset in der Seite " 4 Bit Seitenindex. 64k 60k 56k 16k 12k 8k 4k 4k HS = Hauptspeicher, 0 0 MS = Massenspeicher, Festplatte Logischer Adressraum Hauptspeicher VL5-1 Nur bei Virtuellem Speicher Massenspeicher Ausgelagerte HS-Seiten (14) 8k GRT SS2004, VL5, Kneisel 7

8 Virtueller Speicher - Beispiel! Base Page 0-8k im HS! Zugriff auf Adresse 12k = 0x2FFF! Ohne Virtuellen Speicher: Programmabbruch.! Mit virtuellem Speicher: " Alte Seite FFF wird von HS nach MS gespeichert. " Neue Seite FFF wird im MS gesucht und " In den HS geladen " Seitentabelle wird aktualisiert. " Programm wird fortgesetzt. 64k 60k 56k 16k 12k 8k 4k 0 Logischer Adressraum VL5-2 HS = Hauptspeicher, MS = Massenspeicher, Festplatte Massenspeicher 0-FFF Ausgelagerte HS-Seiten (14) 4k 0 Hauptspeicher GRT SS2004, VL5, Kneisel 8 8k

9 Virtueller Speicher - Seitentabelle! Seitentabelle mit 16 Einträgen " Nummer der Seite als Index " 1Bit Seitenrahmennummer " 1 Present Bit Seite im HS vorhanden X Seite Present, Seitenrahmen Bei Seitenfehler wird Betriebssystem aktiv. 64k 60k 56k 16k 12k 8k 4k 0 Logischer Adressraum VL5-3 Massenspeicher 0-FFF Ausgelagerte HS-Seiten (14) 8k 4k 0 Hauptspeicher GRT SS2004, VL5, Kneisel 9

10 Virtueller Speicher Eigenschaften! Seitenfehler (Present-Bit =0) löst Trap aus. Betriebssystem lädt Seite nach.! Paging ist transparent = Das Anwendungsprogramm merkt nichts davon.! Zeitersparnis, wenn jede Seite nur bei Bedarf geladen wird ( Demand Paging ) " Am Anfang kann der HS leer sein.! Seitentabelle enthält auch Verwaltungsinformationen: " Seite nur lesbar, " Seite verändert ( dirty ) > muß bei Auswechslung in den Speicher geschrieben werden. " Priviliegienbits wer darf die Seite beschreiben GRT SS2004, VL5, Kneisel 10

11 Virtueller Speicher Probleme! Wenn eine neue Seite geladen wird, muß eine alte ausgelagert werden.! Typischerweise die älteste ( least recently used, LRU- Algorithmus)! Bei Arbeitsmenge größer als der Hauptspeicher, die zyklisch benutzt wird, versagt der Ersetzungsalgorithmus.! Leistung sinkt dramatisch bis zum Stillstand (z.b.win3.1)! Sogenanntes Thrashing ( hin und her zappeln, schütteln, prügeln ) GRT SS2004, VL5, Kneisel 11

12 Paging Beispiel Pentium! Schema nach IBM S/370! 32-Bit logische, lineare Adresse " 10 Bit adressieren Eintrag im Page Table Directory " 10 Bit adressieren Eintrag in der Page Table " 12 Bit adressieren Offset in der Page " Bild VL5-4! Seitentabelle mit 1k Einträgen von je 4Byte.! Einträge in der Seitentabelle enthalten Rahmennummer, Verwaltungsinformationen. GRT SS2004, VL5, Kneisel 12

13 Paging Beispiel Pentium Bild VL5-4 GRT SS2004, VL5, Kneisel 13

14 Paging Beispiel Pentium (Fs.)! Warum zweistufige Abbildung?! Zur Beschleunigung der Übersetzung existiert ein Translation Lookaside Buffer (TLB) "Zwischenspeicher für die letzten Übersetzungen > spart Zeit. "Assoziativspeicher (inhaltsadressiert) GRT SS2004, VL5, Kneisel 14

15 Segmentierung! Technik zur Bereitstellung mehrerer Adressräume nicht verwechseln mit Virtuellem Speicher. " Verschiedene Adressräume erleichtern Verwaltung verschiedener Datenstrukturen.! Eigenschaften: " Lineare Adresse wird aus Segment und Offset gebildet: Lineare Adresse = (Segment SHL 16)+ Offset ( bei Intel) " Segmente können verschieden groß sein. " Segmentierung nicht transparent für den Programmierer. " Implementierung durch! Swapping Auslagerung ganzer Segmente auf Massenspeicher.! Paging Zusammensetzung aus Seiten, Auslagerung von Seiten, " d.h. Kombination mit Virtuellem Speicher möglich. Bild VL5-5 GRT SS2004, VL5, Kneisel 15

16 Bild VL5-5 Kombination von segmentiertem und Virtuellem Speicher Quelle: IBM S/390 POP, 1996 GRT SS2004, VL5, Kneisel 16

17 Cache - Motivation! Lokalitätsprinzip = Programme greifen häufig auf nahe beieinanderliegende Daten zu. " Beispiele: Programmcode, Datenströme, Datenbanken, Algebraische Berechnungen.! Blockzugriffe auf Speicher sind günstiger.! Z.B. PCI-Burst Lesen Schreiben ! Folge: " Nicht alle Daten müssen ständig vorgehalten werden. " Kleiner, schneller Speicher enthält aktuelle Daten. " Bei Bedarf Nachladen durch Sammelzugriffe auf den größeren, langsameren Speicher. GRT SS2004, VL5, Kneisel 17

18 Cache - Definition! Kleiner, schneller Zwischenspeicher, der gerade benötigten Teil von Daten vorhält.! An vielen Stellen eingesetzt: " Prozessorcache " Dateisystemcache " Browser-Seiten-Cache! versteckt die (frz. cacher, verstecken ) Langsamkeit des hinterliegenden Speichers. GRT SS2004, VL5, Kneisel 18

19 Cache - Prinzipschaltung! Cache-Steuerung entscheidet, woher die Daten genommen werden. CPU Cache Hauptspeicher Cachecontroller Bild VL5-6 GRT SS2004, VL5, Kneisel 19

20 Cache - Begriffe! Cache-Hit (Cachetreffer) = Daten sind im Cache vorhanden.! Cache-Miss (Cache-Fehlschlag) = Daten sind nicht im Cache vorhanden.! Hitrate = Durchschnittshäufigkeit eines Cachetreffers! Hitrate = Anzahl Treffer / Anzahl Speicherzugriffe! Cacheable Area = Adressraum, der vom Cache abgedeckt wird.! Cache-Line (Cachezeile) = Organisationseinheit im Cache. " stets mehrere Worte gespeichert, z.b. heute typisch 256 Bit. GRT SS2004, VL5, Kneisel 20

21 Cache - Kriterien! Größe! Platz in der Speicherhierarchie L1, L2..! Verhalten " Write-Through, Write-Back " Write (Miss) Allocation, direktes Schreiben! Aufteilung " Gemeinsam, getrennt für Daten und Code! Organisation " Direkt abgebildet, n-fach oder voll assoziativ GRT SS2004, VL5, Kneisel 21

22 Cache Hierarchie und Größe! Cache-Prinzip kann mehrfach angewandt werden. " Großer Cache braucht Platz > weiter vom Prozessor entfernt > Zugriff langsamer. " Abhilfe: kleinerer Cache direkt neben der Fetch-Einheit auf dem Prozessor > L1-Cache! Einteilung in Cache-Ebenen ( Level )! L1= Level1 typisch 8kB..64kB(Thunderbird)! L2 typisch 256kB...1MB! L3 z.t. bei Großrechnern IBM z-series! Cache-Größe über 1MB bringt wenig Erhöhung der Trefferrate, typisch Hitrate(1MB) > 90% GRT SS2004, VL5, Kneisel 22

23 Cache - Verhalten! Zwei unterschiedliche Arten beim Schreiben: " Write-Through (Durchschreiben) = Daten werden direkt in den Hauptspeicher geschrieben! Cache wird nur beim Lesen benutzt.! Einfache Implementierung, aber höhere Buslast, Verbesserung durch Puffern ( Buffered Write-Through, i486) " Write-Back (Zurückschreiben) = Daten werden im Cache geändert.! Zeile wird als geändert ( dirty ) markiert. (heute üblich)! Write Allocation = Bei Schreibfehlschlag werden die Daten in den Cache geladen und dort aktualisiert. " Gegenteil:Nur in den Hauptspeicher schreiben. Bei Read-Miss allgemein Read-Through = Daten in Cache und Hauptspeicher werden auf einmal aktualisiert. GRT SS2004, VL5, Kneisel 23

24 Cache - Aufteilung! Zwei Möglichkeiten: "Gemeinsamer ( unified ) Cache für Daten und Instruktionen. "Getrennter ( split Cache ) Cache für Daten und Instruktionen.! Häufig bei superskalaren oder RISC-Prozessoren, um Pipeline-Konflikte zu vermeiden.! Gekoppelt mit Harvard-Architektur. GRT SS2004, VL5, Kneisel 24

25 Cache - Organisation! Direkt abgebildet ( direct mapped ) = Zeilennummer der Cachezeile entspricht direkt dem Adressoffset der Speicherstelle im Hauptspeicher. " Speicherstelle im Hauptspeicher kann nur in genau eine Cache-Zeile geladen werden.! Vollassoziativ = Kein Bezug zwischen Cache-Zeilennummer und Adressoffset der Speicherstelle im Hauptspeicher. " Speicherstelle im Hauptspeicher kann in jede Cachezeile geladen werden. " Cache enthält Hauptspeicheradresse als zusätzlichen Teil der Cachezeile. " Cache-Zeile wird über den Inhalt adressiert > assoziativ.! N-fach assoziativ = Mischform, Hauptspeicherstelle kann in N Cachezeilen geladen werden. GRT SS2004, VL5, Kneisel 25

26 Direct-mapped Cache! Cachezeile entspricht direkt dem Adressoffset im Hauptspeicher (niedrigstwertige Bits der HS- Adresse)! Cache paßt m-mal in den Hauptspeicher (bzw. Cacheable Area) " m = HS-Größe / Cachegröße! Um den gesamten HS puffern zu können, muß der Cachezeile ein Merker t ( Tag ) mitgegeben werden, aus welchem Teil des HS die gepufferte Zeile stammt. 0 <= t <= m-1 GRT SS2004, VL5, Kneisel 26

27 VL5-7: Direktabgebildeter Cache Adresse vom Prozessor Hauptspeicher, 16MB Rest Tag Offset 64kB 14 Bit Direkte Adressierung D0 0F D0 0Fh Tag FFh Zeile 01h FFh Tag CA FE BA BEh D0 0F D0 0Fh Datenbereich, 64kB Cache CA FE BA BEh 64kB 64kB Adr. FF0004h Adr. 01FFF8h Tag 01h Tag 00h GRT SS2004, VL5, Kneisel 27

28 Direktabgebildeter Cache, Beispiel 1.Cachecontroller empfängt Adresse vom Prozessor. 2. Direkte Adressierung über Zeile = 0001h 3. Vergleich des Tags der Cachezeile mit dem der angeforderten Adresse. FF=FF > Hit! 00FF0004h Rest Tag Offset Zeile 01h FFh Tag 14 Bit 0 CA FE BA BEh D0 0F D0 0Fh Datenbereich, 64kB Cache Hauptspeicher, 16MB 64kB D0 0F D0 0Fh CA FE BA BEh 64kB 64kB Tag FFh Adr. FF0004h Adr. 01FFF8h Tag 01h Tag 00h GRT SS2004, VL5, Kneisel 28

29 VL5-8: Vollassoziativer Cache Adresse vom Prozessor Hauptspeicher, 16MB Rest Tag BE 22 Bit D0 0F D0 0Fh Paralleler Inhaltsvergleich mit allen Einträgen Adr. FF0004h = Tag 3FC001h 007FFEh 3FC001h CA FE BA BEh D0 0F D0 0Fh CA FE BA BEh Adr. 01FFF8h = Tag 007FFEh Tag, 256 Einträge Datenbereich, 1kB Cache GRT SS2004, VL5, Kneisel 29

30 VL5-9: 2-fach assoziativer Cache Adresse vom Prozessor Rest Tag Offset h 1FFh 13 Bit Direkte Adressierung, dann Vergleich mit beiden Tags (Lesen) bzw. Auswahl eines Eintrags (Schreiben) 0 CA FE BA BEh D0 0F D0 0Fh D0 0F D0 0Fh Hauptspeicher, 16MB 32kB D0 0F D0 0Fh CA FE BA BEh 32kB Tag 1FFh Adr. FF8004h Adr. 01FFF8h Tag 01h Zeile Tag Datenbereich, 2x32kB Cache 32kB Tag 00h GRT SS2004, VL5, Kneisel 30

31 Cache Organisation, Vergleich! Direkt abgebildeter Cache " Unaufwendig zu implementieren.! Kleinere RAM-Speicher " Thrashing kann auftreten, wenn zwei HS-Adressen gepuffert werden, die um die Cachegröße auseinanderliegen.! Vollassoziativer Cache " Aufwendige Implementierung! Großes Tag-RAM. Für jede Zeile ein Komparator nötig zum assoziativen Vergleich! " Immun gegen Thrashing! Simulationen zeigen, daß 2- bis 4-fach assoziative Cachespeicher optimale Ergebnisse bringen. GRT SS2004, VL5, Kneisel 31

32 Cache - Verschiedenes! Kohärenzsicherung "Wichtig in Multiprozessorsystemen " Snooping -Protokolle "MESI-Protokoll (Modified, Exclusive, Shared, Invalid)! Non-Cacheable Bereiche: "Z.B. Grafikspeicher, Speicher für Interprozesskommunikation GRT SS2004, VL5, Kneisel 32

33 Cache - Aufgaben! Welche Rolle spielt die Zeilengröße für die Cachewirkung? Beim D- Cache, beim I-Cache?! Gegeben: " System1: Cache mit Hitrate=0,95. Cache-Zugriff dauert 1 Prozessortakt. Hauptspeicherzugriff dauert 3 Prozessortakte. " System2: Gesamter Hauptspeicher mit nur 1 Takt Zugriffszeit. " Welches Verhältnis der Leistungen?! Prozessor mit 50 MIPS, Befehlslänge 4Byte. Hauptspeicher 128MB, Cacheable Area = 64 MB. 1MB-L2-Cache, direkt abgebildet, mit 8 Byte Zeilenlänge. Speicherschnittstelle entspricht Cachebreite. " Wie breit (in Bits) und wie groß ist das Tag-RAM? " Wie hoch ist die Speicherbandbreite? GRT SS2004, VL5, Kneisel 33

34 Speicherhierarchie! Cache und Virtueller Speicher sind beide Lösungen für das Speicherproblem, nur auf verschiedenen Ebenen.! Speicher verschiedener Größe und Geschwindigkeit bilden eine Hierarchie: " Register " Cache, L1, L2.. " Hauptspeicher " Massenspeicher Festplatte " Sicherungsspeicher CR-ROM, Bandlaufwerk... GRT SS2004, VL5, Kneisel 34

RO-Tutorien 15 und 16

RO-Tutorien 15 und 16 Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Teil 2: Speicherstrukturen

Teil 2: Speicherstrukturen Inhalt Teil 2: Speicherstrukturen Hauptspeicher Cache Assoziativspeicher Speicherverwaltungseinheit ( Memory Management Unit ) 1 Virtueller Speicher Trennung von virtuellem Adreßraum (mit virtuellen Adressen)

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Betriebssysteme BS-S SS Hans-Georg Eßer. Foliensatz S: Speicherverwaltung. Dipl.-Math., Dipl.-Inform. v1.0, 2015/04/14

Betriebssysteme BS-S SS Hans-Georg Eßer. Foliensatz S: Speicherverwaltung. Dipl.-Math., Dipl.-Inform. v1.0, 2015/04/14 BS-S Betriebssysteme SS 2015 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz S: Speicherverwaltung v1.0, 2015/04/14 Betriebssysteme, SS 2015 Hans-Georg Eßer Folie S-1 Übersicht: BS Praxis und BS

Mehr

Cache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach

Cache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach Cache-Speicher Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Cache-Speicher Warum Cache-Speicher? Cache-Strukturen Aufbau und Organisation von Caches Cache-Architekturen Cache-Strategien

Mehr

Virtueller Speicher und Memory Management

Virtueller Speicher und Memory Management Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write

Mehr

Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)

Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme

Mehr

Paging. Einfaches Paging. Paging mit virtuellem Speicher

Paging. Einfaches Paging. Paging mit virtuellem Speicher Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz

Mehr

Technische Informatik 1 - HS 2017

Technische Informatik 1 - HS 2017 Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2017 Übung 11 Datum: 21. 22. 12. 2017 Virtueller Speicher 1 Performanz Gehen Sie von einem virtuellen

Mehr

Technische Realisierung (1)

Technische Realisierung (1) Technische Realisierung () Einfachstes Modell: Prozess (Daten+Code) befindet sich im Hintergrundspeicher Bei teilweise eingelagerten Prozessen: Zusätzlich Teile im Hauptspeicher Logische Adressen überdecken

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 10 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.

Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset. Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur

Mehr

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus 4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts

Mehr

Zwei Möglichkeiten die TLB zu aktualisieren

Zwei Möglichkeiten die TLB zu aktualisieren Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt

Mehr

Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben

Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Themen heute Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Besprechung des 9. Übungsblattes Aufgabe 2 Ist in einer Aufgabe wie hier keine explizite Wortbreite angegeben, nicht

Mehr

Cache Blöcke und Offsets

Cache Blöcke und Offsets Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich

Mehr

Speicherverwaltung. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach

Speicherverwaltung. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach Speicherverwaltung Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Speicherverwaltung Virtueller Speicher Memory Management Unit Segmentierung Paging Kombination Segmentierung/ Paging

Mehr

Linux Paging, Caching und Swapping

Linux Paging, Caching und Swapping Linux Paging, Caching und Swapping Inhalte Paging Das Virtuelle Speichermodell Die Page Table im Detail Page Allocation und Page Deallocation Memory Mapping & Demand Paging Caching Die verschiedenen Caches

Mehr

Wie groß ist die Page Table?

Wie groß ist die Page Table? Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten

Mehr

Aufgabe 4 : Virtueller Speicher

Aufgabe 4 : Virtueller Speicher Sommer 216 Technische Informatik I Lösungsvorschlag Seite 16 Aufgabe 4 : Virtueller Speicher (maximal 27 Punkte) 4.1: Generelle Funktionsweise (maximal 5 Punkte) (a) (1 Punkt) Nennen Sie zwei Gründe, weshalb

Mehr

Übung Praktische Informatik II

Übung Praktische Informatik II Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim guthier@pi4.informatik.uni-mannheim.de 22.05.09 11-1 Heutige große Übung Ankündigung

Mehr

Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging

Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher

Mehr

Rechnergrundlagen SS Vorlesung

Rechnergrundlagen SS Vorlesung Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen

Mehr

Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).

Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle

Mehr

RO-Tutorien 17 und 18

RO-Tutorien 17 und 18 RO-Tutorien 17 und 18 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery TUTORIENWOCHE 12 AM 19.07.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der

Mehr

Betriebssysteme. Speicherverwaltung - Grundlegende Konzepte. Sommersemester 2014 Prof. Dr. Peter Mandl. Prof. Dr. Peter Mandl Seite 1.

Betriebssysteme. Speicherverwaltung - Grundlegende Konzepte. Sommersemester 2014 Prof. Dr. Peter Mandl. Prof. Dr. Peter Mandl Seite 1. Speicherverwaltung - Grundlegende Konzepte Sommersemester 2014 Prof. Dr. Peter Mandl Prof. Dr. Peter Mandl Seite 1 Gesamtüberblick 1. Einführung in 2. Betriebssystemarchitekturen und Betriebsarten 3. Interruptverarbeitung

Mehr

Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur

Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem

Mehr

Cache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22

Cache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22 Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.

Mehr

, 2014W Übungsgruppen: Mo., Mi.,

, 2014W Übungsgruppen: Mo., Mi., VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2014W Übungsgruppen: Mo., 12.01. Mi., 14.01.2015 Aufgabe 1: Cache-Adressierung Ein Prozessor mit einer Adresslänge von 20 Bit

Mehr

Technische Informatik 1 - Übung & 22. Dezember Philipp Miedl

Technische Informatik 1 - Übung & 22. Dezember Philipp Miedl Technische Informatik 1 - Übung 11 21. & 22. Dezember 2017 Philipp Miedl Philipp Miedl 21.12.2017 22.12.2017 1 Motivation Aufteilen des Hauptspeichers auf mehrere Prozesse Philipp Miedl 21.12.2017 22.12.2017

Mehr

Virtueller Speicher WS 2011/2012. M. Esponda-Argüero

Virtueller Speicher WS 2011/2012. M. Esponda-Argüero Virtueller Speicher WS / Virtuelle Speicher Bis jetzt sind wir davon ausgegangen, dass Prozesse komplett im Hauptspeicher gelagert werden. Speicherreferenzen sind nur logische Adressen, die dynamisch in

Mehr

Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert

Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert 1.: Speicherung und Adressierung von Daten Bei der Speicheradressierung

Mehr

5.5 Virtueller Speicher

5.5 Virtueller Speicher 5.5 Virtueller Speicher Wenn der reale Speicher sogar für einzelne Prozesse zu klein ist : Virtueller Speicher (virtual memory), ist beliebig groß, nimmt alle Prozesse auf, ist in gleichgroße Teile Seiten

Mehr

Grundlagen der Rechnerarchitektur. Speicher

Grundlagen der Rechnerarchitektur. Speicher Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie

Mehr

Betriebssysteme Sommersemester Betriebssysteme. 5. Kapitel. Adressumsetzung. Dr. Peter Tröger / Prof. M. Werner. Professur Betriebssysteme

Betriebssysteme Sommersemester Betriebssysteme. 5. Kapitel. Adressumsetzung. Dr. Peter Tröger / Prof. M. Werner. Professur Betriebssysteme Betriebssysteme Sommersemester 2017 Betriebssysteme 5. Kapitel Adressumsetzung Dr. Peter Tröger / Prof. M. Werner Professur Betriebssysteme 5.1 Speicher schneller, teurer, kleiner Betriebssysteme Adressumsetzung

Mehr

Wunschvorstellung der Entwickler vom Speicher

Wunschvorstellung der Entwickler vom Speicher Wunschvorstellung der Entwickler vom Speicher Unendlich groß Unendlich schnell Nicht flüchtig billig Obwohl sich der verfügbare Speicher laufend erhöht, wird immer mehr Speicher benötigt, als verfügbar

Mehr

Einführung in die technische Informatik

Einführung in die technische Informatik Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen

Mehr

Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler

Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler 1 Überlegungen Wenn wir einige Seiten eines Programms in den Speicher laden, brauchen wir eine Strategie, welche Seiten als nächstes geladen werden

Mehr

Grob-Struktur des Prozessor-Speichersystems

Grob-Struktur des Prozessor-Speichersystems 2.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104) 22.4.-27.5.2013, Folie 52 2.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle

Mehr

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 21.12.2016 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen

Mehr

(Cache-Schreibstrategien)

(Cache-Schreibstrategien) Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. 2. Nennen Sie zwei rotierende magnetische digitale Datenspeicher. 3. Nennen Sie zwei

Mehr

In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher

In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher

Mehr

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10 Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10 Dominik Schoenwetter Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität

Mehr

Konzepte von Betriebssystemkomponenten Referat am Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner

Konzepte von Betriebssystemkomponenten Referat am Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner Konzepte von Betriebssystemkomponenten Referat am 24.11.2003 Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner Gliederung Adressräume Page Faults Demand Paging Copy

Mehr

Technische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de

Technische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Technische Informatik II Wintersemester 2002/03 Sommersemester 2001 Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Speicher ist eine wichtige Ressource, die sorgfältig verwaltet werden muss. In der Vorlesung

Mehr

Leichtgewichtsprozesse

Leichtgewichtsprozesse Leichtgewichtsprozesse häufiger Prozeßwechsel stellt in einem Betriebssystem eine hohe Belastung dar; auch erfordert die Generierung eines neuen Prozesses viele System-Resourcen in vielen Anwendungen werden

Mehr

Leichtgewichtsprozesse

Leichtgewichtsprozesse Leichtgewichtsprozesse häufiger Prozeßwechsel stellt in einem Betriebssystem eine hohe Belastung dar; auch erfordert die Generierung eines neuen Prozesses viele System-Resourcen in vielen Anwendungen werden

Mehr

Abbilden von virtuellen auf physikalische Adressen

Abbilden von virtuellen auf physikalische Adressen Abbilden von virtuellen auf physikalische Adressen Virtuelle Adresse 31 30 29 28 27... 15 14 13 12 11 10 9 8... 3 2 1 0 Virtuelle Seitennummer Seiten Offset Translation Physikalische Adresse 29 28 27...

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie

Mehr

Speicherverwaltung (Swapping und Paging)

Speicherverwaltung (Swapping und Paging) Speicherverwaltung (Swapping und Paging) Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente 750k 0 Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente

Mehr

, 2015W Übungsgruppen: Mo., Mi.,

, 2015W Übungsgruppen: Mo., Mi., VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2015W Übungsgruppen: Mo., 11.01. Mi., 13.01.2016 Aufgabe 1: Cache-Adressierung Ihr Cachingsystem soll 32 GiB an Speicher auf

Mehr

7. Speicherverwaltung

7. Speicherverwaltung 7. Speicherverwaltung Ziele Zuteilung des Arbeitsspeicher Abbildung der symbolischen Adresse auf die physikalische Adresse Adress-Transformation Symbolische Adresse verschiebbare Adresse physikalische

Mehr

11. Caches Pufferspeicher

11. Caches Pufferspeicher Lesepuffer um vorauszulesen: - erste Leseoperation hat lange Latenzzeit, - Folgedaten vorsorglich schon gelesen, - "prefetch buffer". 11. s 11.1 Pufferspeicher Schreibpuffer um ein Blockieren des schreibenden

Mehr

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 29.1.214 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten

Mehr

Linker: Adreßräume verknüpfen. Informationen über einen Prozeß. Prozeß-Erzeugung: Verwandtschaft

Linker: Adreßräume verknüpfen. Informationen über einen Prozeß. Prozeß-Erzeugung: Verwandtschaft Prozeß: drei häufigste Zustände Prozeß: anatomische Betrachtung jeder Prozeß verfügt über seinen eigenen Adreßraum Sourcecode enthält Anweisungen und Variablen Compiler überträgt in Assembler bzw. Binärcode

Mehr

Lösungsvorschlag zur 5. Übung

Lösungsvorschlag zur 5. Übung Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 5. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche Aussagen über Caches sind

Mehr

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock

Mehr

Rechnernetze und Organisation

Rechnernetze und Organisation Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer

Mehr

Lösung von Übungsblatt 2

Lösung von Übungsblatt 2 Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende

Mehr

Speicher- und Cacheverwaltung unter Linux. Ralf Petring & Guido Schaumann

Speicher- und Cacheverwaltung unter Linux. Ralf Petring & Guido Schaumann Speicher- und Cacheverwaltung unter Linux Ralf Petring & Guido Schaumann Übersicht Virtueller Adressraum Virtuelle Speicheraufteilung Reale Speicheraufteilung Speicherverwaltung Speicherzugriff Auslagerungsstrategien

Mehr

Lösung von Übungsblatt 2

Lösung von Übungsblatt 2 Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende

Mehr

(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl

(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112

Mehr

Multi-Tasking MMU. Dr.-Ing. Volkmar Sieh. Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008

Multi-Tasking MMU. Dr.-Ing. Volkmar Sieh. Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Multi-Tasking MMU Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Multi-Tasking MMU 1/17 2008-04-03 Multi-Tasking Prozess im

Mehr

Memory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at

Memory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at Memory Management Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at 1 Speicherverwaltung Effektive Aufteilung und Verwaltung des Arbeitsspeichers für BS und Programme Anforderungen

Mehr

Speicherarchitektur (23) Suchen einer Seite:

Speicherarchitektur (23) Suchen einer Seite: Speicherarchitektur (23) Suchen einer Seite: Vorlesung Rechnersysteme SS `09 E. Nett 7 Speicherarchitektur (24) Adressschema inklusive Seitenfehler: Vorlesung Rechnersysteme SS `09 E. Nett 8 Speicherarchitektur

Mehr

Übung zu Einführung in die Informatik # 10

Übung zu Einführung in die Informatik # 10 Übung zu Einführung in die Informatik # 10 Tobias Schill tschill@techfak.uni-bielefeld.de 15. Januar 2016 Aktualisiert am 15. Januar 2016 um 9:58 Erstklausur: Mi, 24.02.2016 von 10-12Uhr Aufgabe 1* a),

Mehr

Speicherverwaltung und Cache Erläuterungen

Speicherverwaltung und Cache Erläuterungen theoretischen Grundlagen der Lernmaterial zum Modul - 31231 - der Fernuniversität Hagen Inhaltsverzeichnis 1 Speicherverwaltung 5 Erklärung.......................................... 5 1.1 Seitentabelle

Mehr

Freispeicherverwaltung Martin Wahl,

Freispeicherverwaltung Martin Wahl, Freispeicherverwaltung Martin Wahl, 17.11.03 Allgemeines zur Speicherverwaltung Der physikalische Speicher wird in zwei Teile unterteilt: -Teil für den Kernel -Dynamischer Speicher Die Verwaltung des dynamischen

Mehr

3 Schnittstelle zum Betriebssystem 3.1 Einleitung

3 Schnittstelle zum Betriebssystem 3.1 Einleitung 3.1 Einleitung 1 Anbindung zum Betriebssystem (BS) Aufgaben BS Schnittstelle zur Hardware Sicherstellung des Betriebs mit Peripherie Dienste erfüllen für Benutzung Rechner Dateiverwaltung (Kopieren, Verwalten,.)

Mehr

, SS2012 Übungsgruppen: Do., Mi.,

, SS2012 Übungsgruppen: Do., Mi., VU Technische Grundlagen der Informatik Übung 7: Speicher und Peripherie 183.579, SS2012 Übungsgruppen: Do., 31.05. Mi., 06.06.2012 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung

Mehr

Betriebssysteme I WS 2016/2017. Betriebssysteme / verteilte Systeme Tel.: 0271/ , Büro: H-B 8404

Betriebssysteme I WS 2016/2017. Betriebssysteme / verteilte Systeme Tel.: 0271/ , Büro: H-B 8404 Betriebssysteme I WS 2016/2017 Betriebssysteme / verteilte Systeme rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 2. Februar 2017 Betriebssysteme / verteilte Systeme Betriebssysteme

Mehr

Grundlagen der Rechnerarchitektur. Speicher

Grundlagen der Rechnerarchitektur. Speicher Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie

Mehr

Speicherarchitektur (1)

Speicherarchitektur (1) Speicherarchitektur () Die 3 wichtigsten Speichertechnologien: Technologie Typische Zugriffszeiten $ pro Megabyte 997 SRAM 5 25 ns $00 $250 DRAM 60 20 ns $5 $0 Magnetplatten 0 20 Millionen ns $0,0 $0,20

Mehr

Naiver Ansatz. Blöcke und Seiten. Betriebssysteme I Sommersemester 2009 Kapitel 6: Speicherverwaltung und Dateisysteme

Naiver Ansatz. Blöcke und Seiten. Betriebssysteme I Sommersemester 2009 Kapitel 6: Speicherverwaltung und Dateisysteme Betriebssysteme I Sommersemester 2009 Kapitel 6: Speicherverwaltung und Dateisysteme Hans-Georg Eßer Hochschule München Teil 3: Zusammenhängende Speicherzuordnung 06/2009 Hans-Georg Eßer Hochschule München

Mehr

Anbindung zum Betriebssystem (BS)

Anbindung zum Betriebssystem (BS) 5.1 Einleitung Anbindung zum Betriebssystem (BS) Aufgaben BS Schnittstelle zur Hardware Sicherstellung des Betriebs mit Peripherie Dienste erfüllen für Benutzung des Rechners durch Verwaltung der Ressourcen

Mehr

2.3 Prozessverwaltung

2.3 Prozessverwaltung Realisierung eines Semaphors: Einem Semaphor liegt genau genommen die Datenstruktur Tupel zugrunde Speziell speichert ein Semaphor zwei Informationen: Der Wert des Semaphors (0 oder 1 bei einem binären

Mehr

Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3

Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3 Institut für Kommunikationsnetze und Rechnersysteme Technische Informatik I Paul J. Kühn, Matthias Meyer Übung 3 Speicherhierarchie Inhaltsübersicht Aufgabe 3.1 Daten-Cache Aufgabe 3.2 Virtueller Speicher

Mehr

Überschrift. Speicherverwaltung. Prof. Dr. Margarita Esponda Freie Universität Berlin 2011/2012

Überschrift. Speicherverwaltung. Prof. Dr. Margarita Esponda Freie Universität Berlin 2011/2012 Überschrift Speicherverwaltung Prof. Dr. Margarita Esponda Freie Universität Berlin 2011/2012 1 Hauptziele: Speicherverwaltung Speicher ist die zweite wichtigste Ressource, die das Betriebssystem verwalten

Mehr

Inhaltsübersicht. Speicherverwaltung Teil I. Motivation. Prinzipielle Arten der Speicherverwaltung

Inhaltsübersicht. Speicherverwaltung Teil I. Motivation. Prinzipielle Arten der Speicherverwaltung Speicherverwaltung Teil I Hard- und Software-Komponenten zur Speicherverwaltung Inhaltsübersicht Zusammenhängende Speicherzuteilung Partitionen fester Größe Partitionen variabler Größe Methoden zur Verwaltung

Mehr

Anbindung zum Betriebssystem (BS)

Anbindung zum Betriebssystem (BS) 7.1 Einleitung Anbindung zum Betriebssystem (BS) Aufgaben BS Schnittstelle von der Software zur Hardware Sicherstellung des Betriebs mit Peripherie Dienste erfüllen für Benutzung Rechner durch Verwaltung

Mehr

1. Speicher. Typische Nutzung eines Adreßraums. Systemsoftware. Textbereich relativ klein. Sehr großer Abstand zwischen Heap und Stack

1. Speicher. Typische Nutzung eines Adreßraums. Systemsoftware. Textbereich relativ klein. Sehr großer Abstand zwischen Heap und Stack 1. Speicher 1 Typische Nutzung eines Adreßraums Textbereich relativ klein Sehr großer Abstand zwischen Heap und Stack Keine Verunreinigungen durch: E/A-Bereiche nicht bestückte Adreßbereiche fremde Kontrollflüsse

Mehr

Grundlagen der Informationsverarbeitung:

Grundlagen der Informationsverarbeitung: Grundlagen der Informationsverarbeitung: Speicherhierarchie Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für Titelbild (wenn kleiner dann

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011

Grundlagen der Informatik III Wintersemester 2010/2011 Grundlagen der Informatik III Wintersemester 2010/2011 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt 07.02.2011 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen bearbeitet werden.

Mehr

Betriebssysteme Kap J, Teil C: Paging, Pagereplacement

Betriebssysteme Kap J, Teil C: Paging, Pagereplacement Betriebssysteme Kap J, Teil C: Paging, Pagereplacement 1 Welche Seite soll ausgelagert werden? Ein- / Auslagern benötigt Zeit Kontextwechsel erforderlich» Wechsel zu einem BS-Prozess, welcher für das Management

Mehr

RAM. Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, Umfangreiche Pufferung in den PCI Brücken. lesen. EOP-Signal.

RAM. Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, Umfangreiche Pufferung in den PCI Brücken. lesen. EOP-Signal. 11. s 11.1 Pufferspeicher Lesepuffer um vorauszulesen: - erste Leseoperation hat lange Latenzzeit, - Folgedaten vorsorglich schon gelesen, - "prefetch buffer". Schreibpuffer um ein Blockieren des schreibenden

Mehr

RO-Tutorien 15 und 16

RO-Tutorien 15 und 16 Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 11 am 06.07.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Speicherorganisation

Speicherorganisation Speicherorganisation John von Neumann 1946 Ideal wäre ein unendlich großer, undendlich schneller und undendlich billiger Speicher, so dass jedes Wort unmittelbar, d.h. ohne Zeitverlust, zur Verfügung steht

Mehr

Technische Informatik II (TI II) (9) Speicherverwaltung II. Sebastian Zug Arbeitsgruppe: Embedded Smart Systems

Technische Informatik II (TI II) (9) Speicherverwaltung II. Sebastian Zug Arbeitsgruppe: Embedded Smart Systems 1 (TI II) (9) Speicherverwaltung II Sebastian Zug Arbeitsgruppe: Embedded Smart Systems 2 Auswertung Evaluation Gut fand ich: Videoaufzeichung praktische Aufgaben umfassende Unterstützung bei den praktischen

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011

Grundlagen der Informatik III Wintersemester 2010/2011 Grundlagen der Informatik III Wintersemester 21/211 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt mit Lösungsvorschlag 7.2.211 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen

Mehr

Hauptspeicherverwaltung - Memory Management

Hauptspeicherverwaltung - Memory Management Hauptspeicherverwaltung - Memory Management Operating Systems I SS21 Prof. H.D.Clausen - unisal 1 Speicherhierarchie Verarbeitung cache Sekundär- Speicher Primär- Speicher ALU SS21 Prof. H.D.Clausen -

Mehr

Lösungsvorschlag zur 6. Übung

Lösungsvorschlag zur 6. Übung rof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 9/1 Lösungsvorschlag zur 6. Übung 1 räsenzübungen 1.1 Schnelltest a) Caches und virtueller Speicher können

Mehr

Vorlesung Rechnerarchitektur. Speicher V 1.2

Vorlesung Rechnerarchitektur. Speicher V 1.2 Speicher V 1.2 Speicheranbindung früher und heute Bei der MU0 wurde der Speicher in einem Taktzyklus gelesen und geschrieben Dieses Verhalten war für ältere Rechner charakteristisch und stimmt auch noch

Mehr

Fachbericht Thema: Virtuelle Speicherverwaltung

Fachbericht Thema: Virtuelle Speicherverwaltung Fachbericht 15.10.99 1 HINTERGRÜNDE/ MOTIVATION 2 2 FUNKTIONEN DER SPEICHERVERWALTUNG 2 3 ARTEN DER SPEICHERVERWALTUNG 2 3.1 STATISCHE SPEICHERVERWALTUNG 2 3.2 DYNAMISCHE SPEICHERVERWALTUNG 3 3.2.1 REALER

Mehr

5. Aufgabenblatt Speicherverwaltung

5. Aufgabenblatt Speicherverwaltung Faculty of Computer Science Institute for System Architecture, Operating Systems Group Betriebssysteme und Sicherheit, WS 0/. Aufgabenblatt Speicherverwaltung Geplante Bearbeitungszeit: drei Wochen Aufgabe.

Mehr

Definitionen zum Verschnitt

Definitionen zum Verschnitt Definitionen zum Verschnitt Die absoluten Größen haben eine Einheit. Beim Bilden der Verhältnisgrößen wird die Einheit gekürzt. Man kann bei den Verhältnisgrößen die Größe durch die Anzahl vorgegebener

Mehr

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 16.1.217 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, historische Entwicklung, unterschiedliche Arten von Betriebssystemen

Mehr