Halbleiterspeicher. Halbleiterspeicher

Transkript

1 Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 2

2 Halbleiterspeicher ROM Read Only Memory Festwertspeicher ROM einmalig programmierbar ROM maskenprogrammiert PROM programmierbarer ROM ROM mehrmalig programmierbar EPROM Erasable PROM EEPROM Electrically Erasable PROM Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 3 Halbleiterspeicher hoch niedrig Kosten pro Bit Geschwindigkeit CPU-Register CPU-Cache Arbeitsspeicher Floppy Festplatte Bandspeicher Speicherpkapazität KByte KByte-MByte MByte-GByte MByte Mbyte-GByte GByte niedrig hoch Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 4 2

3 Halbleiterspeicher Integriert in: CPU Schnittstellen IC Grafikchips RAM DAC AD/DA Umsetzern FD und HD Laufwerken... Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 5 Speichergrundbaustein Flip-Flip Bit Setzen & Datenbit Bit Rücksetzen & Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 6 3

4 Möglichkeit ein Bit zu speichern Spalte Zeile Über die Zeile adressieren und über die Spalte auslesen. Bit Zelle Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 7 Bitbreiter Speicher Zeile Zeile Speicherzelle Speicherzelle Spalte Über Zeile adressieren und über Spalte auslesen. Spalte Datenbit Über Zeile und Spalte adressieren und über eine Datenleitung auf das Bit zugreifen. Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 8 4

5 breiter Speicher Zeile Speicherzellen Spalte 2 x Daten 2 Über Zeile und Spalte adressieren und über -Datenleitungen zugreifen. Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 9 Speicherorganisation 8 x 8 Bit 3 Bit Für die Adressierung aus 8 Decoder Daten Datenbits Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 5

6 Speicherorganisation 6 x Zeilen Spalten Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Speicherorganisation Zeilen und Spalten Auswahl durch Aufteilung der Adressbits Adressbits Zeilen aus 4 Decoder aus 4 Decoder Spalten Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 2 6

7 Speicherorganisation Zeilen und Spalten Auswahl durch Aufteilung der Adressbits Adressbits Zeilen aus 4 Decoder aus 4 Decoder Spalten Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 3 Speicherorganisation Speicherchip Angaben 9M x Bit RAM 9M adressierbare Speicherzellen mit einer Datenbreite von Bit. 9 MBit Speicherkapazität 28K x 32 Bit RAM 28K adressierbare Speicherzellen mit einer Datenbreite von 32 Bit. 4MBit Speicherkapazität. Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 4 7

8 Struktur eines Halbleiterspeichers Zeilenadresse Zeilendecoder 9 Bit Zeilenadressbits (A8...A) 8 Bit Spaltenadressbits (A6...A9)..5 Zeilenleitungen Speichermatrix 52x256 = 372 Zellen Spaltendecoder Spaltenadresse Schreib-/Leseverstärker..255 Spaltenleitungen Steuerung Schreiben Lesen Auswahl Daten 32 Bit 28k x 32 Bit RAM 28KBit = 28x24 Bit 28KBit = 372 Bit 7 Adressbits (A6...A) Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 5 ROM Zelle von PROM Spalte Zeile -Pegel auf der Zeilenleitung führt über die Diode zu -Pegel auf der Spaltenleitung. Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 6 8

9 ROM Zelle von PROM Spalte Zeile Durch fehlende Diode kein -Pegel auf der Spaltenleitung. Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 7 ROM Zelle in MOS-Technik maskenprogrammiert Spalte Zeile Stromfluß codiert Logik Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 8 9

10 ROM Zelle in MOS-Technik maskenprogrammiert Spalte Kein Stromfluß codiert Logik Zeile Gatewirkung durch Gateisolierschicht aufgehoben. Transistor kann nicht leitend werden. Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 9 Floating Gate Transistor N-Kanal MOSFET selbstsperrend als Basis für EEPROM Source Programmierelektrode Floating Gate ungeladen Drain n sperrt n p Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 2

11 Floating Gate Transistor N-Kanal MOSFET selbstsperrend als Basis für EEPROM Source Programmierelektrode Floating Gate positiv geladen Drain n leitet n p Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 2 EPROM Zelle Zelle nicht aktiviert Floating Gate Transistor X Y D S +5V GND Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 22

12 X Y EPROM Zelle Zelle aktiviert Floating Gate Transistor D S Da der FGT nicht leitet Wird Y auf bleiben. +5V GND Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 23 EPROM Zelle Zelle aktiviert Floating Gate Transistor X Y D S Da der FGT leitet wird Y auf gezogen. +5V GND Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 24 2

13 EPROM Zelle Zelle programmieren und löschen Floating Gate Transistor X Y D +U PRG S Über Drain und die +U PRG wird das Floating Gate positiv geladen und der Transistor leitet. Die Gateladung kann mit UV-Licht gelöscht werden. +U PRG GND Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 25 EEPROM Zelle Zelle elektrisch programmieren und löschen X Y Über Drain programmieren: +U PRG wird angelegt -U LÖSCHEN +U PRG Über Drain löschen: -U LÖSCHEN wird angelegt D S +U PRG GND -U LÖSCHEN Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 26 3

14 Floating Gate Transistoren Speicherarray X - Wordline Y - Bitline Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 27 6K x 8 Bit EPROM TMS27C28 Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 28 4

15 Programmierung EPROM Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 29 8Kx8Bit EEPROM C28HC64 Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 3 5

16 28Kx8Bit Flash AM29FA Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 3,8V Flash and SRAM 28F328W3 Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 32 6