CARL HANSER VERLAG. Christian Märtin. Einführung in die Rechnerarchitektur Prozessoren und Systeme

Transkript

1 CARL HANSER VERLAG Christian Märtin Einführung in die Rechnerarchitektur Prozessoren und Systeme

2 6 Inhalt INHALTSVERZEICHNIS 1 IM WETTLAUF MIT MOORE S LAW Moderner Rechnerarchitekturbegriff Der Weg zum Universalrechner Struktur und Funktion des klassischen Universalrechners Grundeigenschaften Arbeitsweise Leistungsengpässe 18 2 RECHNERKLASSIFIKATION UND -EVOLUTION Klassifikationsschemata Taxonomie nach Flynn ECS-Taxonomie nach Händler Relevante Computerklassen Klassischer Universalrechner SIMD-Systeme Pipeline-Prozessoren Superskalar-Prozessoren VLIW- und EPIC-Prozessoren Multithreading-Prozessoren Speichergekoppelte Multiprozessoren Nachrichtengekoppelte Multiprozessoren Architekturevolution Evolutionsebenen Technologie Evolutionsfelder Zeitlicher Aspekt Wechselwirkungen Alternative Rechnerarchitekturen Datenflussrechner Rekonfigurierbare Rechnerarchitekturen DNA-Computer und molekulares Rechnen Quantencomputer 45 3 RECHENWERKE UND LEITWERKE Aufbau und Funktion von Rechenwerken Addierwerke Multiplizierwerke Rechenwerkstypen 54

3 7 Inhalt Aufbau und Funktion von Leitwerken Realisierung von Leitwerken Festverdrahtete Steuerung Prozessorsteuerung durch Mikroprogrammierung 60 4 RECHNER-LEISTUNGSBEWERTUNG 62 5 RECHNERENTWURF Technologisches Umfeld ITRS Roadmap Weiterentwicklung der Transistoren Verbindungsleitungen Energieeffizienz Designebenen und Entwurfssprachen Designebenen Sprachen für Modellierung und Entwurf 76 6 BEFEHLSSATZARCHITEKTUREN (ISA) 79 7 MIKROARCHITEKTUREN ISA-Grundlagen CISC-Befehlssatzarchitekturen RISC-Befehlssatzarchitekturen ISA-Erweiterungen für Multimedia, Sicherheit und Anwendungsoptimierung Expliziter Parallelismus und VLIW-ISAs Multithreading Befehlsformate Informationen im Befehlswort Adress-Modelle Länge des Befehlswortes ISA-Fallstudien Ein-/Ausgabe-Organisation und Interrupts IA-32-Ein-/Ausgabe-Organisation IA-32-Interrupts und Exceptions Phasenpipeline-Mikroarchitekturen Befehlsverarbeitung und Pipelinestrukturen Pipeline-Implementierung Pipelinekonflikte Konflikte bei Verzweigungsbefehlen Branch Prediction Sprungvorhersage-Verfahren Mehrstufige Vorhersageverfahren 106

4 88 8 Inhalt 7.2 Mikroarchitekturen mit nebenläufiger Befehlsausführung In-Order-Execution Dynamic Instruction Scheduling Anforderungen an die Steuerung Konfliktauflösung in Superskalararchitekturen VLIW-Mikroarchitekturen EPIC-Mikroarchitekturen SMT-Multithreading-Mikroarchitekturen On-Chip Multiprocessing Beispiel-Prozessoren HP/Compaq Alpha und Intel NetBurst-Mikroarchitektur AMD Opteron (Hammer-Mikroarchitektur) Intel Itanium IBM Power CACHE UND HAUPTSPEICHER Gesamtstruktur Komponenten des Speichersystems Zusammenspiel der Teilkomponenten beim Speicherzugriff Caches Voll-assoziative Cache-Organisation Direkt abbildende Organisation n-wege-assoziative Organisation Trace-Cache-Organisation Cache-Ersetzungsstrategien Leistungssteigerung durch Cache-Einsatz Cache-Einsatz in Multiprozessor- und Multimaster-Systemen Hauptspeicher DRAM-Speicherchips Hauptspeicher-Organisation Virtueller Speicher und Speicherhierarchien Gesamtübersicht über die virtuelle Adressierung Segmentierung Paging Systemsicht auf Externspeichermedien Multimedia-Anwendungen und Externspeichermedien RAID 158

5 Inhalt 9 9 BUSSYSTEM PARALLELRECHNER Busgrundlagen Busstruktur Bus-Entwurfskriterien Systembus L2-Cache-Bus Schreib- und Lesezyklen Sonderzyklen und Cache-Protokollzyklen Bus-Standards PCI-Bus Andere Standardbusse Busunterstützung für Multiprozessor-Betrieb 168 LITERATURVERZEICHNIS 189 SACHWORTVERZEICHNIS Aspekte der Parallelverarbeitung Workstation-Cluster und Blade-Server Internet und Grid-Infrastrukturen Supercomputer mit Standardkomponenten Fehlertoleranz und Zuverlässigkeit Speichergekoppelte Multiprozessoren UMA- und SMP-Architekturen NUMA- und VSM-Architekturen Softwareaspekte Nachrichtengekoppelte Multiprozessoren Message Passing Programmierung Kommunikationsaspekte Topologien für UMA-Systeme Topologien massiv-paralleler Systeme Kommunikationsschnittstellen Routing in Parallelrechnern Parallele Beispielarchitekturen Parallele Architekturen auf IA-32- und x86-64-basis Sun Fire Alpha Multiprozessor-Topologie Parallele Server mit IBM Power4-CPUs Multiprozessoren auf Itanium-2-Basis Extreme Multiprozessoren für die Forschung 186