ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen

Größe: px
Ab Seite anzeigen:

Download "ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen"

Transkript

1 ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Ch. Haubelt, D. Koch, T. Streichert, J. Teich Hardware-Software-Co-Design Universität Erlangen-Nürnberg {haubelt, dirk.koch, streichert, Einführungskolloquium zum DFG-Schwerpunktprogramm Rekonfigurierbare Rechensysteme Juni 2003, DaimlerChrysler AG, Stuttgart

2 Gliederung Motivation Ziele Arbeitsprogramm: Modellierung Analyse Synthese und Optimierung Implementierung Ausblick ReCoNets - Ch. Haubelt 2

3 Gliederung Motivation Ziele Arbeitsprogramm: Modellierung Analyse Synthese und Optimierung Implementierung Ausblick ReCoNets - Ch. Haubelt 3

4 Beispiel: Automobil Quelle: DaimlerChrysler AG Beispiele: Antriebsstrang, Komfort, Anzeigesysteme, Telematik, Diagnose, Diebstahlschutz, zukünftige Fahrfunktionen ReCoNets - Ch. Haubelt 4

5 Beispiel: Body-Area-Netzwerke Quelle: Fraunhofer Gesellschaft geographisch feste Knoten hohe Spezialisiertheit schlechte Ressourcenauslastung kaum Flexibilität geringe Ausfallsicherheit ReCoNets - Ch. Haubelt 5

6 Gliederung Motivation Ziele Arbeitsprogramm: Modellierung Analyse Synthese und Optimierung Implementierung Ausblick ReCoNets - Ch. Haubelt 6

7 Ziele (1/4) Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen < 100 Knoten Zum jedem Zeitpunkt ist jedem Knoten die funktionsfähige Netztopologie und die Prozessverteilung bekannt ReCoNets - Ch. Haubelt 7

8 Ziele (2/4) Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Spezialisiertes System Dynamische Nutzungsszenarien erfordern die Anpassbarkeit des Systems und der einzelnen Knoten an unterschiedliche Anforderungen Energieaspekte Rechenleistung Nur durch Hardwarerekonfiguration zu erreichen ReCoNets - Ch. Haubelt 8

9 Ziele (3/4) Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Knoten sind elektrisch miteinander verbunden (Dies steht im Gegensatz zu Modellen und Verfahren von Funk- und optischen Netzen) Knoten sind an geographisch festen Orten gebunden Flexibilität des Systems wird allein durch Hardwarerekonfiguration erreicht ReCoNets - Ch. Haubelt 9

10 Ziele (4/4) Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Es fehlt an Entwurfsmethodik für diese Systeme! ReCoNets - Ch. Haubelt 10

11 Gliederung Motivation Ziele Arbeitsprogramm: Modellierung Analyse Synthese und Optimierung Implementierung Ausblick ReCoNets - Ch. Haubelt 11

12 Sensor-Controller-Aktuator-Kette S 1 S 2 S n ReCoNet P S1 P S2 P Sn P C FPGA P A1 P A2 P Am Reconf. Verbind. A 1 A 2 A m ReCoNode ReCoNets - Ch. Haubelt 12

13 Rekonfigurierbare Hardware P C P A1 P A2 P C P A1 P C P A2 P C P A1 P A2 P C P A1 P A2 P A1 P A2 CPU ReCoNets - Ch. Haubelt 13

14 Zusammenfassung: Modellierung Modellierung und Architekturabbildung von sog. Sensor- Controller-Aktuator-Ketten Modellierung und Spezifikation zeitvarianter Anwendungen und Architekturen: Zeitvariante Allokation α(t): Welche Komponenten (Konfigurationen) stehen zum Zeitpunkt t zur Verfügung? Zeitvariante Bindung β(t): Auf welcher Komponente wird ein Prozess zum Zeitpunkt t ausgeführt? ReCoNets - Ch. Haubelt 14

15 Gliederung Motivation Ziele Arbeitsprogramm: Modellierung Analyse Synthese und Optimierung Implementierung Ausblick ReCoNets - Ch. Haubelt 15

16 Ausfallsicherheit und Fehlertoleranz 1-Fehler: P 1 R 1 2-Fehler: R 1 B 1 R 2 C 1 B 1 R 1 B 1 R 1 R 2 B 1 R 2 P 2 R 2 ReCoNets - Ch. Haubelt 16

17 Ausfallsicherheit Erste Vorarbeiten: SAT-basierte Verfahren zur System-Synthese Auch einsetzbar zur Analyse der Ausfallsicherheit zur Entwurfszeit Topologieoptimierung ReCoNets - Ch. Haubelt 17

18 Detektion von Ressourcendefekten Erkennung von Fehlern auf Leitungen z.b. durch paketorientierte Kommunikation Einsatz bekannter Techniken zur Kanalcodierung und Fehlerkorrektur als Hilfswerkzeuge möglich Knotendetektion kann z.b. von Leitungsdetektion abgeleitet werden ReCoNets - Ch. Haubelt 18

19 Gliederung Motivation Ziele Arbeitsprogramm: Modellierung Analyse Synthese und Optimierung Implementierung Ausblick ReCoNets - Ch. Haubelt 19

20 Rerouting R 1 R 2 R 3 R 4 R R R R computeshortestpath() R 2 P C R 1 R 2 R 3 R 4 R R R R B 1 B 5 B 3 R 1 B 4 R 4 P S B 2 B 6 P A R 1 R 2 R 3 R 4 R R R R computeshortestpath() R 3 R 1 R 2 R 3 R 4 R R R R computeshortestpath() computeshortestpath() ReCoNets - Ch. Haubelt 20

21 Online-HW/SW-Partitionierung (1/2) Aber: Wohin soll ein Prozess migriert werden? Minimierung der Anzahl der zu rekonfigurierenden Knoten? R 1 P S Ausgeglichene Ressourcenauslastung? P C R 2 B 1 B 5 B 3 B 4 R 4 B 2 B 6 P A R 3 Minimierung der mittleren Kommunikationsstrecke? Soll ein Prozess nach der Migration in HW oder SW ausgeführt werden? Managmentfunktion zentral oder dezentral realisieren? ReCoNets - Ch. Haubelt 21

22 Online-HW/SW-Partitionierung (2/2) e(t) (α(t), β(t)) Repartitionierung (α (t), β (t)) Optimierung (α (t), β (t)) Ereignis e(t) bewirkt Allokationsänderung Repartitionierung bindet kritische Prozesse neu Optimierungsphase verteilt Prozesse neu Mögliche Zielgrößen: Flächenbedarf für Hardware- Prozesse je Knoten Anzahl der Prozesse pro Knoten ReCoNets - Ch. Haubelt 22

23 Gliederung Motivation Ziele Arbeitsprogramm: Modellierung Analyse Synthese und Optimierung Implementierung Ausblick ReCoNets - Ch. Haubelt 23

24 Implementierung ReCoNets - Ch. Haubelt 24

25 Excalibur-Board 1 MByte Flash Memory Configuration Controller 256 kbyte SRAM APEX FPGA: max. System Gates: max. RAM Bits: max. User I/Os: 382 ReCoNets - Ch. Haubelt 25

26 SoC-Realisierung Flash SRAM SRAM NIOS PBM CPU Timer PIO IRQ User Defined Hardware SPI ReCoNets - Ch. Haubelt 26

27 ReCoNets - Ch. Haubelt 27 Arbeitsplan (1/2) 20% 20% 30% 20% 80% 20% 20% 30% 50% 40% 20% 30% 40% 30% 20% 20% Implement. AP8 AP9 AP10 AP11 AP12 30% 30% 40% 30% 40% 30% 40% 40% 40% Synthese AP6 AP7 20% 20% 30% 20% 30% 20% 30% 20% 30% 40% 20% 40% Analyse AP3 AP4 AP5 40% 60% 40% 30% 60% 60% Modellierung AP1 AP2 Q8 Q7 Q6 Q5 Q4 Q3 Q2 Q1

28 Arbeitsplan (2/2) Modellierung AP1 AP2 Analyse AP3 AP4 AP5 Synthese AP6 AP7 Implement. AP8 AP9 AP10 AP11 AP12 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 60% Modellierung 60% zeitvarianter 40% Anwendungen und Architekturen Definition zeitvarianter 30% 60% Allokationen 40% und Bindungen 40% Analyse 40% von Spezifikationen mit zeitv. Allokation und Bindung Analyse 20% von 30% Ausfallsicherheit 30% 30% und Fehlertoleranz 30% 20% 20% Erkennung von Leitungs- 20% und Knotenstörungen 20% 20% und -ausfällen 40% Mechanismen 30% und 30% Zielfunktionen 30% zum Rerouting in ReCoNets 40% Algorithmen 40% zur 40% Online-Hardware/Software-Partitionierung 40% 30% Analyseverfahren zur Bestimmung der Ausfallsicherheit 20% 20% Routingverfahren bei fehlerhaften Leitungen 20% und 20% Knoten 20% Simulative Implementierung der Online-HW/SW-Partitionierung 20% 30% 30% 30% Aufbau des Demonstrators 20% 40% 50% 20% Test des Demonstrators an Beispielen 30% 40% 80% ReCoNets - Ch. Haubelt 28

29 Gliederung Motivation Ziele Arbeitsprogramm: Modellierung Analyse Synthese und Optimierung Implementierung Ausblick ReCoNets - Ch. Haubelt 29

30 Ausblick ( Phase) 1. Phase terminiert in einem ersten einfachen Prototypen: Automatisches Erkennen von Leitungs- und Knotenausfällen Automatisches Rerouting bzw. Repartitionierung 2. Phase: Betriebssystemdienste: Verwaltung von HW- und SW-Prozessen Kombination der Entwurfsmethodiken auf Mikro- und Makroebene (ReCoNets & ReCoNodes) ReCoNets - Ch. Haubelt 30

31 Ausblick (3. Phase) 3. Phase: Optimierung der Netztopologie Sicherheit und Zugang zu ReCoNets Echtzeitverhalten in ReCoNets ReCoNets - Ch. Haubelt 31

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J.

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J. Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) 1 Gliederung Hardware-Software-Co-Design: Entwurf eingebetteter Systeme Beispiele und Anwendungen: wachsende Komplexität zukünftiger elektronischer

Mehr

ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen

ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen C. Bobda, Ch. Haubelt, D. Koch, T. Streichert, Prof. Dr.-Ing. J.

Mehr

SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen

SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen Prof. Dr.-Ing. J. Teich C. Grabbe, Ch. Haubelt, D. Koch Hardware-Software-Co-Design Universität

Mehr

ReCoNodes: Optimierungsmethoden zur Steuerung

ReCoNodes: Optimierungsmethoden zur Steuerung Optimierungsmethodik zur Steuerung hardwarerekonfigurierbarer Knoten Prof.Dr.Sándor Fekete Mathematische Optimierung TU Baunschweig & Prof.Dr.-Ing Jürgen Teich Software-Hardware-Co-Design Universität Erlangen-Nürnberg

Mehr

ReCoNets. Fehlertoleranz und Flexibilität

ReCoNets. Fehlertoleranz und Flexibilität ReCoNets Hardware/Software-Partitionierung zur Steigerung der Fehlertoleranz und Flexibilität Ch. Haubelt, D. Koch, T. Streichert, Prof. Dr.-Ing. J. Teich, Prof. Dr. rer. nat. R. Wanka Lehrstuhl für Hardware-Software-Co-Design

Mehr

Inhalt. Hardware-Software-Co-Design. Struktur (11/04) Multikriterieller Entwurf mechatronischer Systeme

Inhalt. Hardware-Software-Co-Design. Struktur (11/04) Multikriterieller Entwurf mechatronischer Systeme Inhalt Multikriterieller Entwurf mechatronischer Systeme Jürgen Teich Institut für Informatik 12: Struktur des Lehrstuhls Eingebettete Systeme und Co-Design Multikriterieller Entwurf mechatronischer Systeme

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich.

Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich. CoaCh Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich Olaf Spinczyk Horst Schirmeier Jochen Streicher Michael Engel Lehrstuhl XII AG Eingebettete Systemsoftware http://ess.cs.uni-dortmund.de/de/teaching/pgs/coach/

Mehr

ReCoNodes. Optimierungsmethodik und Plattformentwurf für hardwarekonfigurierbare Knoten. Jan van der Veen. TU Braunschweig

ReCoNodes. Optimierungsmethodik und Plattformentwurf für hardwarekonfigurierbare Knoten. Jan van der Veen. TU Braunschweig ReCoNodes Optimierungsmethodik und Plattformentwurf für hardwarekonfigurierbare Knoten Jan van der Veen TU Braunschweig DFG-Schwerpunktprogramm Rekonfigurierbare Rechensysteme Tübingen, 28. 29. April 2005

Mehr

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung

Mehr

Schwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme. Rekonfigurierbare Controller

Schwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme. Rekonfigurierbare Controller Schwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme Rekonfigurierbare Controller Roland Kasper Thomas Reinemann Institut für Mechatronik und Antriebstechnik Otto-von-Guericke-Universität Magdeburg

Mehr

Rekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen

Rekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen Rekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen Lehrstuhl für Allgemeine Elektrotechnik und DV-Systeme RWTH Aachen Übersicht Motivation Vorarbeiten exemplarische Optimierungen

Mehr

Optimierung auf rekonfigurierbaren Rechensystemen

Optimierung auf rekonfigurierbaren Rechensystemen Optimierung auf rekonfigurierbaren Rechensystemen Evolution in dynamisch rekonfigurierbarer Hardware Peter Bungert Hartmut Schmeck Institut für Angewandte Informatik und Formale Bescheibungsverfahren (AIFB)

Mehr

HS Technische Informatik

HS Technische Informatik Technische Universität Dresden Fakultät Informatik Institut Technische Informatik HS Technische Informatik Architektur eines dynamisch rekonfigurierbaren Rechnersystems Johannes.Goerner@mailbox.tu-dresden.de

Mehr

Optimierungsstrategien für selbstorganisierende Speicherstrukturen

Optimierungsstrategien für selbstorganisierende Speicherstrukturen Optimierungsstrategien für selbstorganisierende Speicherstrukturen Robert Schelkle Karlsruher Institut für Technologie (KIT) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur und

Mehr

Inhaltsverzeichnis Einführung und Überblick

Inhaltsverzeichnis Einführung und Überblick Inhaltsverzeichnis 1 Einführung und Überblick......................... 1 1.1 Das System Fahrer-Fahrzeug-Umwelt................. 2 1.1.1 Aufbau und Wirkungsweise elektronischer Systeme...... 3 1.1.2 Elektronische

Mehr

Nichtflüchtige SRAM Speicher eine innovative Lösung für verlustleistungsarme autonome Sensorsysteme. Andreas Scade

Nichtflüchtige SRAM Speicher eine innovative Lösung für verlustleistungsarme autonome Sensorsysteme. Andreas Scade Nichtflüchtige SRAM Speicher eine innovative Lösung für verlustleistungsarme autonome Sensorsysteme Andreas Scade Inhalt 1. Was ist ein nvsram 2. Unterschied nvsram / Flash / EEPROM 3. nvsram Programmierung

Mehr

Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen

Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen Technische Universität Chemnitz Schwerpunktprogramm Rekonfigurierbare Rechensysteme Automatisierte Rekonfiguration von Schnittstellen in eingebetteten Systemen Professur Technische Informatik 12. Juni

Mehr

Windows Server Windows2003 Familie. Herzlich willkommen zur. Präsentation! Where do you want to go today? Microsoft.

Windows Server Windows2003 Familie. Herzlich willkommen zur. Präsentation! Where do you want to go today? Microsoft. Herzlich willkommen zur Windows Server 2003 Präsentation! Seite 1 Windows Server Windows Server Windows Server Windows Server Seite 2 Windows Server Windows Server Windows Server Windows Server Seite 3

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Projekt. Systementwurf. projekte/systementwurf/ Universität Hamburg

Projekt. Systementwurf.   projekte/systementwurf/ Universität Hamburg MIN Department Informatik 18.341 Projekt Systementwurf http://tams-www.informatik.uni-hamburg.de/lehre/ss2006/ projekte/systementwurf/ 1 / 18 MIN Department Informatik Vorbesprechung Motivation Systemumgebung

Mehr

Echtzeitmodellierung und Simulation von Elektrofahrzeugen

Echtzeitmodellierung und Simulation von Elektrofahrzeugen Echtzeitmodellierung und Simulation von Elektrofahrzeugen Aufbau eines Demonstrators mit NI VeriStand und SimulationX zur Abbildung eines elektrisch betriebenen Allrad-Buggy Torsten Blochwitz, Jens Schindler

Mehr

Evaluation von Backbonesystemen im Automobil

Evaluation von Backbonesystemen im Automobil Evaluation von Backbonesystemen im HAW Hamburg 15. Dezember 2011 Agenda Evaluation von intelligenten Einführung Motivation Problematik Ziele Hintergrund Backbonetechnologien Netzwerktopologien 15.12.11

Mehr

Multi-Port-Speichermanager für die Java-Plattform SHAP

Multi-Port-Speichermanager für die Java-Plattform SHAP Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Multi-Port-Speichermanager für die Java-Plattform SHAP DASS 2008 Martin Zabel, Peter

Mehr

Webservices für eingebettete Systeme

Webservices für eingebettete Systeme Fakultät Informatik Institut für Angewandte Informatik, Professur Technische Informationssysteme Webservices für eingebettete Systeme Dresden, 29.06.2006 Gliederung Einführung Automobilindustrie Webservice

Mehr

X Inhaltsverzeichnis 2.7 StrukturorientierteModelle Komponenten-Verbindungsdiagramm (CCD) HeterogeneModelle Kontr

X Inhaltsverzeichnis 2.7 StrukturorientierteModelle Komponenten-Verbindungsdiagramm (CCD) HeterogeneModelle Kontr 1 Einleitung... 1 1.1 Motivation... 1 1.2 Entwurfsmethodik..... 7 1.2.1 Erfassenundsimulieren... 7 1.2.2 Beschreibenundsynthetisieren... 8 1.2.3 Spezifizieren,explorierenundverfeinern... 9 1.3 Abstraktion

Mehr

Modul InfB-RS: Rechnerstrukturen

Modul InfB-RS: Rechnerstrukturen 64-040 Rechnerstrukturen 64-040 Modul InfB-RS: Rechnerstrukturen http://tams.informatik.uni-hamburg.de/ lectures/2014ws/vorlesung/rs Kapitel 1 Andreas Mäder Universität Hamburg Fakultät für Mathematik,

Mehr

Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser.

Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser. Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser www.its-owl.de Ressourceneffiziente Informationsverarbeitung Anwendungsdomänen Verkehrstechnik IKT Medizintechnik

Mehr

Großer Beleg. und Nutzerdialog. Henrik Jeltsch. Institut für f r Technische Informationssysteme TU-Dresden

Großer Beleg. und Nutzerdialog. Henrik Jeltsch. Institut für f r Technische Informationssysteme TU-Dresden Großer Beleg Entwurf, Implementierung und Testung von Komponenten zur Funktionserweiterung (Schreibfunktion, Signalauswahldialog, Konfigurationsvariablen) des Online- Monitorsystems AutoSPy für r diagnostische

Mehr

Hardware und Gerätetreiber

Hardware und Gerätetreiber Hardware und Gerätetreiber Betriebssysteme Hermann Härtig TU Dresden Übersicht Übersicht Kommunikation zwischen Hardware und CPU Interrupts I/O-Ports I/O-Speicher Busse Verwaltung von Geräten Dynamisches

Mehr

Informationstechnik für die Industrie 4.0

Informationstechnik für die Industrie 4.0 Informationstechnik für die Industrie 4.0 Fachbereich Elektrotechnik und Informationstechnik Januar 2015 Prof. Michael Weyrich, Prof. Bin Yang, Prof. Ingmar Kallfass, Prof. Stephan ten Brink, Prof. Andreas

Mehr

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de

Mehr

Experimentelle Bewertung der Synchronisationsgenauigkeit von IEEE 802.1AS für variierende Temperaturbedingungen

Experimentelle Bewertung der Synchronisationsgenauigkeit von IEEE 802.1AS für variierende Temperaturbedingungen Experimentelle Bewertung der Synchronisationsgenauigkeit von IEEE 802.1AS für variierende Temperaturbedingungen Andreas Kern (Daimler AG) Helge Zinner (Continental Automotive GmbH) Thilo Streichert (Daimler

Mehr

Strukturvariable Regelung eines humanoiden Roboterarmes mit bildgebenden und Kraft-Momenten-Sensoren. Bodmar Diestel-Feddersen, Giulio Milighetti

Strukturvariable Regelung eines humanoiden Roboterarmes mit bildgebenden und Kraft-Momenten-Sensoren. Bodmar Diestel-Feddersen, Giulio Milighetti mit bildgebenden und Kraft-Momenten-Sensoren Bodmar Diestel-Feddersen, Giulio Milighetti Inhalt 1. Motivation und Aufgabenstellung 2. Multisensorielles Regelungskonzept zum Fallbeispiel Peg-In-Hole 3.

Mehr

Entwicklung einer sensorlosen Motorregelung für Dentalbohrer nach IEC Dr. Michael Schwarz

Entwicklung einer sensorlosen Motorregelung für Dentalbohrer nach IEC Dr. Michael Schwarz Entwicklung einer sensorlosen Motorregelung für Dentalbohrer nach IEC 62304 Dr. Michael Schwarz Agenda ITK Engineering AG Von der Idee bis zum Produkt Überblick und Motivation Herausforderungen sensorlose

Mehr

HIL basierte Kalibrierung anhand des HAWKS Rennwagens. Referent: Daniel Lorenz

HIL basierte Kalibrierung anhand des HAWKS Rennwagens. Referent: Daniel Lorenz HIL basierte Kalibrierung anhand des HAWKS Rennwagens Agenda Einführung Simulationen & X-in-the-loop HAWKS Rennwagen Anforderungen Test-Aufbau Ausblick und mögliche Risiken Fragen und Antworten 2 Einführung

Mehr

Rekonfigurierbare Prozessoren

Rekonfigurierbare Prozessoren 15 Rekonfigurierbare Prozessoren 1 Inhalt Vorhandene Architekturen Rekonfigurierbare Systeme Rekonfigurierbare Hardware Rekonfigurierbarer Instruction Set Processor CRISP 2 DSP Processor Spec FU Spec FU

Mehr

Seminar. Grundlagen der LonWorks-Technologie und deren Anwendung in der Gebäudeautomation. LonWorks-Technologie 1

Seminar. Grundlagen der LonWorks-Technologie und deren Anwendung in der Gebäudeautomation. LonWorks-Technologie 1 Seminar Grundlagen der LonWorks-Technologie und deren Anwendung in der Gebäudeautomation LonWorks-Technologie 1 Inhalt LonWorks-Technologie Einführung Dezentrale Automatisierung LonWorks-Hardware Übertragungsmedien

Mehr

FPGA-basierte Automatisierungssysteme

FPGA-basierte Automatisierungssysteme Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung

Mehr

Vision eines Sicherheitskonzeptes für zukünftige, dienstorientierte Netze

Vision eines Sicherheitskonzeptes für zukünftige, dienstorientierte Netze Universität Duisburg-Essen Vision eines Sicherheitskonzeptes für zukünftige, dienstorientierte Netze Irfan Simsek Lehrstuhl Technik der Rechnernetze Institut für Experimentelle Mathematik und Institut

Mehr

Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware

Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden

Mehr

Vortrag zum Hauptseminar Hardware/Software Co-Design

Vortrag zum Hauptseminar Hardware/Software Co-Design Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008

Mehr

Fahrspurerkennung in Videoechtzeit mit SoC. Eike Jenning INF-M3 - Seminar/Ringvorlesung - Wintersemester 2007/

Fahrspurerkennung in Videoechtzeit mit SoC. Eike Jenning INF-M3 - Seminar/Ringvorlesung - Wintersemester 2007/ Fahrspurerkennung in Videoechtzeit mit SoC Eike Jenning INF-M3 - Seminar/Ringvorlesung - Wintersemester 2007/2008 30. November 2007 Agenda Einleitung Algorithmus zur Fahrspurerkennung Fahrspurerkennung

Mehr

Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2

Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2 Inhalt Abkürzungen X Kapitel 1 - Einleitung 1 1.1 Stand der Automobilelektronik 1 1.1.1 Historische Entwicklung 1 1.1.2 Gegenwärtige Probleme 2 1.2 Zielsetzung 5 1.3 Aufbau der Arbeit 6 1.4 Veröffentlichungen

Mehr

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007 Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.

Mehr

Agenda. Durchgängiger Einsatz Hardware-unabhängiger Testfälle im MiL-, SiL- und HiL-Test

Agenda. Durchgängiger Einsatz Hardware-unabhängiger Testfälle im MiL-, SiL- und HiL-Test Durchgängiger Einsatz Hardware-unabhängiger Testfälle im MiL-, SiL- und HiL-Test 26. TAV Stuttgart Michael Müller Projektleiter Berner & Mattner Systemtechnik GmbH michael.mueller@berner-mattner.com MM,

Mehr

Configurable Embedded Systems

Configurable Embedded Systems Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester

Mehr

Untersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers

Untersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Diplom Untersuchungen zur effizienten Implementierung eines mathematischen

Mehr

Requirements Engineering in der Systementwicklung

Requirements Engineering in der Systementwicklung Requirements Engineering in der Systementwicklung SOPHIST GmbH Vordere Cramergasse 13 Fon: +49 (0)911 40 900-0 www.sophist.de 90478 Nürnberg, Deutschland Fax: +49 (0)911 40 900-99 heureka@sophist.de SOPHIST

Mehr

Sicherheit in Eingebetteten IP-basierten Systemen. TP 4: Security. Dr. Benjamin Glas Robert Bosch GmbH. Seite 1

Sicherheit in Eingebetteten IP-basierten Systemen. TP 4: Security. Dr. Benjamin Glas Robert Bosch GmbH. Seite 1 Sicherheit in Eingebetteten IP-basierten Systemen TP 4: Security Dr. Benjamin Glas Robert Bosch GmbH Seite 1 Security im Automobil zunehmend im Fokus Angriffsmotivation mehr als Diebstahl... Funktionsmanipulation

Mehr

Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP

Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Simulative des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel

Mehr

Digitale Signalprozessor - Architekturen im Überblick

Digitale Signalprozessor - Architekturen im Überblick Fakultät Informatik Institut für technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Digitale Signalprozessor - Architekturen im Überblick Dresden, 3. Februar 2010 Dirk

Mehr

Evaluierung der QoS-Unterstützung in TAO/ACE. Großer Beleg - Zwischenstand. Ansgar Konermann 16. Juli 2002

Evaluierung der QoS-Unterstützung in TAO/ACE. Großer Beleg - Zwischenstand. Ansgar Konermann 16. Juli 2002 Evaluierung der QoS-Unterstützung in TAO/ACE Großer Beleg - Zwischenstand Ansgar Konermann 16. Juli 2002 Gliederung Aufgabenstellung Echtzeitfähigkeit Probleme herkömmlicher ORBs Entwicklungsrichtlinien

Mehr

Anwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010

Anwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010 Anwendungsgebiete unterschiedlicher FPGA-basierter MPSoC Architekturen Marco Kirschke INF-M2 Anwendung 2 Sommersemester 2010 26. Mai 2010 Inhalt Einleitung IEEE Veröffentlichungen Beispiele zu MPSoC Architekturen

Mehr

Analyse von Sercos Netzwerken mit dem Sercos Monitor

Analyse von Sercos Netzwerken mit dem Sercos Monitor Analyse von Sercos Netzwerken mit dem Sercos Monitor Forum Maschinenkommunikation 2016 Andreas Selig Bosch Rexroth AG 1 Übersicht Einführung Motivation für die Entwicklung des Sercos Monitors Kurze grundsätzliche

Mehr

DIPLOMARBEIT. Entwurf und Implementierung eines modularen USB-Stacks für eingebettete Controller ohne Betriebssystem. Uwe Pfeiffer

DIPLOMARBEIT. Entwurf und Implementierung eines modularen USB-Stacks für eingebettete Controller ohne Betriebssystem. Uwe Pfeiffer Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur DIPLOMARBEIT Entwurf und Implementierung eines modularen USB-Stacks für eingebettete

Mehr

Mit den 5 Prinzipien der Lebendigkeit für Anforderungen komplexe Systeme meistern. Dr.-Ing. Thaddäus Dorsch, HOOD GmbH,

Mit den 5 Prinzipien der Lebendigkeit für Anforderungen komplexe Systeme meistern. Dr.-Ing. Thaddäus Dorsch, HOOD GmbH, Mit den 5 Prinzipien der Lebendigkeit für Anforderungen komplexe Systeme meistern Dr.-Ing. Thaddäus Dorsch, HOOD GmbH, 29.03.2017, REConf2017 2 KLASSISCHES REQUIREMENTS ENGINEERING Kundenanforderungen

Mehr

Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board

Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board Zwischenvortag zur Studienarbeit Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board Albert Schulz Dresden, 1 Gliederung

Mehr

Engineering und Betrieb Smarter Komponenten in IoT-Netzwerken für die Automatisierung der Produktion

Engineering und Betrieb Smarter Komponenten in IoT-Netzwerken für die Automatisierung der Produktion Institut für Automatisierungstechnik und Softwaresysteme Engineering und Betrieb Smarter Komponenten in IoT-Netzwerken für die Automatisierung der Produktion Prof. Dr.-Ing. Michael Weyrich IOT-Kongress

Mehr

Skalierbare Rechensysteme für Echtzeitanwendungen

Skalierbare Rechensysteme für Echtzeitanwendungen Skalierbare Rechensysteme für Echtzeitanwendungen Institut für Informatik TU Clausthal Echtzeit 2011: Herausforderungen durch Echtzeitbetrieb 3. und 4. November 2011 in Boppard am Rhein Multitasking Task

Mehr

1.4! Einführung. Systemmodellierung. Methoden und Werkzeuge

1.4! Einführung. Systemmodellierung. Methoden und Werkzeuge Einführung. Vorbemerkungen und Überblick. Die elektronischen e des Fahrzeugs. Prozesse in der Fahrzeugentwicklung im Überblick,.4 Grundlagen. Steuerungs- und regelungstechnische e (Prof. Schumacher). Diskrete

Mehr

DFG SPPRR 1148 Zwischenkolloquium. PolyDyn. Modellierung rekonfigurierbarer Systeme. Andreas Schallenberg Abteilung EHS, Uni Oldenburg

DFG SPPRR 1148 Zwischenkolloquium. PolyDyn. Modellierung rekonfigurierbarer Systeme. Andreas Schallenberg Abteilung EHS, Uni Oldenburg PolyDyn Modellierung rekonfigurierbarer Systeme Andreas Schallenberg Abteilung EHS, Uni Oldenburg DFG Zwischenkolloquium SPPRR 1148 01. und 02.06.2006 Darmstadt A. Schallenberg 1 Gliederung Die Basis:

Mehr

Motivation. Eingebettetes System: Aufgabe:

Motivation. Eingebettetes System: Aufgabe: Motivation n Aufgabe: n Eingebettetes System: Computersystem, das in einen technischen Kontext eingebettet ist - also ein Computer, der ein technisches System steuert oder regelt. Das sind z.b. das Antiblockiersystem,

Mehr

ScatterNetz-Routing. Multihopkommunikation für medizinische Bluetooth ad hoc Netzwerke

ScatterNetz-Routing. Multihopkommunikation für medizinische Bluetooth ad hoc Netzwerke ScatterNetz-Routing Multihopkommunikation für medizinische Bluetooth ad hoc Netzwerke Andreas Kuntz, Moritz Gmelin, Martin Schönegg, Armin Bolz Institut für Biomedizinische Technik, 8. September 2006 Motivation

Mehr

ReCoNodes. Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten

ReCoNodes. Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten Projekt Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten Prof. Dr. Sándor Fekete Prof. Dr.-Ing. Jürgen Teich Dipl.-Math. Jan van der Veen Dipl.-Ing. Mateusz Majer Dipl.-Inf. Josef Angermeier

Mehr

Schutzsignalübertragungssystemen

Schutzsignalübertragungssystemen System zum Testen von Schutzsignalübertragungssystemen Eine RIO LabVIEW Applikation Vorstellung TFH & Schutzsignalübertragung Übersicht Einsatzgebiete und Nutzen von TFH Anforderungen Testaspekte TFH Einsatzgebiete

Mehr

DyNoC. Konzepte für Temporale On-Chip-Netzwerke. SPP 1148 Zwischenkolloquium 2004 Bad Driburg

DyNoC. Konzepte für Temporale On-Chip-Netzwerke. SPP 1148 Zwischenkolloquium 2004 Bad Driburg DyNoC Konzepte für Temporale On-Chip-Netzwerke SPP 1148 Zwischenkolloquium 2004 Bad Driburg 01.07.04 02.07.04 Lehrstuhl Informatik 12 Dr. rer. nat., Mateusz Majer, Thilo Streichert, Prof. Dr.-Ing. Jürgen

Mehr

Arithmetikorientierte efpga-architekturen und deren Kopplung an SW-programmierbare Prozessorkerne

Arithmetikorientierte efpga-architekturen und deren Kopplung an SW-programmierbare Prozessorkerne Arithmetikorientierte efpga-architekturen und deren Kopplung an SW-programmierbare Prozessorkerne T. von Sydow, B. Neumann, H. Blume, T. G. Noll Lehrstuhl für Allgemeine Elektrotechnik und Datenverarbeitungssysteme

Mehr

Modell-basierte Entwicklung mit der Timing Definition Language (TDL)

Modell-basierte Entwicklung mit der Timing Definition Language (TDL) Modell-basierte Entwicklung mit der Timing Definition Language (TDL) Prof. Dr. Wolfgang Pree Univ. Salzburg Inhalt Motivation für einen Paradigmenwechsel bisher: zuerst Plattform, dann Software => Software

Mehr

Modell-Programmierte Roboter Regelung. Univ.-Prof. Dr. Michael Hofbaur Institut für Automatisierungs- und Regelungstechnik, UMIT, Hall i.

Modell-Programmierte Roboter Regelung. Univ.-Prof. Dr. Michael Hofbaur Institut für Automatisierungs- und Regelungstechnik, UMIT, Hall i. Modell-Programmierte Roboter Regelung Univ.-Prof. Dr. Michael Hofbaur Institut für Automatisierungs- und Regelungstechnik, UMIT, Hall i. Tirol Motivation: Automatisierung komplexer Systeme komplexe technische

Mehr

Großer Beleg. Björn Gottschall Dresden,

Großer Beleg. Björn Gottschall Dresden, Implementierung eines Linux-Gerätetreibers zur dynamischen Allokation von isolierten Kommunikationskanälen zu partiell konfigurierten FPGA-Kernen in einem Zynq-System Großer Beleg Björn Gottschall Dresden,

Mehr

Software Defined Radio

Software Defined Radio Vortrag zum Hauptseminar Software Defined Radio Eine Anwendung der schnellen digitalen Signalverarbeitung Michael Freitag, michael.freitag@mailbox.tu-dresden.de Dresden, 03.02.2010 Gliederung 1. Einführung

Mehr

Organic Computing. Vortrag im Rahmen von Advanced Seminar Computer Engineering. Oleksandr Pavlichenko

Organic Computing. Vortrag im Rahmen von Advanced Seminar Computer Engineering. Oleksandr Pavlichenko Organic Computing Vortrag im Rahmen von Advanced Seminar Computer Engineering Oleksandr Pavlichenko Gliederung Motivation Einführung Bausteine Einsatzgebiete und Projektbeispiele Zusammenfassung 2 Motivation

Mehr

Thread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/

Thread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/ Thread basierte partielle Rekonfiguration von SoC Systemen INF-M1 Anwendung 1 - Wintersemester 2009/2010 24. November 2009 Inhalt Motivation Zielsetzung dynamische Re-/Konfiguration von SoC FPGAs Auswahl

Mehr

Leicht konfigurierbare Hardware-Abstraktionsschicht für flexible Automatisierung

Leicht konfigurierbare Hardware-Abstraktionsschicht für flexible Automatisierung Leicht konfigurierbare Hardware-Abstraktionsschicht für flexible Automatisierung Einleitung Motivation Lösungsansatz Architektur Abstraktion Beispiel Echtzeit Fazit & Ausblick Ziele der Industrial Automation

Mehr

Modellierung von Echtzeitsystemen

Modellierung von Echtzeitsystemen Modellierung von n Synchroner Datenfluss Werkzeug: EasyLab 121 Entwicklungsprozess in EasyLab 1. Spezifikation der Zielhardware 2. Modellierung der Zustandslogik sowie der abzuarbeitenden Aufgabe je Zustand

Mehr

Ein Debugger für ASIC-Prototypen

Ein Debugger für ASIC-Prototypen Jürgen Haufe 1, Matthias Gulbins 1, Peter Schwarz 1, Christoph Fritsch 2, Jens Große 3 1 für 2 Bosch Telecom 3 SharcWare 1 Gliederung Motivation für Hardware-Debugging Anforderungen und Methode Architekturvarianten

Mehr

AOI in Kombination umfassende Qualitätssicherung komplexer Baugruppen. Dr. Jörg Schambach GÖPEL electronic GmbH

AOI in Kombination umfassende Qualitätssicherung komplexer Baugruppen. Dr. Jörg Schambach GÖPEL electronic GmbH AOI in Kombination umfassende Qualitätssicherung komplexer Baugruppen Dr. Jörg Schambach GÖPEL electronic GmbH Inhalt Automatisierter Test von Infotainmentkomponenten Warum Automatisierung von Steuergerätetests?

Mehr

Softwaretest von verteilten Echtzeitsystemen im Automobil anhand von Kundenspezifikationen

Softwaretest von verteilten Echtzeitsystemen im Automobil anhand von Kundenspezifikationen Softwaretest von verteilten Echtzeitsystemen im Automobil anhand von Kundenspezifikationen S. Jovalekic 1), G. Martinek 1), Th. Okrusch 2) 1), 73458 Albstadt 2) Robert Bosch GmbH, Abstatt Gliederung Einleitung

Mehr

Optimierungen der Lattice Boltzmann Methode auf x86-64 basierten Architekturen

Optimierungen der Lattice Boltzmann Methode auf x86-64 basierten Architekturen Optimierungen der Lattice Boltzmann Methode auf x86-64 basierten Architekturen J. Treibig, S. Hausmann, U. Ruede 15.09.05 / ASIM 2005 - Erlangen Gliederung 1 Einleitung Motivation Grundlagen 2 Optimierungen

Mehr

Vertiefungsrichtung Rechnerarchitektur

Vertiefungsrichtung Rechnerarchitektur srichtung () ( für ) Prof. Dietmar Fey Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren Modellierung und Entwurf von Rechnern und Prozessoren ()

Mehr

Seminarprojekt Babyphon Entwurf und Implementierung eines Klassifikators

Seminarprojekt Babyphon Entwurf und Implementierung eines Klassifikators Institut für Informatik Seminarprojekt Babyphon Entwurf und Implementierung eines Klassifikators SE Spezialgebiete der Signalverarbeitung Leitung: Dr. Olaf Hochmuth Abschlusspräsentation Gruppe B Juliane

Mehr

ReCoNodes. Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten

ReCoNodes. Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten Projekt Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten Prof. Dr. Sándor Fekete Prof. Dr.-Ing. Jürgen Teich Dipl.-Math. Jan van der Veen Dipl.-Ing. Mateusz Majer Dipl.-Ing. Diana Göhringer

Mehr

Systementwurf mit Excalibur

Systementwurf mit Excalibur Handout zum Referat von Jan Suhr am 14.07.2001 im Seminar Mikroprozessoren von Norman Hendrich zum Thema: Systementwurf mit Excalibur Im Vergleich zu festverdrahteten Bausteinen wie ASIC's oder ASSP's

Mehr

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA)

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Rudolf Gierlinger National Instruments, Österreich AGENDA Teil 1: Advanced NI-DAQmx Datenerfassungsmöglichkeiten Konfiguration

Mehr

Chapter 1 Einführung. CCNA 1 version 3.0 Wolfgang Riggert, FH Flensburg auf der Grundlage von

Chapter 1 Einführung. CCNA 1 version 3.0 Wolfgang Riggert, FH Flensburg auf der Grundlage von Chapter 1 Einführung CCNA 1 version 3.0 Wolfgang Riggert, FH Flensburg auf der Grundlage von Rick Graziani Cabrillo College Vorbemerkung Die englische Originalversion finden Sie unter : http://www.cabrillo.cc.ca.us/~rgraziani/

Mehr

Technische Informatik für Ingenieure

Technische Informatik für Ingenieure Wintersemester 2001/2002 Der Dozent Dozent Dr. habil. Informatik- und Prozesslabor Warburger Str. 100, E1.125 Tel. 60-3262 hardt@upb.de http://www.upb.de/cs/ipl Sprechstunde: Mo+Di 12.00-13.00 Uhr Informatik-

Mehr

Hochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner. Dr. Andreas Wolf. Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum

Hochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner. Dr. Andreas Wolf. Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum Hochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner Dr. Andreas Wolf Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum Überblick Randbedingungen der HPC Beschaffung an der

Mehr

Simulative Bewertung und Optimierung von eingebetteten IP-basierten Systemen im Automobil

Simulative Bewertung und Optimierung von eingebetteten IP-basierten Systemen im Automobil Simulative Bewertung und Optimierung von eingebetteten IP-basierten Systemen im Automobil Sebastian Graf, Michael Glaß und Jürgen Teich Hardware-Software-Co-Design Friedrich-Alexander-Universität Erlangen-Nürnberg

Mehr

Was ist der Mehrwert von PUFs in der Chipsicherheit?

Was ist der Mehrwert von PUFs in der Chipsicherheit? Was ist der Mehrwert von PUFs in der Chipsicherheit? Dominik Merli und Rainer Plaga 15.05.2013 Fraunhofer AGENDA Motivation Neue PUF Definition PUF Mehrwert Ausblick 2 Fraunhofer Slide 2 Erste PUF Definition

Mehr

Seminar Programmierung Eingebetteter Systeme

Seminar Programmierung Eingebetteter Systeme Seminar Programmierung Eingebetteter Systeme Prof. Sabine Glesner Robert Reicherdt Dirk Tetzlaff Daniel Stöhr Paula Herber Marcel Pockrandt Wintersemester 2011/12 Organisation der Veranstaltung Blocktermine:

Mehr

Teil II Optimierung. Modellgestützte Analyse und Optimierung Kap. 5 Einführung Optimierung. Peter Buchholz 2006

Teil II Optimierung. Modellgestützte Analyse und Optimierung Kap. 5 Einführung Optimierung. Peter Buchholz 2006 Teil II Optimierung Gliederung 5 Einführung, Klassifizierung und Grundlagen 6 Lineare Optimierung 7 Nichtlineare Optimierung 8 Dynamische Optimierung (dieses Jahr nur recht kurz) (9 Stochastische Optimierungsmethoden

Mehr

Microsoft.NET Gadgeteer: Ein raffinierter Weg zum Embedded-Produkt. ECC 2013 Marcel Berger

Microsoft.NET Gadgeteer: Ein raffinierter Weg zum Embedded-Produkt. ECC 2013 Marcel Berger Microsoft.NET Gadgeteer: Ein raffinierter Weg zum Embedded-Produkt ECC 2013 Marcel Berger 1 Agenda Motivation Einführung Microsoft.NET Micro Framework Einführung Microsoft.NET Gadgeteer Vorteile Architektur

Mehr

COOL HASHING MIT FPGAS. Robert Bachran

COOL HASHING MIT FPGAS. Robert Bachran COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes

Mehr

Spezifikation und Analyse von 3D-Constraints im E-Commerce für den Anlagen- und Maschinenbau (Emmet Software Labs GmbH & Co. KG)

Spezifikation und Analyse von 3D-Constraints im E-Commerce für den Anlagen- und Maschinenbau (Emmet Software Labs GmbH & Co. KG) Session: 2B Spezifikation und Analyse von 3D-Constraints im E-Commerce für den Anlagen- und Maschinenbau (Emmet Software Labs GmbH & Co. KG) 10/11. Oktober 2017 Lemgo www.its-owl.de Agenda Abschlusspräsentation

Mehr

Programmierbare Logikbauelemente

Programmierbare Logikbauelemente Programmierbare Logikbauelemente Architekturen und Anwendungen von Axel Sikora mit 148 Bildern und 31 Tabellen HANSER Grundlagen 13 1.1 Einführung 13 1.2 Grundlagen digitaler Schaltungen 15 1.2.1 Grandlagen

Mehr

Einführung. ECU-übergreifende Funktionen nehmen immer mehr zu! z.b. bei Fahrerassistenz-Systemen

Einführung. ECU-übergreifende Funktionen nehmen immer mehr zu! z.b. bei Fahrerassistenz-Systemen Einführung ECU-übergreifende Funktionen nehmen immer mehr zu! z.b. bei Fahrerassistenz-Systemen Einparken, Abstandsregeltempomat, unterstützt diesen Trend durch eine geeignete Entwicklungs-Methodik! Funktion

Mehr

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Technische Daten 16-Bit RISC Architektur bis zu 16 Mhz Vcc: 1,8-3,6V 64 KB FRAM 2 KB SRAM 7 Schlafmodi 5 16-Bit

Mehr