Ausgabegerät. Eingabe- gerät. Zentral -einheit. Massenspeicher. Ausgabeinformation. Eingabe- information. 2. Organisation eines Von-Neumann-Rechners

Größe: px

Ab Seite anzeigen:

Download "Ausgabegerät. Eingabe- gerät. Zentral -einheit. Massenspeicher. Ausgabeinformation. Eingabe- information. 2. Organisation eines Von-Neumann-Rechners"

Waltraud Diefenbach
vor 7 Jahren
Abrufe

1 Eingabe- Eingabe- gerät information Ausgabegerät Ausgabeinformation Zentralspeicher Zentralprozessor Peripheriesteuerung Massenspeicher Adressbu s Datenbu Steuerbu s Zentral -einheit Abb. 2.1: Aufbau eines Von-Neumann-Rechners Merkmale eines Von-Neumann schen Universalrechners: Die Struktur des Rechners ist unabhängig vom Problem. Es handelt sich um einen Universalrechner, der durch Austausch eines Programms an die Problemstellung angepasst werden kann. (programmgesteuerter Universalrechner) Wesentliche Bestandteile eines Universalrechners sind: Zentralprozessor (CPU, die ihrerseits wiederum aus Rechenwerk und Steuerwerk besteht), Zentralspeicher (Hauptspeicher), Peripheriesteuerung und Bussystem. Der Zentralspeicher besteht aus Zellen fester Wortlänge (gleicher Größe). Jede Speicherzelle besitzt eine eindeutige Adresse. Alle Speicherzellen sind fortlaufend adressiert. Über die Adresse kann auf den Inhalt zugegriffen werden. Der Zentralspeicher enthält Programmcode und Daten. Der Inhalt einer Speicherzelle ist nicht selbstidentifizierend oder selbstbeschreibend. Alle Speicherworte sind als Befehle oder Daten brauchbar. Binärcodierung Sequenzielle Verarbeitung: Ein Programm besteht aus einer Folge von Befehlen, die i.allg. nacheinander ausgeführt werden. Die CPU übernimmt die Ablaufsteuerung. Sie dekodiert den Programmcode und unterscheidet zwischen Programmcode und Daten nach der Dekodierung eines Befehles anhand des Kontextes. Technisch wird dieses Problem durch das Zwei-Phasen-Konzept gelöst. (Fetch-Execute- Zyklus) Die fortlaufende Verarbeitung in der Reihenfolge der Speicherung der Befehle kann durch Sprünge unterbrochen werden. Dadurch ist jede Berechnung programmierbar (falls theoretisch berechenbar). Es besteht grundsätzlich keine Möglichkeit, die Daten vor unberechtigtem Zugriff zu schützen. Der Rechner kann selbstständig Programmdaten ändern. Die Verbindung zur Außenwelt erfolgt über die Peripheriesteuerung (I/O-Einheit). Extern eingebbare Programme und Daten können intern gespeichert werden. Arbeitsprinzip SISD (Single Instruction, Single Data): Je Befehl wird genau ein Datenwort bearbeitet. Anmerkung: Die fett gedruckten Merkmale unterscheiden den Von-Neumann schen Rechner von anderen Universalrechnern.

2 -d 1CB3:0000 EB 0F E D 0A...Guten Tag!.. 1CB3: C CB 8E DB BA B4 09 CD 21 B0 00 B4 4C $...!...L 1CB3:0020 CD 21 FB E2 07 E4 01 1E-FB E2 80 3E FF E !...>...u 1CB3:0030 0D C E4 2A 2E E3 02 C *.CC... 1CB3: E4 2A E3-01 5B C3 57 8B 3E FD E2..*...[.W.>.. 1CB3:0050 AC AA 0A C0 75 FA 5F C3-57 8B 3E FB E2 EB F u._.W.>...S 1CB3:0060 A1 01 E3 BB 0B E5 03 D8-80 7F FF 5C C \t... 1CB3:0070 5C E FD E2 5B C B 36 FB \C...[.VWQRU.6. Abb. 2.2: Speicherdump eines Maschinenprogrammes -u 1CB3:0000 EB0F JMP CB3: NOP 1CB3: INC DI 1CB3: JNZ 007A 1CB3: DB 65 1CB3:0007 6E DB 6E 1CB3: AND [SI+61],DL 1CB3:000B 67 DB 67 1CB3:000C 2021 AND [BX+DI],AH 1CB3:000E 0D0A24 OR AX,240A 1CB3:0011 8CCB MOV BX,CS 1CB3:0013 8EDB MOV DS,BX 1CB3:0015 BA0300 MOV DX,0003 1CB3:0018 B409 MOV AH,09 1CB3:001A CD21 INT 21 1CB3:001C B000 MOV AL,00 1CB3:001E B44C MOV AH,4C 1CB3:0020 CD21 INT 21 Abb. 2.3: Das disassemblierte (rückübersetzte) Speicherabbild PrgAnfang: jmp Ausgabe GRUSS db 'Guten Tag!', 13, 10, '$' Ausgabe: mov bx, cs mov ds, bx mov dx, OFFSET GRUSS mov ah, 9 int 21h mov al, 00 mov ah, 4ch int 21h Abb. 2.4: Und so sieht der Quelltext dieses Programmes aus

3 Datenprozessor Befehlsprozessor Multiplikations- Linkregister Akkumulator Decodier- und Steuerwerk Arithmetic Logical Unit Instruktion- Memory- Buffer- Memory- Adress- Program- Counter Adreßbus Datenbus Abb. 2.5: Aufbau einer Von-Neumann-CPU Einige wichtige gehören nicht zum Programmiermodell des Rechners. (MAR, MBR, IR) Das Zwei-Phasen-Konzept Fetch-Phase: MAR PC MBR [MAR] IR MBR decodiere IR falls kein Sprungbefehl dann stelle Operanden bereit PC PC + 1 sonst PC Sprungzieladresse Execution-Phase: Befehlsausführung Initialisierung der nächsten Fetch-Phase Von Neumannscher Flaschenhals Die Ausführungszeit eines Befehls (durch die ALU) beträgt im Allgemeinen nur noch einen Bruchteil der Zeit, die benötigt wird, um einen Speicherinhalt zu lesen und über den Bus zur CPU zu übertragen oder von der CPU über den Bus zum Speicher zu übertragen und zu schreiben.

4 Abb DRAM Adressdekodierung (Quelle: Wikipedia) Abb DRAM Timings: trcd, tcl Der Parameter trcd ( Row to Column Delay ) beschreibt die Zeit, die nach Aktivierung einer Wortleitung verstrichen sein muss, bevor ein Lesekommando gesendet werden darf. Der Parameter CL ( CAS Latency ) beschreibt die Zeit, die zwischen der Absendung eines Lesekommandos ( Read ) und dem Erhalt der Daten vergeht. (Quelle: Wikipedia)

5 Abb DRAM Timings tras, trc, trp Der Parameter t RAS ( RAS pulse width, Active Command Period, Bank Active Time ) beschreibt die Zeit, die nach der Aktivierung einer Zeile (bzw. einer Zeile in einer Bank) verstrichen sein muss, bevor ein Kommando zum Deaktivieren der Zeile ( Precharge, Schließen der Bank) gesendet werden darf. Der Parameter t RP ( Row Precharge Time ) beschreibt die Zeit, die nach einem Precharge-Kommando mindestens verstrichen sein muss, bevor ein erneutes Kommando zur Aktivierung einer Zeile in der gleichen Bank gesendet werden darf. Der Parameter t RC ( Row Cycle Time ) beschreibt die Zeitdauer, die zwischen zwei aufeinanderfolgenden Aktivierungen zweier beliebiger Zeilen in derselben Bank verstrichen sein muss. (Quelle: Wikipedia) Abb SDRAM Burst Read Die hohe Datenrate innerhalb eines Bursts erklärt sich dadurch, dass innerhalb eines Bursts nur noch lesend (oder schreibend) auf die Leseverstärker zugegriffen werden muss. (Quelle: Wikipedia)

6 Abb Was so alles geschieht, wenn man ein 'lumpiges' Byte abspeichern möchte... Quelle: c't 3/2000/263

Ähnliche Dokumente

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit