Ground-Bounce die Pest des Testens?
|
|
- Dominik Schäfer
- vor 7 Jahren
- Abrufe
Transkript
1 Ground-Bounce die Pest des Testens? Einleitung Unter der Bezeichnung Ground-Bounce ist in der Fachwelt ein Phänomen bekannt, das die chipinterne Anhebung des Ground Pegels beschreibt und den Test von hochintegrierten Boards erschwert. Der vorliegende Artikel beschreibt, wie das Problem im Zusammenhang mit einer JTAG/Boundary Scan Applikation für den Test eines komplexen Telekommunikationsboards praxisgerecht gelöst wird. Die technologische Entwicklung bei der Integration von Transistoren in Bauteilen und die Weiterentwicklung der Gehäusetechnologien zu µbgas, COB, Flip Chip u.a. mit Pinabständen von weniger 0,4 mm führen dazu, dass immer mehr Schaltungsknoten auf einer Baugruppe untergebracht werden können, wobei die zur Realisierung von Prüfzugriffen zur Verfügung stehende Fläche deutlich abnimmt. Gleichzeitig werden Leiterzüge mittlerweile in inneren Lagen der Platine untergebracht, somit sind selbst Multilayer-Boards mit mehr als 20 Lagen heutzutage keine Seltenheit mehr. Das klassische Verfahren In-Circuit-Test, bei dem die Baugruppe mittels Nadelbettadapter kontaktiert wird, stößt daher an seine Grenzen. Das JTAG/Boundary Scan Testprinzip Als Lösung für dieses Problem wurde das Verfahren JTAG/Boundary Scan entwickelt, welches 1990 als IEEE Standard Test Access Port and Boundary-Scan Architecture unter dem Kürzel IEEE standardisiert wurde. Die Grundidee ist das Ersetzen der äußere physikalische Kontaktierung durch integrierte Testpunkte so genannte Silicon Nails. Bild 1: Grundprinzipien des Boundary Scan und In-Circuit-Tests Dazu erhalten die ICs zusätzliche On-Chip-Logik, eine State Machine und verschiedene interne Register. Das Boundary Register mit seinen seriell verschalteten Scanzellen ermöglicht es, über dedizierte Testbus-Pins seriell eingeschobene Testvektoren an die Schaltkreispins zu führen (Output-Zellen) oder an den Pins anliegende Pegel zu übernehmen (Input-Zellen) und softwareseitig auszulesen.
2 Auf Grund der Standardisierung enthalten die Bausteine eine einheitliche, chipinterne Steuerlogik und eine genormte Schnittstelle. Sie ermöglicht den Aufbau eines einfachen Prüfbusses, der mit vier (bzw. fünf [1]) Signalen über einen Steckverbinder auf der Baugruppe angesteuert werden kann. Das Verfahren ist maßgeschneidert zur Erkennung von Fertigungsfehlern wie Shorts, Stuck-Ats oder Opens bzw. Fehlbestückungen und erspart den Ingenieuren die aufwendige Testmodellerstellung für komplexe Bauelemente. Bild 2: JTAG/Boundary Scan IC Bei der Realisierung eines JTAG/Boundary Scan Designs schreibt die Norm allerdings einen streng synchronen Entwurf vor. Das heißt, dass alle Registeroperationen synchron zu TCK [1] erfolgen müssen und deshalb alle anderen internen Takte aus diesem Mastersignal abzuleiten sind. In Bezug auf das JTAG/Boundary Scan Register werden dadurch prinzipiell alle Eingänge simultan abgetastet, während im gleichen Zyklus alle Ausgänge gleichzeitig mit neuen Ausgangsvektoren beschrieben werden. Und genau mit letzterem Verhalten stehen Ground-Bounce Probleme in direktem Zusammenhang. Das Testobjekt Bei dem per JTAG/Boundary Scan zu testenden Objekt handelt es sich um ein komplexes Telekommunikationsboard, welches verschiedene Vermittlungstechniken unterstützt. Bei Produkten aus dem Bereich Öffentliche Kommunikationsnetze werden seit Jahren Bauelemente mit integrierter JTAG/Boundary Scan Architektur verwendet. Aus Kostengründen kommen allerdings keine scanfähigen Standardbausteine (PLD/FPGA) zum Einsatz, sondern die Testlogik wird in kundenspezifische Bauelemente (ASICs) integriert. Die komplexesten ICs auf dem Testobjekt sind daher zwei ASIC Bausteine mit jeweils 304 Pins im QFP Gehäuse, die mit 344 bzw. 256 JTAG/Boundary Scan Zellen ausgestattet sind. Außerdem befinden sich auf dem Board diverse nicht scanfähige Schaltkreise, wie Buffer, RAMs und FLASH EEPROMs. Das Board ist als 16 Lagen-Multilayer realisiert und misst ca. 20cm x 30cm.
3 Das Testverfahren JTAG/Boundary Scan (kann während des gesamten Produktlebenszyklus eingesetzt werden, keine komplexen Fixtures notwendig, hohe Fehlerabdeckung im digitalen Bereich, änderungsfreundliche Testprogramme, Programmierung von PLD/FPGA und FLASH, ) wird bei dem Anwender seit langem im Rahmen der Prototypenfertigung eingesetzt. Nicht nur die Standardtests wie Infrastruktur Test und Interconnection Test, RAM Interconnection Test und Logik-Cluster Tests werden durchgeführt, sondern auch nicht scanfähigen Bauelemente über manuelle Cluster Tests einbezogen. Die Funktion der ASICs wird über die Ausführung Chip-interner Selbsttests (BIST) verifiziert. Die In-System- Programmierung von FLASH Speichern (z.b. Intel 28F128J3A) mittels Boundary Scan ermöglicht das Programmieren oder Aktualisieren der Firmware vor der Auslieferung oder auch später im Feld. Als Testequipment kommt ein PC-gestütztes System, bestehend aus der Software CASCON GALAXY [2] und einem JTAG/Boundary Scan Controller mit PCI-Interface zum Einsatz. Bild 3: Prüfplatz Die Datenbasis zur Generierung der Testprozeduren besteht aus den CAD-Daten (Bauelemente- und Netzliste) sowie den BSDL-Dateien der ASICs. Für die Mikroprozessoren und andere Bauelemente sind bereits Bibliotheksmodelle im Lieferumfang des Testsystems enthalten. Die Ground-Bounce Problematik Wesentliche Faktoren sind einerseits die Niederohmigkeit der Bondverbindungen zwischen internen Groundplanes und den Ground Pins des IC, und andererseits der durch dieses Netzwerk fließende Strom. Da in Abhängigkeit der Betriebsoperationen des Chips ständig ein entsprechender Strom gegen Ground fließt, ist auch der chipinterne Ground Pegel ständigen Schwankungen unterworfen. Steigt er jedoch bis in den Bereich der normalen Schaltschwellen der Kernlogik an, besteht die Gefahr des Verlusts interner Schaltzustände und damit logischen Fehlverhaltens des gesamten Bauelementes. Besonders heimtückisch sind Stromtransienten, wie sie beim Toggeln von Ausgangsstufen auftreten. Sie sind typischerweise nur schwer reproduzierbar, wodurch Ground-Bounce als Ursache für Fehlfunktionen auf den ersten Blick kaum diagnostizierbar ist.
4 Für den Betrieb der Schaltkreise im Rahmen der elektrischen Spezifikation sind die Bauteile entsprechend maßgeschneidert, ihr Verhalten wird bereits im Vorfeld durch Simulationen verifiziert. Aber im Normalbetrieb schalten für gewöhnlich nur maximal 40-50% der Ausgänge gleichzeitig. Bild 4: Elektrisches Ersatzschaltbild Es ist funktionell nicht vorgesehen sämtliche Ausgänge simultan zu schalten, da dies zu höheren Bauelementekosten führen würde. Allein die Sequenz der angelegten Output-Vektoren bestimmt die Anzahl der schaltenden Ausgangspins. Während im Funktionsmodus die Anzahl der maximal schaltenden Ausgänge an die Chipfunktion gebunden ist, kann diese Anzahl im Testmodus wesentlich größer sein. Die Differenz der Anzahl der Schaltvorgänge zwischen Funktions- und Testmodus bestimmt letztendlich die Wahrscheinlichkeit von Fehlverhalten durch Ground-Bounce. Von daher sind insbesondere hochpolige ASICs mit vielen Ausgangsstufen und FPGA/(C)PLDs beim Toggeln der Scanzellen potentiell durch Ground-Bounce gefährdet. Eine zusätzliche Gefahr bilden Kurzschlüsse zwischen Signalpins zu Leitungen mit HIGH Potential. Diese führen unweigerlich zu einem höheren Strom, der in die Ausgangsstufe gegen Masse abfließt. Die Anzahl derartiger Defekte ist nicht kalkulierbar, da sie durch die Fertigung selbst entstehen und den Schwankungen der Prozessparameter unterworfen sind. Gerade zur Erkennung und Lokalisierung derartiger Fehler zeichnet sich die JTAG/Boundary Scan Technik aus. Im vorliegenden Fall wird Ground-Bounce bei allen ASICs während des so genannten Interconnection Tests festgestellt. Dieser Test prüft auf Kurzschlüsse, Stuck-At Fehler und Opens (Leitungsunterbrechung). Da alle Testpattern seriell ein- und ausgeschoben werden müssen, ist es wichtig, mit möglichst wenigen Vektoren eine möglichst hohe Fehlerabdeckung (nahezu 100%) für die genannten Fehlerarten zu erzielen. Ansonsten kann die Testzeit inakzeptabel lang werden. Effizient machbar ist dies nur durch entsprechende Werkzeuge zur automatischen Testsatz- und Diagnosegenerierung.
5 Naturgemäß enthalten derartige Vektoren sehr viele Pegelwechsel zur gleichen Zeit. So wird der Test gegen Stuck-At Low Fehler durch Treiben aller Pins mit High Pegel abgedeckt, währen das beim Stuck-At High Test mittels Low Pegeln erfolgt. Beim Wechsel zwischen diesen beiden Testschritten schalten deshalb nahezu alle Bausteinpins gleichzeitig. Das Fehlverhalten des Prüflings zeigt sich zunächst nur in einem Abbruch des Interconnection Tests mit einer Diagnosemitteilung, dass der Scanpfad ab einer bestimmten Stelle unterbrochen ist. Der Fehlerort gibt bereits einen Hinweis auf den problembehafteten IC. Die Meldung wurde durch die Überwachung der Testbusintegrität erzeugt, welche die Fehlerfreiheit der JTAG/Boundary Scan Kette bei jedem einzelnen Schiebevorgang überprüft. Alle anderen Testprozeduren laufen jedoch einwandfrei. Bild 5: Testablauf Detailliertere Untersuchungen ergeben, dass sich die JTAG/Boundary Scan Testlogik reproduzierbar bei einem bestimmten Drive-Vektor vom Testmodus in den Funktionsmodus umschaltet. Als Ursache kann ein Reset des TAP Controllers [1] durch impulshafte Anhebung des Massepegels diagnostiziert werden also ein Ground-Bounce Problem mit entsprechenden Auswirkungen, da die Testprogramme dadurch unbrauchbar werden. Der Interconnection Test ist aber ein unverzichtbarer Bestandteil der gesamten Qualitätssicherungsstrategie und daher nicht substituierbar. Es ergeben sich folgende Alternativen: Zeitintensive manuelle Generierung der Testprogramme und der Diagnose durch den Testingenieur mit zusätzlichen Kosten und dem Problem einer eventuell verspäteten Prüfbereitschaft Manuelle Unterteilung des Boards in separat zu testende Teileinheiten und mehrere ATPG Durchläufe. Fehler zwischen diesen Partitionen werden jedoch nicht erkannt (Fehlerschlupf) Einsatz von ATPG- und Diagnose-Tools mit Anti Ground-Bounce Feature durch den Testsystemlieferanten
6 Nach gründlichem Abwägen wird eine Entscheidung zugunsten von Variante 3 getroffen. Der Grund hierfür ist die Erkenntnis, dass es sich bei diesem Phänomen um ein prinzipielles Problem handelt, welches künftig durch die rapide technologische Entwicklung (z. B. µbga mit mehreren tausend Anschlusspins) drastisch an Bedeutung gewinnen wird und somit eine generelle Problemstelle von JTAG/Boundary Scan darstellt. Das ATPG Tool muss die Anzahl der gleichzeitig schaltenden Pins für potentiell Ground-Bounce gefährdete ICs auf ein festlegbares Maximum begrenzen. Demgegenüber sollen alle anderen JTAG/Boundary Scan ICs normal behandelt werden, um die Anzahl der Testvektoren nicht unnötig zu vergrößern. Da hochpolige Bauelemente Ground-Bounce gefährdet sind, wird die Schaltzahl-Begrenzung nur für die ICs wirksam, die mehr Pins besitzen als im Critical Pin Count festgelegt wird. Die Lösung im praktischen Einsatz Die Begrenzung erfolgt prozentual im Verhältnis zur Pinanzahl des jeweiligen ICs. Die Vorgaben können den ASIC Spezifikationen entnommen werden. Die 2-Phasen-Struktur des ATPG Algorithmus macht es erforderlich, zwei prozentuale Angaben zu machen. Die erste Critical Output Switches begrenzt die Schaltzahl bei der Generierung eines Testvektors. Die zweite Zahl Maximal Output Switches ist die absolute Grenze, die insgesamt in diesem Testschritt nicht überschritten werden darf. Mit der Einhaltung dieser Werte kann sichergestellt werden, dass beim Umschalten von einem Drive- Vektor zum nächsten kein Ground-Bounce Effekt auftritt. Kritisch bleibt jedoch der Wechsel vom Normalmodus in den Testmodus, da der Zustand der Pins unmittelbar vor dem Umschalten üblicherweise unbekannt ist. Deshalb sollte ein Testvektor als Umschaltvektor gewählt werden, bei dem alle Pins hochohmig sind bzw. bei dem die Boundary Scan Zellen so genannte Safe-Values [1] beinhalten. Die Safe-Values für die einzelnen Scanzellen sind in den entsprechenden BSDL-Dateien der JTAG/Boundary Scan Bauelemente enthalten, können aber auch durch das Testsystem überschrieben werden. Als Nebenbedingungen für die Testgenerierung sind folgende Initialisierungswerte gesetzt: Parallele Ausgänge dürfen gleichzeitig treiben Hochohmige Ausgangspins anstelle Save Values im ersten Testschritt Bild 6: Interconnection Test Generieroptionen
7 Im vorliegenden Fall werden folgende Anti Ground-Bounce Werte programmiert: Critical Pin Count: 100 Critical Output Switches: 40 Maximal Output Switches: 50 Bild 7: Ground-Bounce Optionen Bei der Testdurchführung tritt keinerlei Ground-Bounce mehr auf. Die Anzahl der Testvektoren vergrößert sich nur minimal, wodurch auch die Testzeit im definierten Rahmen bleibt. Zusammenfassung und Ausblick Ground-Bounce beschreibt das kurzzeitige chipinterne Anheben des Ground Pegels, welches die korrekte Funktion des Bauelements im JTAG/Boundary Scan Testmodus behindert. Die Schwierigkeit besteht im Erkennen eines Ground-Bounce Effektes bei der Testausführung. In der Regel kommt es zu einer Unterbrechung des Testbusses mit einem Hinweis auf das problematische Bauelement. Mit Hilfe des Debuggers kann man die exakte Stelle im Testprogramm lokalisieren. Entweder tritt das Phänomen beim Schalten in den Testmodus ein oder zwischen den beiden Stuck-At Testschritten. Mit Hilfe von entsprechenden Optionen bei der Testgenerierung wird Ground-Bounce wirkungsvoll unterbunden. Mit dem Anti Ground-Bounce Feature steht auch für zukünftige Projekte ein flexibles und vollautomatisches Werkzeug zur Verfügung, um zusätzliche Kosten durch etwaige manuelle Nacharbeitung der automatisch erstellten JTAG/Boundary Scan Tests zu vermeiden. [1] IEEE Computer Society, IEEE Standard Test Access Port and Boundary Scan Architecture - IEEE Std , Annex B, IEEE, New York, NY, 2001 [2] Autoren: Norbert Münch, GÖPEL electronic GmbH, Jena Jan Heiber, GÖPEL electronic GmbH, Jena
JTAG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest
JTG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest Martin Borowski, GÖPEL electronic GmbH Begriffe Begriffe Boundary Scan Begriffe JTG Joint Test ction Group Boundary Scan Begriffe
MehrTest & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.!
Fakultät Informatik Institut für Technische Informatik VLSI-Entwurfssysteme, Diagnostik und Entwurf! Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Norman Seßler! Dresden, 1.7.2009! Gliederung!
MehrAutomatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge
Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Martin Borowski, GÖPEL electronic GmbH GÖPEL electronic GmbH 2014 Boundary Scan Testprogrammerstellung
MehrNeue Wege beschreiten und Ressourcen optimieren
Neue Wege beschreiten und Ressourcen optimieren Boundary Scan auf PXI Basis von Mario Berger, GÖPEL electronic GmbH In den letzten Jahren hat sich die PXI-Technologie immer mehr zu einem festen Standard
MehrCASCON als Funktionstester. Ingenieurbüro Winklhofer COE der Göpel electronic GmbH
CASCON als Funktionstester Ingenieurbüro Winklhofer COE der Göpel electronic GmbH Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 18 Jahre Fertigung (DFM / als Entwickler) 16 Jahre Testentwicklung
MehrEinsamer Boundary Scan IC sucht Anschluss
Thomas Wenzel (t.wenzel@goepel.com) Martin Borowski (m.borowski@goepel.com) Einsamer Boundary Scan IC sucht Anschluss Boundary Scan gemäß IEEE1149.x hat sich in den letzten 10 Jahren zu einer immer breiter
MehrViele Fliegen mit einer Klappe: Embedded-Elektronik testen und programmieren mit geringem Zugriff
Viele Fliegen mit einer Klappe: Embedded-Elektronik testen und programmieren mit geringem Zugriff Das Problem des Testens ist so alt wie der Transistor selbst. Anfangs wurde ausschließlich über die nativen
MehrTest und Diagnose digitaler Systeme, prüffreundlicher Entwurf
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Test und Diagnose digitaler Systeme, prüffreundlicher Entwurf Fabian Pilz Dresden,
MehrTickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski
Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben
MehrBoundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1
Boundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1 Mario Berger, GÖPEL electronic GmbH BEGRIFFE Begriffe Boundary Scan Begriffe JTG Joint Test ction Group Boundary Scan Begriffe JTG Joint
MehrTest- und Prüfverfahren in der Elektronikfertigung
Mario Berger Test- und Prüfverfahren in der Elektronikfertigung Vom Arbeitsprinzip bis Design-for-Test-Regeln VDE VERLAG GMBH Berlin Offenbach Vorwort 5 Widmung 7 Danksagung 7 1 Motivation 15 2 Die Fehlermatrix
MehrVon der optischen Prüfung zum kombinierten Test Einsatzmöglichkeiten für AOI-Systeme
Von der optischen Prüfung zum kombinierten Test Einsatzmöglichkeiten für AOI-Systeme Jens Kokott GÖPEL electronic GmmH Inhalt Visuelle Inspektion Ein Prüfverfahren stößt an Grenzen AOI-Systeme Klassische
MehrDirect Test. Übersicht der Systemkomponenten. NT Control. Testbox. Prüfmodule. Testpunkteinheit
Direct Test Testsystem zur Prüfung von Backpanels Subracks Cabinets Direct Test Übersicht der Systemkomponenten NT Control Testbox Prüfmodule Testpunkteinheit NT Control Die Bedienungssoftware NT Control
MehrEntwurfsverfahren digitaler Schaltungen
Fakultät für Elektrotechnik und Informationstechnik Lehrstuhl für Entwurfsautomatisierung Univ.-Prof. Dr.-Ing. Ulf Schlichtmann Entwurfsverfahren digitaler Schaltungen III. Testverfahren 1. Fehlerdiagnose
MehrJTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN?
JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN? Dipl.-Ing. Mario Berger, GÖPEL electronic GmbH, Jena 1 Das Testen einer integrierten Schaltung Seit es integrierte Schaltungen gibt besteht
MehrGrundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 10. Vorlesung Dr.-Ing. Wolfgang Heenes 22. Juni 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Vorbesprechung drittes Labor
MehrMikrocomputertechnik
J. Walter Mikrocomputertechnik mit der 8051-Controller-Familie Hardware, Assembler, C Mit 146 Abbildungen und 50 Tabellen Springer-Verlag Berlin Heidelberg New York London Paris Tokyo Hong Kong Barcelona
MehrMikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
MehrFPGA vs. Mikrocontroller. Agenda
FPGA vs. Mikrocontroller Name: Jan Becker Matrikelnummer: 546508 Agenda - Kurzvorstellung eines FPGAs - Komponenten eines FPGAs - Programmierung eines FPGAs - Kurzvorstellung eines Mikrocontrollers - Komponenten
MehrMarco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V.
Boundary Scan von der Entwicklung bis zur Produktion Marco Sliwa Regional Sales Manager Deutschland JTAG Technologies B.V. Überblick JTAG Technologies Gegründet 1993 Weltweit führendes Unternehmen im Bereich
MehrJUILIET- JTAG Unlimited Tester Am Beispiel eines Automotive-Projekts. Ingenieurbüro Winklhofer
JUILIET- JTAG Unlimited Tester Ingenieurbüro Winklhofer Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 20 Jahre Fertigung (DFM / als Entwickler) 18 Jahre Testentwicklung (DFT / ICT / FKT) 16
MehrBild: Verschieden Flying Probe Tester von TAKAYA am Standort in Düsseldorf. Vorn: Das Flaggschiff APT-1400F
BGA-Verbindungen testen ohne Testpunkte Wie das Zusammenspiel elektrischer Prüfverfahren auch diejenigen Fehler findet, die eigentlich unauffindbar sind Das Szenario ist bekannt: Baugruppen werden kleiner
MehrDokumentation. für metratec TUC Evaluation Board. Stand: Februar Version: 1.1. Dokumentation TUC Eval-Board Seite 1 von 10
Dokumentation für metratec TUC Evaluation Board Stand: Februar 2012 Version: 1.1 Dokumentation TUC Eval-Board Seite 1 von 10 Inhaltsverzeichnis Inhaltsverzeichnis... 2 1. Allgemeine Hinweise... 3 1.1.
MehrTeil 4 Chipgehäuse, elektrische Eigenschaften, Takt
Teil 4 Chipgehäuse, elektrische Eigenschaften, Takt 4.1. Begriffsdefinitionen 4.2. Chipgehäuse 4.3. Elektrische Eigenschaften, Grenzwerte 4.4. Takt Teil 4 Chipgehäuse, elektrische Eigenschaften, Takt 1
MehrVarioTAP Einführung Hosea L. Busse
VarioTAP Einführung Hosea L Busse GÖPEL electronic GmbH 2013 JTAG/Boundary Scan 1 Überblick Was ist VarioTAP? Prinzipielle Struktur eines µcontrollers VarioTAP Teststruktur VarioTAP Testkategorien VarioTAP
MehrSMT & Hybrid nutzt Prüftechnik von GÖPEL electronic zur Qualitätssicherung
SMT & Hybrid nutzt Prüftechnik von GÖPEL electronic zur Qualitätssicherung Die seit der Firmengründung 1990 positive Firmengeschichte der SMT & Hybrid GmbH ist der überzeugende Beweis dafür, dass Ideenreichtum
MehrLaborübung 4. Zustandsautomaten (Finite State Machines)
Laborübung 4 Zustandsautomaten (Finite State Machines) Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Maschines; FSMs) eine wesentliche Grundlage. Mit
MehrEFFEKTIVER UND VOLLSTÄNDIGER BAUGRUPPENTEST BERÜCKSICHTIGUNG DER ANFORDERUNGEN BEI SCHALTUNGSENTWICKLUNG UND BEIM LEITERPLATTEN- DESIGN
EFFEKTIVER UND VOLLSTÄNDIGER BAUGRUPPENTEST BERÜCKSICHTIGUNG DER ANFORDERUNGEN BEI SCHALTUNGSENTWICKLUNG UND BEIM LEITERPLATTEN- DESIGN Jörg Giebel Prüfplanung, EPSa GmbH Warum testen wir? Unsere Kunden
MehrMGB Quick Referenz - Stand 04/2010 2
Quick Referenz MGB MGB Quick Referenz - Stand 04/2010 2 Inhaltsverzeichnis 1 LED DIA 1 blinkt 2 mal (Einzelgerät)... 4 2 LED DIA 1 blinkt 2 mal (Reihenschaltung)... 4 3 LED DIA 1 blinkt 3 mal... 5 4 LED
MehrComputergestützter IC- Entwurf
FHTW Berlin Fachbereich 1 Technische Informatik, D5TI Computergestützter IC- Entwurf Simulation eines Lauflichts Übungs- Beleg Abgabetermin: 07.02.2003, 366437 1 Inhaltsverzeichnis 1 Einleitung... 3 2
MehrErweiterung des klassischen In-Circuit-Test ICT durch kombinierte Testverfahren
Erweiterung des klassischen In-Circuit-Test ICT durch kombinierte Testverfahren Ernst Neppl / Michael Konrad / Matthias Vogel Zollner AG, Zandt / Konrad Technologies, Radolfzell Kurzfassung Im Baugruppentest
MehrLaborübung 3. Latches, Flipflops, Counter
Laborübung 3 Latches, Flipflops, Counter Teil 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis
MehrHighspeed. Kurzzeitfotografie in Natur und Studio. Bearbeitet von Hans-Christian Steeg
Highspeed Kurzzeitfotografie in Natur und Studio Bearbeitet von Hans-Christian Steeg 1. Auflage 2014. Buch. XIV, 273 S. Hardcover ISBN 978 3 86490 034 1 Format (B x L): 21 x 21 cm Weitere Fachgebiete >
MehrModifikation am Harlequin zur Vermeidung unerwünschter Spikes Seite 1 von 5
Seite 1 von 5 Seit langer Zeit ist bekannt, daß der Harlequin unter bestimmten Bedingungen vor allem abhängig von den konkret eingesetzten Schaltkreis-Chargen unzuverlässiges Verhalten im unteren RAM (von
MehrDipl.-Ing. (FH) Lothar Stoll, Geschäftsführer Tecs Prüftechnik GmbH,
Dipl.-Ing. (FH) Lothar Stoll, Geschäftsführer Tecs Prüftechnik GmbH, lothar.stoll@tecs-prueftechnik.de, www.tecs-prueftechnik.de Prüfkosten reduzieren durch optimale Teststrategie Steigende Komplexität,
MehrBoundary Scan Days 2013 Workshop Programmierstrategie. GÖPEL electronic GmbH 2013
Boundary Scan Days 2013 Workshop Programmierstrategie GÖPEL electronic GmbH 2013 Programmierung von Bauelementen Microcontroller Programmierung (OnChipFlash) Ext. Flash Programmierung NOR, NAND, serieller
MehrUnternehmensvorstellung. Alice Göpel
Unternehmensvorstellung Alice Göpel 30.10.2018 Ein Unternehmen am Innovationsstandort Jena Deutschland besitzt weltweit einen erstklassigen Ruf als Wirtschaftsstandort und Technologievorreiter Jena ist
MehrPrüfung von Leiterplatten-Baugruppen LPBG
VDI/VDE-Gesellschaft Feinwerktechnik (Hrsg.) Prüfung von Leiterplatten-Baugruppen LPBG Empfehlungen der VDI/VDE-Gesellschaft Feinwerktechnik Ausschuß Leiterplatten-Baugruppentest Carl Hanser Verlag München
MehrKritische Betrachtung beim Testen von elektronischen Flachbaugruppen{inhalt "Kritische Betrachtung beim Testen von elektronischen Flachbaugruppen"}
Kritische Betrachtung beim Testen von elektronischen Flachbaugruppen{inhalt "Kritische Betrachtung beim Testen von elektronischen Flachbaugruppen"} Elektronische Flachbaugruppen können leider nicht fehlerfrei
MehrAmpelsteuerung Merkblatt 2 Wie wird der Arduino programmiert?
1 Übersicht Für die Programmierung steht ein Programm zur Verfügung. Hier kann der Quelltext geschrieben, überprüft, kompiliert und anschließend auf den Arduino geladen werden. Wenn ihr das Programm startet,
MehrMikrocomputertechnik mit der 8051-Controller-Familie
Mikrocomputertechnik mit der 8051-Controller-Familie Hardware, Assembler, C Bearbeitet von Jürgen Walter Neuausgabe 2008. Buch. xiii, 311 S. ISBN 978 3 540 66758 2 Format (B x L): 15,5 x 23,5 cm Weitere
MehrHerzlich Willkommen bei GÖPEL electronic! Jens Kokott, Produktmanager AOI
Herzlich Willkommen bei GÖPEL electronic! Jens Kokott, Produktmanager AOI 11.12.2018 Exkursion TU Dresden zu GÖPEL electronic Vorstellung GÖPEL electronic Aufbau einer Elektronik-Fertigung und der eingesetzten
MehrJan Schrick Referat: NE 555 Projekt A Gruppe 5 SS Bauteil NE 555. Kleines Multitalent auf 8 Beinen
Bauteil NE 555 Kleines Multitalent auf 8 Beinen Übersicht: - Allgemeiner Überblick - Design des NE 555 - Interner Aufbau des NE 555 - Grundschaltungen mit Anwendungsbeispielen - Quellenangaben Seite 2
MehrASIC. Application-Specific Integrated Circuit. Technische Informatik K. Slotala
ASIC Application-Specific Integrated Circuit Technische Informatik K. Slotala Was ist ASIC? Anwendungsspezifische Schaltung, die fest im Schaltkreis integriert ist An die Anforderungen der Anwender angepasst
MehrFPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.
FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic
MehrTest Integrierter Schaltkreise lässt sich grob in zwei Klassen gliedern
5.1 Einführung Test Integrierter Schaltkreise lässt sich grob in zwei Klassen gliedern Externe Tests Integrierte Selbsttests Bulit-in self test (BIST) Wir behandeln in der Vorlesung den BIST WS 2010/11
MehrVersuch D3: Busse, Speicher und Ampelsteuerung mit Speicher
Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Version D3_16 vom 25.05.2016 Ziel dieses Versuches: Entwicklung einer Ablaufsteuerung mit einem 32 * 4 bit Speicherbaustein, um eine flexible
MehrHARDWARE-PRAKTIKUM. Versuch L-2. Fehlersuche in digitalen Schaltungen. Fachbereich Informatik. Universität Kaiserslautern
HARDWARE-PRAKTIKUM Versuch L-2 Fehlersuche in digitalen Schaltungen Fachbereich Informatik Universität Kaiserslautern Seite 2 Versuch L-2 Versuch L-2 Allgemeines In diesem Versuch soll das Auffinden und
MehrJTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN
JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN 1 Entstehungsgeschichte oder Das Testen einer integrierten Schaltung Seit es integrierte Schaltungen gibt besteht die Notwendigkeit die Funktion
MehrElectronic Design Automation (EDA) Verification
Electronic Design Automation (EDA) Verification Verifikation und Test Der Sandy-Bridge-Bug Das Verifikationsproblem Verifikationswerkzeuge Verifikationsstrategie: Beispiel Verification: Verifikation und
Mehrisplsi5256va - Demoboard User Manual
isplsi5256va - Demoboard User Manual Version. Wir sind uns der Tatsache bewusst, dass Entwickler normalerweise keine Manuals lesen. Wir empfehlen trotzdem diese Anleitung zu lesen, bevor Sie mit dem Demoboard
MehrZwischenbericht zum Projekt FPGA-Entwurfssystem
Zwischenbericht zum Projekt FPGA-Entwurfssystem Test und Integration von Synthese- und Layoutwerkzeugen für den FPGA-Entwurf Steffen, M.; Herrmann, P.; Möhrke, U.; Spruth, W.G. Universität Leipzig Augustusplatz
MehrFPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
MehrGet the total coverage! Enrico Lusky, Vertriebsleiter Deutschland. Mitarbeiter: 152
Enrico Lusky, Vertriebsleiter Deutschland GÖPEL electronic GmbH 2009 Get the total coverage! Gegründet: Mitarbeiter: 152 1991 in Jena Geschäftsbereiche: JTAG/ Boundary Scan Testsysteme (BST) Automatische
MehrBoundary Scan Days 2009
Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia
MehrF4 Fuse- und Lock-Bits
Im AVR gibt es eine Reihe von programmierbaren Schaltern, die wichtige Eigenschaften des Controller festlegen. Diese Schalter können nur mit dem Programmiergerät verändert werden (Ausnahme: Bootloader
MehrEin Debugger für ASIC-Prototypen
Jürgen Haufe 1, Matthias Gulbins 1, Peter Schwarz 1, Christoph Fritsch 2, Jens Große 3 1 für 2 Bosch Telecom 3 SharcWare 1 Gliederung Motivation für Hardware-Debugging Anforderungen und Methode Architekturvarianten
MehrMikrocontroller. eine Einführung. Florian Schmitt - 16.11.2010 1 / 34
Mikrocontroller eine Einführung Florian Schmitt - 16.11.2010 1 / 34 Inhalt Was sind Mikrocontroller, wozu sind sie nützlich? Unterschiede und Gemeinsamkeiten mit dem PC Wie funktionieren Mikrocontroller
MehrParallel Ein-/Ausgabe Box
M1110 Parallel Ein-/Ausgabe Box Technische Beschreibung Eiserstraße 5 Telefon 056/709-0 15 Verl Telefax 056/70980 Datum 05.05.9 Version.1 Seite 1 von 17 Inhaltsverzeichnis 1. Funktionsbeschreibung Hardware....
MehrEin Vortrag von Kamal Laghmari im Fach: Technische Informatik
Vortrag über FPAA`s Ein Vortrag von im Fach: Technische Informatik Inhalt o Einführung in FPAA`s o Funktionsweise o Architektur o Switched Capacity (SC) o Entwicklungsmethoden o Anwendungsgebiete oausblick
MehrBoundary Scan meets Funktionstest
Boundary Scan meets Funktionstest Thomas Wenzel, Enrico Zimmermann (GÖPEL electronic) Eines der gravierendsten Probleme im Bereich des Testens ist der kontinuierlich sinkende physikalische Zugriff. Über
MehrEinige Schemata für Dynapic und Dynasim Interfaces
Einige Schemata für Dynapic und Dynasim Interfaces Nachfolgend werden einige Schemata gezeigt, die als Ideen für das Design von Interfaces für Dynapic- und Dynasim-Tastaturen dienen sollen. Inhalt 1 DYSI-97
Mehremc2-2 expandable modular configurable controller, 2.generation
Produkt-Beschreibung emc2 ist ein Testsystem, dass speziell für die Ansteuerung von LCD Modulen entwickelt wurde emc2-2 ist die 2.Generation des Testsystems Typische Anwendungen Wareneingangsprüfung Produktqualifizierung
MehrEinführung. ECU-übergreifende Funktionen nehmen immer mehr zu! z.b. bei Fahrerassistenz-Systemen
Einführung ECU-übergreifende Funktionen nehmen immer mehr zu! z.b. bei Fahrerassistenz-Systemen Einparken, Abstandsregeltempomat, unterstützt diesen Trend durch eine geeignete Entwicklungs-Methodik! Funktion
MehrAutomatische Testsysteme und ihre Programmierung. Dresden, 09.07.2008. Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Automatische Testsysteme und ihre Programmierung Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de
MehrLaborübung 2. Teil 1: Latches, Flipflops, Counter. Abbildung 1: Schaltkreis eines Gated D-Latch
Laborübung 2 Teil 1: Latches, Flipflops, Counter A 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis
MehrPraktikum 2: Diode, Logische Schaltungen mit Dioden und Feldeffekttransistoren
PraktikantIn 1 Matrikelnr: PraktikantIn 2 Matrikelnr: Datum: Aufgabe 2 durchgeführt: Aufgabe 3 durchgeführt: Aufgabe 4a durchgeführt: Aufgabe 4b durchgeführt: Aufgabe 4c durchgeführt: Aufgabe 4d durchgeführt:
MehrJTAG/Boundary Scan Design for Testability
JTAG/Boundary Scan Design for Testability Optimale Testbarkeit durch vorausschauendes Leiterplattendesign Get the total Coverage! 2 Inhalt Inhalt Inhalt.... 2 Boundary Scan Design for Testability auf Boardlevel
MehrMikrocomputertechnik
Mikrocomputertechnik Aktuelle Controller 8051: Funktionsweise, äußere Beschaltung und Programmierung von Bernd-Dieter Schaaf, Stephan Böcker 6., aktualisierte und erweiterte Auflage Hanser München 2012
MehrMOdularSAfetyIntegratedController
PROGRAMMIERUNG MOdularSAfetyIntegratedController Mosaic ist ein modulares, konfigurierbares Sicherheitssystem fur den Schutz von Maschinen oder Anlagen. Sie ist dazu geeignet, mehrere Sicherheitssysteme
MehrAbbildung 4-9-1: Die Sound-Machine-Tastatur und der Arduino
Projekt 4-9: Sound-Machine 4 9 Was hältst du davon, wenn wir Scratch in diesem Kapitel dazu bewegen, etwas Musik zu spielen? Natürlich nicht von alleine, sondern über eine kleine selbstgebaute Tastatur.
MehrGames with Cellular Automata auf Parallelen Rechnerarchitekturen
Bachelor Games with Cellular Automata auf Parallelen en ( ) Dipl.-Inf. Marc Reichenbach Prof. Dietmar Fey Ziel des s Paralleles Rechnen Keine akademische Nische mehr Vielmehr Allgemeingut für den Beruf
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrMikrocontrollertechnik. F5 Erstes Programm. AVR Studio 4
In diesem Kapitel wird erklärt wie man möglichst schnell mit dem Programm Studio 4 von Atmel und einem ISP Programmer einen ATmega Controller programmiert. Es ist kein umfassendes Tutorial zum Programm
MehrAdressierung von Speichern und Eingabe- Ausgabegeräten
Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur
MehrHandbuch Digi-Prog. Revision 1.0. Copyright c Welzel GbR Steinstrasse Giessen
Copyright c Welzel GbR Steinstrasse 56 35390 Giessen 16. August 2003 Inhaltsverzeichnis 1 Einleitung 1 2 Hardware-Beschreibung 1 2.1 Programmierstecker.......................... 2 2.2 SUB-D Buchse............................
MehrGroße Teststrategien klein verpackt
Große Teststrategien klein verpackt Jan Heiber, Thomas Wenzel Neue Applikationen wie das Internet of Things (IoT), Vernetzung im Automotive Bereich oder Smart City, um nur einige zu nennen, stimulieren
MehrElectronic Design Automation (EDA) Test
Electronic Design Automation (EDA) Test Verifikation und Test Test Chip-Ausbeute Testbarkeitsindex Testqualität Vollständiger Test kombinatorischer Schaltungen Vollständiger Test sequentieller Schaltungen
MehrSU738-0 Manual. Allgemein: Funktion:
SU738 SFP Interface 2.5Gbps 16bitSeite 1 von 824. Januar 2014 SU738-0 Manual Allgemein: Die Platine SU738 wurde als Submodulsteckkarte für die Logicbox entwickelt. Sie dient als optische Schnittstelle
MehrICCS SSP 10. Merkmale. Anwendungsbeispiele
ICCS Standard Switch Panel mit 10 Tasten (SSP10) gehört zu der ICCS (Intelligent Control and Command Systems) Produktgruppe. Es kann entweder als selbständiges Modul oder als Erweiterung zu bestehenden
MehrTesten bei höchsten Geschwindigkeiten: Bit Error Rate Test für Highspeed Schnittstellen in der Produktion
Testen bei höchsten Geschwindigkeiten: Bit Error Rate Test für Highspeed Schnittstellen in der Produktion Schnittstellen mit hohen Datenübertragungsraten spielen in nahezu allen Bereichen eine zunehmend
MehrTestverfahren in der Elektronikfertigung Möglichkeiten, Grenzen und Design-for-Test
Testverfahren in der Elektronikfertigung Möglichkeiten, Grenzen und Design-for-Test Dipl.-Ing.(FH) Mario Berger GÖPEL electronic GmbH 2012 Ablauf 1. Warum testen? 2. Zwei Testmethode, viele Testverfahren
Mehr2) die Programmierung eines Mikroprozessors, also die Kenntnisse von Software
Moderne Elektronik Mein Kollege Joachim hatte die Idee, mit Hilfe eines Computers ein Radio zu basteln. Hierbei vereinigen wir beide großen Gebiete der Elektronik: 1) den Reiz des Bastelns mit modernen
MehrSoftware ubiquitärer Systeme
Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/
MehrHandbuch für das Schaltmodul P017B
Handbuch für das Schaltmodul P017B V 1.0 23. August 2012 2012 by Peter Küsters Dieses Dokument ist urheberrechtlich geschützt. Es ist nicht gestattet, dieses Dokument zur verändern und komplett oder Teile
MehrAmpelsteuerung Merkblatt 1 Wie werden die Bauteile angeschlossen?
1 Übersicht Wir benutzen zur Steuerung der Ampeln das Arduino-Board, einen Mikrocontroller, an dem die einzelnen Bauelemente, Lampen, Taster und Sensoren, angeschlossen werden. Dafür gehen von jedem Element
MehrPersonenschutzstecker PRCD-S+
Personenschutzstecker + Mobiler Personenschutz für Bau- und Montagestellen Seite 1 von 8 Personenschutzstecker Warum? Der schützt den Anwender zuverlässig vor fehlerhaften Elektroinstallationen. Der neue
MehrJTAG-Interface. Gliederung. Überblick über Aufbau, Funktion und Nutzung. Einführung Aufbau und Funktionsweise Nutzung Einschätzung
JTAG-Interface Überblick über Aufbau, Funktion und Nutzung Stephan Günther, Informationssystemtechnik, TU Dresden Gliederung Gliederung Einführung Nutzung Einschätzung 2 Gliederung 3 Einführung Begrifsdefinition
Mehr4.0 Der Atmel AT89LPx052 Mikrocontroller
4.0 Der Atmel AT89LPx052 Mikrocontroller Die ersten beiden Derivate der Atmel LP Familie sind der AT89LP2052 und der AT89LP4052 in verschiedenen Gehäusevarianten mit 2 Kbytes bzw. 4 KBytes Flash. Gegenüber
MehrReparaturanleitung für BALLY Soundboard AS und AS
Reparaturanleitung für BALLY Soundboard AS 2518-51 und AS 2518-56 Diese Soundboards werden in folgenden BALLY Flippern verwendet: Groundshaker, Future Spa, Silverball, Space Invaders, Rolling Stones, Mystic,
MehrEPV. Anbindung EPV Präsenzmelder an Loxone Miniserver. Schaltplan. Bewegungssignal an den digitalen Eingang anschließen
Schaltplan Bewegungssignal an den digitalen Eingang anschließen Bewegungssignal an den digitalen Eingang anschließen Verbinden Sie das Bewegungssignal des Melders (Pin 6) mit einen der digitalen Eingänge
MehrHARDWARE-PRAKTIKUM. Versuch L-1. Schaltnetze. Fachbereich Informatik. Universität Kaiserslautern
HARDWARE-PRAKTIKUM Versuch L-1 Schaltnetze Fachbereich Informatik Universität Kaiserslautern Seite 2 Versuch L-1 Versuch L-1 Dieser Versuch behandelt einfache Schaltnetze, die mit Hilfe von PALs aufgebaut
MehrSTO - Safe Torque Off
Servo Drives mit STO - Safe Torque Off Indel Servo-Drives Sicherer Halt nach EN ISO 13849-1 GIN-SAC3 GIN-SAC3x3 INFO-SAC3 INFO-SAC3x3 Alle Indel Servo-Drives sind neu mit der Sicherheitsfunktion STO Safe
MehrAutomatisierung kompletter Kühlanlagen mittels LabVIEW und PAC-Systemen
Automatisierung kompletter Kühlanlagen mittels LabVIEW und PAC-Systemen "Auf der Grundlage des PAC-Konzeptes mit CompactFieldPoint und LabVIEW 8.6.1 wurde innerhalb kürzester Zeit eine voll funktionsfähige
MehrInhaltsverzeichnis Einführung und Überblick
Inhaltsverzeichnis 1 Einführung und Überblick......................... 1 1.1 Das System Fahrer-Fahrzeug-Umwelt................. 2 1.1.1 Aufbau und Wirkungsweise elektronischer Systeme...... 3 1.1.2 Elektronische
MehrWirtschaftlicher Einsatz von Flying Probe Integration von ICT, FKT, BScan
Wirtschaftlicher Einsatz von Flying Probe Integration von ICT, FKT, BScan Martin Bader Sales- & Customer Support 2016 2014 Digitaltest GmbH. GmbH. All rights All reserved. rights reserved. 1 Testen: ja
MehrAutomatischer Boardtest made by FPGA
Thomas Wenzel (t.wenzel@goepel.com) Sven Haubold (s.haubold@goepel.com) Automatischer Boardtest made by FPGA Field Programmable Gata Arrays (FPGA) finden aufgrund ihrer Flexibilität und der ständig steigenden
MehrBoundary Scan / IEEE 1149.x. Teil 2
Boundary Scan / IEEE 1149.x ein strukturelles Verfahren zum Prüfen von Baugruppen und Systemen Teil 2 Doc. Vers. 2018-09-26 Inh. Dipl. Ing. Mario Blunk Buchfinkenweg 3 99097 Erfurt / Deutschland Telefon
Mehr