Vorlesung 14 Speichersysteme (2)

Größe: px
Ab Seite anzeigen:

Download "Vorlesung 14 Speichersysteme (2)"

Transkript

1 D - CA - XIV - MH - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 14 Speichersysteme (2) Sommersemester 2003 Leitung: Prof. Dr. Miroslaw Malek

2 D - CA - XIV - MH - 2 SPEICHERSYSTEME (2) - CACHE-GRÖßE - DER GETEILTE CACHE - HAUPTSPEICHER - TECHNOLOGIEN - ORGANISATION DES HAUPTSPEICHERS - INTERLEAVING - VIRTUELLER SPEICHER (Erweiterungsbrücke) - PAGING contra SEGMENTATION - ADRESSÜBERSETZUNG

3 D - CA - XIV - MH - 3 CACHE PARAMETER - CACHE-GRÖßE klein groß -geringer Hardwareaufwand -viele kapazitäts- und konfliktbedingte Nicht-Treffer -sehr kleine Caches arbeiten unabhängig von ihrer Organisation sehr schlecht -hoher Hardwareaufwand -Leistung hängt von der Größe und der Ersetzungsstrategie ab -sehr große Caches arbeiten auch unabhängig von ihrer Organisation gut Für Caches mittlerer Größe gilt: -2- oder 4-Wege-Set, assoziative Caches liegen dicht an der Leistung von voll assoziativen Caches (obwohl die set-assoziativen Caches sehr viel weniger Hardware erfordern und schneller sind)

4 TEILUNG DES CACHES Einige Implementierungen teilen den Cache auf in: - Datencache - Befehlscache Vorteile der Aufteilung des Caches: - "verdoppelt" die Bandbreite der CPU - Gelegenheit, jeden Cache unter Berücksichtigung der unterschiedlichen Charakteristiken des Daten- und Befehlsflusses zu optimieren * Befehle müssen nur gelesen werden * Befehle haben eine bessere örtliche und zeitliche Lokalität als Daten Nachteil der Cache-Aufteilung - Aufrechterhaltung der Konsistenz zwischen den beiden Caches (bei selbstmodifizierendem Code) D - CA - XIV - MH - 4

5 D - CA - XIV - MH - 5 RISC 6000 CACHE Aufgeteilter nicht-transparenter Cache: Im Befehlssatz sind Befehle zur Manipulation des Caches enthalten. Diese werden hauptsächlich dazu genutzt, die Cache-Konsistenz zu erhalten. Befehlscache: -2-Wege Set assoziativ (Set-Größe = 2 Blöcke) -Block-Größe = 64 Bytes -Cache-Größe = 128 Frames = 8 Kbytes Daten-Cache: -4-Wege Set assoziativ (Set-Größe = 4 Blöcke) -Block-Größe = 128 Bytes -Cache-Größe = 64 Kbytes -write back - Strategie -Hardware-optimiert, um lange Verzögerung beim erneuten Laden von Frames zu verhindern

6 HAUPTSPEICHER D - CA - XIV - MH - 6 Die zweite Ebene der Speicher-Hierarchie ist normalerweise der Hauptspeicher (einige Systeme haben zwei Ebenen von Caches) - Hauptspeicher: Implementierung des Speichers, der durch den Befehlssatz definiert wird - Hauptspeicher ist sichtbar: es gibt Befehle, um den Hauptspeicher zu manipulieren Leistungsmessung - Bandbreite: übertragene Bytes pro Takt * diese Messung ist für I/O wichtig * sie ist auch wichtig, wenn die Cache-Blöcke groß sind (16 Bytes oder mehr) - Latenz-Zeit: die Zeit, die vergeht, bis die Daten verfügbar sind * Zugriffszeit: die Zeit zwischen einer Lese-Anforderung und dem Eintreffen der Daten * Takt-Zeit: Zeit zwischen zwei nacheinander durchgeführten Lese-Anforderungen * die Zugriffszeit kann kürzer als die Takt-Zeit sein

7 D - CA - XIV - MH - 7 SPEICHER-CHARAKTERISTIKEN Speicher-Charakteristiken eines typischen Mainframe-Computer von 2003 Speicherebenen Charakteristiken Ebene 4 Bandspeicher Gerätetechnologie Ebene 0 CPU Register ECL Ebene 1 Cache 256K-bit SRAM Ebene 2 Hauptspeicher 1GBit DDR-RAM Ebene 3 Plattenspeicher 250 Gbyte Festplatte 1-Tbyte Magnetband Zugriffszeit, t i 10 ns ns ns 8,9 ms Kapazität, s i (in bytes) Kosten, ci (in cents/kb) Bandbreite, b i (in MB/s) Transfereinheit, x i Speicher zuordnung 512 bytes 1 Mbyte 8 GBytes Gbytes 2-20 min (Such-Zeit) 512 Gbytes- 2 Tbytes 180 0,19 0, bis zu bytes pro Wort Compiler 32 bytes Pro Block Kbytes pro Seite Kbytes Pro File Backupspeicher Betriebssystem/User Hardwarekontrolle Betriebssystem Betriebssystem/User

8 Charakteristiken von RAM-Technologien D - CA - XIV - MH - 8 Statisches RAM (SRAM) - schnell - teuer - benötigt kein Auffrischen Dynamisches RAM (DRAM) - nicht so schnell wie statisches RAM - billiger als statisches RAM - dichter (pro Chip) als statisches RAM - benötigt Auffrischen - Adressleitungen werden normalerweise "multiplexed" Gegenwärtig nutzen Caches typischerweise SRAM und Hauptspeicher DRAM.

9 D - CA - XIV - MH - 9 DYNAMISCHES RAM sel 0 Zeile 0 Zellenselektor sel 1. sel n-1.. Zeile 1 Zeile n-1 write read Adress-Bits Spaltenselektor Daten-Bit

10 D - CA - XIV - MH - 10 STATISCHES RAM Bit-Leitung Selekt-Leitung write read

11 VERBESSERUNG DER LEISTUNG DES HAUPTSPEICHERS D - CA - XIV - MH - 11 Vergrößern des Hauptspeichers Interleaved-Speicher DRAM spezifisches Interleaving (a) Ein-Wort-breite Speicherorganisation (b) Breite Speicherorganisation CPU CPU CPU (c) Interleaved Speicherorganisation Cache Multiplexer Cache Bus Bus Bus Memory Memory SpB 0 SpB x: Speicherbank mit x = SpB 1 SpB 2 SpB 3

12 VERBESSERUNG DER LEISTUNG DES HAUPTSPEICHERS D - CA - XIV - MH - 12 Zur Veranschaulichung sei angenommen man benötige: - 1 Takt, um eine Adresse an den Adress-Bus anzulegen, - 6 Takte für eine Speicheranforderung, - 1 Takt, um die Daten vom Bus zu erhalten - angenommene Bandbreite: 1-Wort-Bus: 1/8 Wort pro Takt Duch Benutzung einer viermal breiteren Bus und Speicherorganisation können wir die Speicherbandbreite auf ein halbes Wort pro Takt erhöhen. Zusätzliche Hardwarekosten: - Multiplexer zwischen Cache und CPU - Kosten des breiteren Busses

13 D - CA - XIV - MH - 13 BENUTZUNG VON INTERLEAVED SPEICHER Aufteilung des Speichers in mehrere Bänke, wobei aufeinanderfolgende Adressen in aufeinanderfolgenden Bänken liegen Beispiel: Aufteilung in vier Bänke (jede 1 Wort breit) - Eine Speicheradresse liefert jetzt vier Worte - Speicher-Bus bleibt 1 Wort breit - Kosten eines 4-Wort-Transfers: * 1 Takt, um die Adresse an den Bus zu legen * 6 Takte für Speicherzugriff * 4 Takte Antwortzeit der 4 Bänke * Bandbreite = 4/11 Worte pro Takt

14 DRAM CHIP-ORGANISATION Ein DRAM Chip wird typischerweise als "quadratisches" Bitfeld organisiert. (Beispiel : ein 1 Mega-Bit Chip besteht aus 1024 Zeilen mit 1024 Bits) Wenn die Adressbits gemultiplexed werden, benötigt man zwei Phasen um ein Bit zu spezifizieren: erste Phase: durch die Adressbits wird eine Zeile in einen internen Puffer gelesen; zweite Phase: ein Bit aus dem internen Puffer wird selektiert - während das ausgewählte Bit zur CPU transportiert wird, wird der interne Puffer zurück in die Zeile, aus der er kam, geschrieben (weil das Lesen zerstörend ist) - durch die Wiederherstellung der Zeile ist die Zugriffszeit kürzer als die Takt- Zeit Normalerweise werden bei jedem Speicherzugriff 4 (oder mehr) aufeinanderfolgende Worte zwischen Hauptspeicher und Cache verschoben. Dies läßt optimierte "Betriebsarten" zu. D - CA - XIV - MH - 14

15 DRAM SPEZIFISCHE OPTIMIERUNGEN Chip Größe Zeilenzugriff Langsam schnell DRAM DRAM D - CA - XIV - MH Nibble mode: jeder DRAM Chip liefert (akzeptiert) 4 aufeinanderfolgende Bits pro Adresse - Page mode oder Static column (SCRAM) mode: wenn eine Zeile ausgewählt ist, können verschiedene Bits aus der gleichen Zeile durch Änderung der Spalten- Adresse ausgewählt werden DRAM Takt-Zeit für optimierten Zugriff Spaltenzugriff Taktzeit Optimierte Zeit: nibble, page, static column 64 Kbits 180 ns 150 ns 75 ns 250 ns 150 ns 256 Kbits 150 ns 120 ns 50 ns 220 ns 100 ns 1 Mbits 120 ns 100 ns 25 ns 190 ns 50 ns 4 Mbits 100 ns 80 ns 20 ns 165 ns 40 ns 16 Mbits 85 ns 65 ns 15 ns 140 ns 30 ns Ausgehend vom 1-Mbit DRAM, ist die optimierte Takt-Zeit ungefähr viermal schneller als die nicht-optimerte. Sie ist so viel schneller, daß der "page mode" in "fast page mode" umbenannt wurde. Die optimerte Takt-Zeit bleibt gleich, unabhängig welche der Optimierungsmethoden ausgewählt wird.

16 D - CA - XIV - MH - 16 VIRTUELLER SPEICHER Übersicht - Motivation - Virtueller Seitenspeicher - Seitentabellen - Ersetzungsstrategien - Seitenregister - Speicherschutz - Weitere Optimierung

17 MOTIVATION D - CA - XIV - MH - 17 Wir haben einen Rechner mit 16 Mbyte Hauptspeicher. -Wir haben ein Problem, das 20 Mbytes Speicher benötigt *Lösung: benutze Plattenspeicher als Back-up and jongliere mit Speicherstücken zwischen Hauptspeicher und Platte hin und her (Kontrolle durch den Benutzer) -Diese Technik heißt "Speicher-Overlay" (ein Speicherstück wird mit verschiedenen Stücken auf der Platte (oder Band) "überlagert"). Sie ist *schwer zu programmieren *Fehleranfällig *Nicht portierbar (wenn wir weiteren Speicher kaufen, müssen wir das Programm neu schreiben!)

18 D - CA - XIV - MH - 18 VIRTUELLER SPEICHER Virtueller Speicher ist ein Hardware/Software Mechanismus (unter Kontrolle des Betriebssystems), der dem Nutzer die Illusion eines Speichersystems, das viel größer als der physische (primäre) Speicher der Maschine ist, vermittelt: - Die Illusion eines großen Speichers wird durch die Benutzung eines großen sekundären Speichers (Disk/Paging Device/Swap Space) als Backup für den primären Speicher erreicht Virtueller Speicher erscheint als Speicher, der so groß wie der Swappingspace (sehr groß) und so schnell wie der physische Speicher (viel schneller als das Swapping- device) ist. Er erlaubt: - Dynamische Anpassung der Größe eines Prozesses - Bessere Ausnutzung des primären Speichers - Bequeme Aufteilung des Prozeß-Raums - Ein großer Speicher ist für Multiprogrammierung entscheidend

19 VIRTUELLER SPEICHER (VM) D - CA - XIV - MH - 19 Was ist die "swap" Einheit in VM? - Segmente (variable Größe) - Seiten (Pages) - Paged Segmented Virtual Memory Wort pro Adresse Seite Eine Segment Zwei (Segment und Offset) dem Programmierer sichtbar? Block-ersetzung Ineffektivität bei der Speichernutzung Effizienter Plattenzugriff? Unsichtbar für den Anwendungsprogrammierer Trivial (alle Blöcke haben die gleiche Größe) Interne Fragmentierung (ungenutzer Teil einer Seite) Ja (bestimme die Seitengröße so, daß Zugriffs- und Transferzeit klein werden) Kann für den Anwendungsprogrammierer sichtbar sein Schwer (man muß ein zusammen-hängendes, variabel großes, ungenutztes Stück Hauptspeicher finden) Externe Fragmentierung (ungenutzte Teile des Hauptspeichers) Nicht immer (kleine Segmente könnten nur ein paar Bytes transferieren)

20 D - CA - XIV - MH - 20 PAGING CONTRA SEGMENTIERUNG Beides kann Speicher verschwenden, abhängig von der Blockgröße und davon, wie gut die Segmente zusammen in den Hauptspeicher passen. Programmiersprachen mit unbeschränkten Zeigern erfordern das Segment und die Adresse. Ein zusammenführender Ansatz, "paged segmented virtual memory" versucht von beidem das Beste zu erreichen: die Segmente werden aus Seiten zusammengesetzt, so daß das Ersetzen eines Blockes einfach ist, aber ein Segment als eine logische Einheit betrachtet werden kann.

21 D - CA - XIV - MH - 21 PAGED VIRTUAL MEMORIY Die Einheit, die zwischen dem primären und sekundären Speicher verschoben wird, heißt Page (Seite) (entsprechend den Blöcken beim Cache) Der primäre Speicher ist logisch in "page frames" eingeteilt Der Sekundärspeicher ist logisch in Seiten unterteilt (page frame size = page size) Ein Hauptspeicher-Page-Frame ist entweder - frei oder -enthält eine Kopie einer Sekundärspeicherseite

22 D - CA - XIV - MH - 22 PAGED VIRTUAL MEMORIES - TYPISCHE PARAMETER - Seitengröße = 1 bis 16 Kbytes - Hauptspeicher Hit time: 1 bis 10 Takte - Hauptspeicher Miss Penalty: 100,000 bis 600,000 Takte (wenn es keine Überschneidung mit der Ausführung anderer Prozesse gibt) - Hauptspeicher Miss rate: % bis % - Hauptspeichergröße: 4 Mbytes bis 2 Gbytes - Sekudärspeichergröße: 16 Mbytes bis 2 Gbytes (pro Prozeß)

23 ADRESSUMSETZUNG -die CPU generiert virtuelle Adressen -Eine virtuelle Adresse besteht aus: - einer Seitennummer - einem Offset in dieser Seite -die Umsetzung einer virtuellen Seite zur physischen Seite erfolgt über: - Seitentabellen oder - Seitenregister (invertierte Seitentabellen) - Wenn eine physische Seite nicht im Hauptspeicher ist, gibt es einen Seitenfehler - die Nummer der Seite wird zum Sekundärspeicher gesendet - ein Frame wird ausgewählt um die gesuchte Seite aufzunehmen - die gesuchte Seite wird in den Frame verschoben D - CA - XIV - MH - 23

24 D - CA - XIV - MH - 24 ADDRESSUMSETZUNG MIT SEITENTABELLEN -das Bestriebssystem verwaltet eine Tabelle mit einem Eintrag pro VM-Seite - die virtuelle Seitennummer wird benutzt, um die Seitentabelle zu indizieren, und den dazugehörenden Tabelleneintrag zu erhalten - jeder Eintrag enthält *residence bit: gibt an, ob eine Kopie dieser Seite momentan im Hauptspeicher ist oder nicht *Framenummer: der Frame, der die Kopie der Seite hält (wenn vorhanden) *andere Informationen (Schutz-Bits - darüber später mehr) - der Eintrag wird entweder einen Fehler erzeugen, oder die Adresse der physischen Seite liefern, mit der (verbunden mit dem Offset) auf den Hauptspeicher zugegriffen werden kann

25 D - CA - XIV - MH - 25 SEITENTABELLEN - ADDRESSUMSETZUNG Virtuelle Adresse Virtuelle Seitennummer Offset Seitentabelle Hauptspeicher Seitentabelleneintrag Frame- Nummer belegt Physische Seitennummer

26 D - CA - XIV - MH - 26 SEITENTABELLEN-ERSETZUNGSSTRATEGIE Es wird eine komplexe Ersetzungsstrategie für die Seiten im Hauptspeicher angewandt, da das Miss penalty, verbunden mit dem Sekundärspeicher, gravierender ist - Um die Miss ratio zu verringern, wird LRU (oder eine einfachere Variante) benutzt. "Trace driven"-simulationen zeigen, daß LRU ziemlich dicht an der optimalen "Orakel-" Lösung ist, die immer den Frame der zukünftig am längsten nicht benutzt werden wird ersetzt. Schreibstrategie: immer zurückschreiben wenn das korrespondierende dirty bit gesetzt ist, wird eine Seite zurückgeschrieben, bevor sie ausgeworfen wird

27 BESCHLEUNIGEN DES SUCHENS IN DER SEITENTABELLE D - CA - XIV - MH - 27 es scheinen immer (mindestens) zwei Speichertransaktionen pro Speicherreferenzierung nötig - einen Zugriff, um den Seitentabelleneintrag zu erhalten - einen Zugriff, um auf die Daten zuzugreifen (vorausgesetzt es gab keinen Seitenfehler) - die Seitentabelle ist groß; ein Teil von ihr könnte auf der Platte liegen! Lösung: Halten der zuletzt genutzten Seitentabelleneinträge in einem Cache Dieser Cache heißt Translation Lookaside Buffer (TLB) -8 bis 64 Einträge -voll oder set-assoziativ -hat eine Hit Ratio von mehr als 99 Prozent (wegen der Lokalität)

Technische Informatik 2 Speichersysteme, Teil 2

Technische Informatik 2 Speichersysteme, Teil 2 Technische Informatik 2 Speichersysteme, Teil 2 Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher Virtueller Seitenspeicher Seitenregister

Mehr

Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3

Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3 Institut für Kommunikationsnetze und Rechnersysteme Technische Informatik I Paul J. Kühn, Matthias Meyer Übung 3 Speicherhierarchie Inhaltsübersicht Aufgabe 3.1 Daten-Cache Aufgabe 3.2 Virtueller Speicher

Mehr

Memory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at

Memory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at Memory Management Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at 1 Speicherverwaltung Effektive Aufteilung und Verwaltung des Arbeitsspeichers für BS und Programme Anforderungen

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright

Mehr

Kapitel 9 Hauptspeicherverwaltung

Kapitel 9 Hauptspeicherverwaltung Kapitel 9 Hauptspeicherverwaltung Einführung: Speicher als Betriebsmittel Speicherkapazität wächst ständig ein PC heute hat 1000 mal soviel Speicher wie 1965 der größte Computer der Welt Anwendungsprogramme

Mehr

Main Memory. Hauptspeicher. Memories. Speichermodule. SIMM: single inline memory module 72 Pins. DIMM: dual inline memory module 168 Pins

Main Memory. Hauptspeicher. Memories. Speichermodule. SIMM: single inline memory module 72 Pins. DIMM: dual inline memory module 168 Pins 5 Main Memory Hauptspeicher Memories 2 Speichermodule SIMM: single inline memory module 72 Pins DIMM: dual inline memory module 68 Pins 3 Speichermodule 4 Speichermodule 5 Speichermodule 6 2 Hauptspeicher

Mehr

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 13.2.213 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten

Mehr

Grundlagen der Informatik III

Grundlagen der Informatik III Grundlagen der Informatik III WS 2009 / 2010 [Folien basierend auf VL von Prof. Eckert, WS 07/08, und von Prof. Fellner WS 08/09] Prof. Dr. rer. nat. Frederik Armknecht Sascha Müller Daniel Mäurer Fachbereich

Mehr

Zyklus: FETCH, DECODE, FETCH OPERANDS, UPDATE INSTRUCTION POINTER, EXECUTE

Zyklus: FETCH, DECODE, FETCH OPERANDS, UPDATE INSTRUCTION POINTER, EXECUTE 1. Von Neumann Architektur Aufbau: CPU Rechenwerk ALU (arithmetische und logische Operationen) Steuerwerk (Steuerung der Verarbeitung über Operationscodes) Hauptspeicher Daten und Befehle Adressierung

Mehr

Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme. Vorlesung 4: Memory. Wintersemester 2001/2002. Peter B.

Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme. Vorlesung 4: Memory. Wintersemester 2001/2002. Peter B. Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme Vorlesung 4: Memory Peter B. Ladkin Address Translation Die Adressen, die das CPU benutzt, sind nicht identisch mit den Adressen,

Mehr

6 Speicherverwaltung

6 Speicherverwaltung 6 Speicherverwaltung 6.1 Hintergrund Ein Programm muß zur Ausführung in den Hauptspeicher gebracht werden und in die Prozeßstruktur eingefügt werden. Dabei ist es in mehreren Schritten zu modifizieren.

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

ggf. page fault virtuelle Adresse physikalische Adresse Hauptspeicher Seitenrahmen Register Seitentabelle logical address page number frame number

ggf. page fault virtuelle Adresse physikalische Adresse Hauptspeicher Seitenrahmen Register Seitentabelle logical address page number frame number Se 19 14:20:18 amd64 sshd[20494]: Acceted rsa or esser rom :::87.234.201.207 ort 61557 Se 19 14:27:41 amd64 syslog-ng[7653]: STATS: droed 0 Se 20 01:00:01 amd64 /usr/sbin/cron[29278]: (root) CMD (/sbin/evlogmgr

Mehr

5 Speicherverwaltung. bs-5.1 1

5 Speicherverwaltung. bs-5.1 1 5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus

Mehr

Praktikum Informatik 2: Betriebssysteme und Rechnernetze

Praktikum Informatik 2: Betriebssysteme und Rechnernetze Praktikum Informatik 2: Betriebssysteme und Rechnernetze Thema: 4. Speicherverwaltung Datum: 19.03.2008 vorgelegt von: Antje Stoppa Carsten Erdmann Andr é Hartwig Ulrike Saretzki Inhaltsverzeichnis 1 Motivation

Mehr

3.Vorlesung Systemsoftware (SYS) Hochschule Mannheim

3.Vorlesung Systemsoftware (SYS) Hochschule Mannheim Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 1/42 3.Vorlesung Systemsoftware (SYS) Hochschule Mannheim Christian Baun Forschungszentrum Karlsruhe Institut für Wissenschaftliches

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Enterprise Computing

Enterprise Computing Enterprise Computing Prof. Dr.-Ing. Wilhelm G. Spruth WS 2011/12 Teil 2 Verarbeitungsablauf Systemarchitektur Multiprogrammierung Virtueller Speicher Überwacher (Supervisor) Cache CPU s Hauptspeicher I/O

Mehr

Betriebssysteme Kap A: Grundlagen

Betriebssysteme Kap A: Grundlagen Betriebssysteme Kap A: Grundlagen 1 Betriebssystem Definition DIN 44300 Die Programme eines digitalen Rechensystems, die zusammen mit den Eigenschaften dieser Rechenanlage die Basis der möglichen Betriebsarten

Mehr

8. Swapping und Virtueller Speicher

8. Swapping und Virtueller Speicher 8. Swapping und Virtueller Speicher Der physikalische Adreßraum wird weiter abgebildet auf Arbeitsspeicher und Plattenspeicher. Prozesse (deren benutzte Seiten) die nicht laufen (und bald nicht laufen)

Mehr

Prüfung VO Betriebssysteme SS2008 / 7. Juli 2008

Prüfung VO Betriebssysteme SS2008 / 7. Juli 2008 Name: Matrikel-Nr: Prüfung VO Betriebssysteme SS2008 / 7. Juli 2008 Bitte schreiben Sie leserlich und antworten Sie kurz und präzise. 1. Zeichnen Sie das Schichten-Modell eines Computersystems und markieren

Mehr

Betriebssystem-basierte Virtualisierung

Betriebssystem-basierte Virtualisierung Betriebssystem-basierte Virtualisierung Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2011/2012 Betriebssystem-basierte Virtualisierung

Mehr

Aufbau und Funktionsweise eines Computers

Aufbau und Funktionsweise eines Computers Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Hardware Prozessor (CPU)

Mehr

Proseminar Technische Informatik A survey of virtualization technologies

Proseminar Technische Informatik A survey of virtualization technologies Proseminar Technische Informatik A survey of virtualization technologies Referent: Martin Weigelt Proseminar Technische Informatik - A survey of virtualization technologies 1 Übersicht 1. Definition 2.

Mehr

Wegweiser. Gegenstand und Begriffe. Dateien und Verzeichnisse. Implementationsaspekte. Ablauf eines Dateizugriffs. Plattenspeicher

Wegweiser. Gegenstand und Begriffe. Dateien und Verzeichnisse. Implementationsaspekte. Ablauf eines Dateizugriffs. Plattenspeicher Wegweiser Gegenstand und Begriffe Dateien und Verzeichnisse Implementationsaspekte Ablauf eines Dateizugriffs Plattenspeicher Persistenz bei Auftreten von Fehlern Betriebssysteme WS 2008, Dateisysteme

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC)

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) Steuerungen 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) VPS - Funktion der Steuerung in der Schaltungstopologie

Mehr

IO Performance in virtualisierten Umgebungen

IO Performance in virtualisierten Umgebungen IO Performance in virtualisierten Umgebungen Bruno Harsch El. Ing. HTL/FH Managing Partner Tel +41 52 366 39 01 bruno.harsch@idh.ch www.idh.ch IDH GmbH Lauchefeld 31 CH-9548 Matzingen 2 Die Firma IDH wurde

Mehr

Die allerwichtigsten Raid Systeme

Die allerwichtigsten Raid Systeme Die allerwichtigsten Raid Systeme Michael Dienert 4. Mai 2009 Vorbemerkung Dieser Artikel gibt eine knappe Übersicht über die wichtigsten RAID Systeme. Inhaltsverzeichnis 1 Die Abkürzung RAID 2 1.1 Fehlerraten

Mehr

Projekt für Systemprogrammierung WS 06/07

Projekt für Systemprogrammierung WS 06/07 Dienstag 30.01.2007 Projekt für Systemprogrammierung WS 06/07 Von: Hassan Bellamin E-Mail: h_bellamin@web.de Gliederung: 1. Geschichte und Definition 2. Was ist Virtualisierung? 3. Welche Virtualisierungssoftware

Mehr

IO Performance - Planung Messung, Optimierung. Ulrich Gräf Principal Sales Consultant Oracle Deutschland B.V. und Co. KG

IO Performance - Planung Messung, Optimierung. Ulrich Gräf Principal Sales Consultant Oracle Deutschland B.V. und Co. KG IO Performance - Planung Messung, Optimierung Ulrich Gräf Principal Sales Consultant Oracle Deutschland B.V. und Co. KG The following is intended to outline our general product direction. It is intended

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Betriebssysteme WS 2012/13 Peter Klingebiel, DVZ. Zusammenfassung Kapitel 4 - Datenträger/Dateiverwaltung

Betriebssysteme WS 2012/13 Peter Klingebiel, DVZ. Zusammenfassung Kapitel 4 - Datenträger/Dateiverwaltung Betriebssysteme WS 2012/13 Peter Klingebiel, DVZ Zusammenfassung Kapitel 4 - Datenträger/Dateiverwaltung Zusammenfassung Kapitel 4 Dateiverwaltung 1 Datei logisch zusammengehörende Daten i.d.r. permanent

Mehr

Kapitel II. Computersysteme (1) Einführung: Hardware und Software. Bauteile eines einfachen PCs

Kapitel II. Computersysteme (1) Einführung: Hardware und Software. Bauteile eines einfachen PCs Kapitel II Einführung: Hardware und Software 1 Computersysteme (1) Computer haben viele verschiedene Devices: Input/Output Devices Speicher Prozessor(en) Monitor 2 Bauteile eines einfachen PCs Bus Computersysteme

Mehr

Welche der folgenden Aussagen gelten? a) Im allgemeinen gilt: ein Deadlock tritt auf gdw. der Resource-Allocation Graph einen Zykel

Welche der folgenden Aussagen gelten? a) Im allgemeinen gilt: ein Deadlock tritt auf gdw. der Resource-Allocation Graph einen Zykel Aufgabe 1 (5 Punkte) (Multiple Choice) Beantworten Sie folgende Fragen durch Ankreuzen der richtigen Antwort. Für jede falsche Antwort wird ein Punkt abgezogen (es werden minimal 0 Punkte vergeben). Welche

Mehr

Technische Informatik II

Technische Informatik II Institut für Technische Informatik und Kommunikationsnetze Technische Informatik II Übung 3: Input / Output Hinweis: Weitere Aufgaben zu diesem Thema finden sie in den Begleitbüchern zur Vorlesung. Aufgabe

Mehr

Leistungsanalyse von Rechnersystemen

Leistungsanalyse von Rechnersystemen Zentrum für Informationsdienste und Hochleistungsrechnen (ZIH) Leistungsanalyse von Rechnersystemen Auf Ein-/Ausgabe spezialisierte Benchmarks Zellescher Weg 12 Willers-Bau A109 Tel. +49 351-463 - 32424

Mehr

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer

IT-Infrastruktur, WS 2014/15, Hans-Georg Eßer ITIS-D'' IT-Infrastruktur WS 2014/15 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz D'': Rechnerstrukturen, Teil 3 v1.0, 2014/11/27 Folie D''-1 Dieser Foliensatz Vorlesungsübersicht Seminar Wiss.

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

Memory Management Units in High-Performance Processors

Memory Management Units in High-Performance Processors Memory Management Units in High-Performance Processors Ausgewählte Themen in Hardwareentwurf und Optik Seminar Universität Mannheim LS Rechnerarchitektur - Prof. Dr. U. Brüning WS 2003/2004 Frank Lemke

Mehr

3. Vorlesung Betriebssysteme

3. Vorlesung Betriebssysteme Dr. Christian Baun 3. Vorlesung Betriebssysteme Hochschule Mannheim WS1213 1/38 3. Vorlesung Betriebssysteme Dr. Christian Baun Hochschule Mannheim Fakultät für Informatik wolkenrechnen@gmail.com Dr. Christian

Mehr

Rechnerarchitektur und Betriebssysteme (CS201): Virtual Memory

Rechnerarchitektur und Betriebssysteme (CS201): Virtual Memory Rechnerarchitektur und Betriebssysteme (CS2): Virtual Memory 19 November 23 Prof Dr Christian Tschudin Departement Mathematik und Informatik, Universität Basel Wiederholung / Diskussion 1 Was ist ein inode?

Mehr

7.4 Analyse anhand der SQL-Trace. 7.3.5 Vorabanalyse mit dem Code Inspector

7.4 Analyse anhand der SQL-Trace. 7.3.5 Vorabanalyse mit dem Code Inspector 7.4 Analyse anhand der SQL-Trace 337 7.3.5 Vorabanalyse mit dem Code Inspector Der Code Inspector (SCI) wurde in den vorangegangenen Kapiteln immer wieder erwähnt. Er stellt ein paar nützliche Prüfungen

Mehr

Prozesse und Scheduling

Prozesse und Scheduling Betriebssysteme für Wirtschaftsinformatiker SS04 KLAUSUR Vorbereitung mit Lösungen / Blatt 1 Prozesse und Scheduling Aufgabe 1 : Scheduling Gegeben seien die folgenden Prozesse und die Längen des jeweiligen

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 7 Speicher-Hardware

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

RAID. Name: Artur Neumann

RAID. Name: Artur Neumann Name: Inhaltsverzeichnis 1 Was ist RAID 3 1.1 RAID-Level... 3 2 Wozu RAID 3 3 Wie werden RAID Gruppen verwaltet 3 3.1 Software RAID... 3 3.2 Hardware RAID... 4 4 Die Verschiedenen RAID-Level 4 4.1 RAID

Mehr

Digitaltechnik und Rechnerstrukturen. 5. Speicherhierarchie

Digitaltechnik und Rechnerstrukturen. 5. Speicherhierarchie Digitaltechni und Rechnerstruturen 5. Speicherhierarchie 1 2 Uebersicht Dem Benutzer soviel Speicher wie möglich in der billigsten Technologie zur Verfügung stellen. Zugang zur grösstmöglichen Geschwindigeit

Mehr

Modul 9: Betriebssysteme. Informatik I. Modul 9: Betriebssysteme. Semantische Lücke. Definition Betriebssystem. Aufgaben eines Betriebssystems

Modul 9: Betriebssysteme. Informatik I. Modul 9: Betriebssysteme. Semantische Lücke. Definition Betriebssystem. Aufgaben eines Betriebssystems Fall Term 8, Department of Informatics, IFI, UZH, Switzerland Informatik I Prof. Dr. Burkhard Stiller Communication Systems Group CSG Department of Informatics IFI, University of Zürich Binzmühlestrasse,

Mehr

Anfragebearbeitung. Vorlesung: Dr. Matthias Schubert

Anfragebearbeitung. Vorlesung: Dr. Matthias Schubert Kapitel l5 Anfragebearbeitung Vorlesung: Dr. Matthias Schubert Skript 2009 Matthias Schubert Dieses Skript basiert auf dem Skript zur Vorlesung Datenbanksysteme II von Prof. Dr. Christian Böhm gehalten

Mehr

Codesigned Virtual Machines

Codesigned Virtual Machines Codesigned Virtual Machines Seminar Virtualisierung Philipp Kirchhofer philipp.kirchhofer@student.kit.edu Institut für Technische Informatik Lehrstuhl für Rechnerarchitektur Universität Karlsruhe (TH)

Mehr

Datenbanksystem. System Global Area. Hintergrundprozesse. Dr. Frank Haney 1

Datenbanksystem. System Global Area. Hintergrundprozesse. Dr. Frank Haney 1 Datenbanksystem System Global Area Hintergrundprozesse Dr. Frank Haney 1 Komponenten des Datenbanksystems System Global Area Program Global Area Hintergrundprozesse Dr. Frank Haney 2 System Global Area

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Vorlesungsinhalt. Recovery. G. Specht: Datenbanksysteme 11-1. Kapitel XI. Vorlesung Datenbanksysteme Univ.-Prof. Dr.

Vorlesungsinhalt. Recovery. G. Specht: Datenbanksysteme 11-1. Kapitel XI. Vorlesung Datenbanksysteme Univ.-Prof. Dr. Recovery Kapitel XI Vorlesung Datenbanksysteme Univ.-Prof. Dr. Günther Specht Universität Innsbruck Institut für Informatik Datenbanken und Informationssysteme (DBIS) Vorlesungsinhalt 11. Recovery Fehler

Mehr

Beschreiben Sie stichwortartig, was die folgenden Kommandos bewirken.

Beschreiben Sie stichwortartig, was die folgenden Kommandos bewirken. Betriebssysteme: Auswahl alter Klausuraufgaben Seite 1 Beschreiben Sie stichwortartig, was die folgenden Kommandos bewirken. a) sort < MeineDatei.txt > MeineDateiSort.txt b) find / -type d \( -name man

Mehr

Physische Datenorganisation

Physische Datenorganisation Physische atenorganisation Speicherhierarchie Hintergrundspeicher / RI ( -äume Hashing R-äume ) Überblick: Speicherhierarchie Register ache 1 8 yte ompiler 8 128 yte ache-ontroller Plattenspeicher rchivspeicher

Mehr

A Kompilieren des Kernels... 247. B Lineare Listen in Linux... 251. C Glossar... 257. Interessante WWW-Adressen... 277. Literaturverzeichnis...

A Kompilieren des Kernels... 247. B Lineare Listen in Linux... 251. C Glossar... 257. Interessante WWW-Adressen... 277. Literaturverzeichnis... 1 Einführung................................................ 1 1.1 Was ist ein Betriebssystem?............................... 1 1.1.1 Betriebssystemkern................................ 2 1.1.2 Systemmodule....................................

Mehr

B.4. B.4 Betriebssysteme. 2002 Prof. Dr. Rainer Manthey Informatik II 1

B.4. B.4 Betriebssysteme. 2002 Prof. Dr. Rainer Manthey Informatik II 1 Betriebssysteme Betriebssysteme 2002 Prof. Dr. Rainer Manthey Informatik II 1 Bekannte Betriebssysteme Windows 2000 CMS UNIX MS-DOS OS/2 VM/SP BS 2000 MVS Windows NT Solaris Linux 2002 Prof. Dr. Rainer

Mehr

In 15 einfachen Schritten zum mobilen PC mit Paragon Drive Copy 10 und Microsoft Windows Virtual PC

In 15 einfachen Schritten zum mobilen PC mit Paragon Drive Copy 10 und Microsoft Windows Virtual PC PARAGON Technologie GmbH, Systemprogrammierung Heinrich-von-Stephan-Str. 5c 79100 Freiburg, Germany Tel. +49 (0) 761 59018201 Fax +49 (0) 761 59018130 Internet www.paragon-software.com Email sales@paragon-software.com

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

Proseminar Konzepte von Betriebssystem-Komponenten Disk-Caches & Dateizugriff von Athanasia Kaisa

Proseminar Konzepte von Betriebssystem-Komponenten Disk-Caches & Dateizugriff von Athanasia Kaisa Proseminar Konzepte von Betriebssystem-Komponenten Disk-Caches & Dateizugriff von Athanasia Kaisa Massenspeichermedien sind in der Regel gegenüber dem Hauptspeicher eines Rechners viel langsamer. Da Massenspeicher

Mehr

1 Proseminar: Konzepte von Betriebssystem-Komponenten. Thema: Server OS AS/400 Referend: Sand Rainer. Server OS - AS/400

1 Proseminar: Konzepte von Betriebssystem-Komponenten. Thema: Server OS AS/400 Referend: Sand Rainer. Server OS - AS/400 1 Proseminar: Konzepte von Betriebssystem-Komponenten Server OS - AS/400 Gliederung Was ist eine AS/400? Wie ist OS/400 aufgebaut? Was kann eine AS/400? Bsp.: Logische Partitionierung 2 Proseminar: Konzepte

Mehr

Lokales Storage Teil 1

Lokales Storage Teil 1 Lokales Storage Teil 1 Zinching Dang 08. Juli 2015 1 Lokales Storage im Allgemeinen Lokales Storage im Allgemeinen Datenträger, die direkt am Host angeschlossen sind Anbindung über verschiedene Bus-Systeme

Mehr

Vorlesung: Betriebssysteme

Vorlesung: Betriebssysteme Vorlesung: Betriebssysteme T. Fahringer Institut für f r Informatik Universität t Innsbruck Thomas.Fahringer@uibk.ac.at 1 Kapitel I Betriebssysteme: Aufgaben und Überblick 2 Was ist ein Betriebssystem

Mehr

Die Linux Kernel Virtual Machine - Wo steht der Linux Hypervisor? 2. März 2008

Die Linux Kernel Virtual Machine - Wo steht der Linux Hypervisor? 2. März 2008 Die Linux Kernel Virtual Machine - Wo steht der Linux Hypervisor? 2. März 2008 Jörg Rödel Virtualization - Whats out there? Virtualisierung hat bereits längere Geschichte auf x86 Startete mit VMware Setzte

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte

Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Matthias Lange Informatikstudent, TU-Dresden 27. September 2005 http://www.matze-lange.de Warum entwickelt jemand einen Treiber für

Mehr

Das Prinzip an einem alltäglichen Beispiel

Das Prinzip an einem alltäglichen Beispiel 3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 3 Betriebssystem Überwacher

Mehr

Einsatz Flashspeicher Vorteil oder Risiko

Einsatz Flashspeicher Vorteil oder Risiko Einsatz Flashspeicher Vorteil oder Risiko Steffen Schwung Agenda o o o o o o HDD Technologie Flash Einsatzbereiche und Kostenbetrachtung Flash Typen, Aufbau und Haltbarkeit Flash als eigene Leistungsklasse

Mehr

Halt! Wo bin ich überhaupt?... C:\

Halt! Wo bin ich überhaupt?... C:\ Halt! Wo bin ich überhaupt?... C:\ FAT32 und Co Dateisysteme Datenträger FAT Forensik Bootreihenfolge Einschalten BIOS -> Power-On Self Test (POST) BIOS -> Master Boot Record (MBR) Bootsektor Betriebssystem

Mehr

Jeder Datenträger besitzt einen I-Node-Array. Jede Datei auf dem Datenträger hat einen I-Node-Eintrag.

Jeder Datenträger besitzt einen I-Node-Array. Jede Datei auf dem Datenträger hat einen I-Node-Eintrag. Einführung in die Betriebssysteme Fallstudien zu Dateisystemen Seite 1 Unix-Dateisystem Der Adreßraum einer Datei wird in gleichlange Blöcke aufgeteilt. Ein Block hat die Länge von 1 oder mehreren Sektoren

Mehr

User Level Device Driver am Beispiel von TCP

User Level Device Driver am Beispiel von TCP September 17, 2004 Einleitung Motivation für Userlevel Device Driver Probleme von Userlevel Device Driver Motivation für Userlevel Device Driver Modularität, leichterer Austausch/Erneuerung von Komponenten.

Mehr

Microsoft Server 2012 Hyper-V Replica für Oracle Database

Microsoft Server 2012 Hyper-V Replica für Oracle Database Microsoft Server 2012 Hyper-V Replica für Oracle Database Seite 1 Inhalt 1 Executive Summary... 3 2 Windows Server 2012 R2 Hyper- V Replica Technologie- Review... 3 2.1 Begriffe... 3 2.2 Konfigurationsoptionen:...

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS 2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS 2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS 2012/13 System z/hardware Teil 3 Book und System Frame el0100

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 1 Einleitung Lothar Thiele Computer Engineering and Networks Laboratory Technische Informatik 1 2 Was ist Technische Informatik? A. Ralston, E.D. Reilly: Encyclopedia of Computer

Mehr

1C02. RAID Performance Grundlagen. Wozu überhaupt über I/O Performance nachdenken?

1C02. RAID Performance Grundlagen. Wozu überhaupt über I/O Performance nachdenken? 1C2 RAID Performance Grundlagen Hermann Brunner Angerwiese 15 85567 Grafing Te l 8 92 / 328 29 Fax 8 92 / 328 42 hermann@brunner-consulting.de www.brunner-consulting.de RAID Performance Grundlagen 1 Wozu

Mehr

Informatik I WS 07/08 Tutorium 24

Informatik I WS 07/08 Tutorium 24 Info I Tutorium 24 Informatik I WS 07/08 Tutorium 24 15.11.07 Bastian Molkenthin E-Mail: infotut@sunshine2k.de Web: http://infotut.sunshine2k.de Review / Organisatorisches o Probleme bei Foliendownload?

Mehr

XEN Performance. Projektpraktikum Informatik. Arne Klein 2008-02-26. Arne Klein () XEN Performance 2008-02-26 1 / 25

XEN Performance. Projektpraktikum Informatik. Arne Klein 2008-02-26. Arne Klein () XEN Performance 2008-02-26 1 / 25 XEN Performance Projektpraktikum Informatik Arne Klein 2008-02-26 Arne Klein () XEN Performance 2008-02-26 1 / 25 1 Virtualisierung mit XEN 2 Performance von XEN Allgemeines Netzwerk-Performance IO-Performance

Mehr

Virtuelle Tape Libraries, Überblick und Merkmale. Martin Mrugalla martin.mrugalla@empalis.com

Virtuelle Tape Libraries, Überblick und Merkmale. Martin Mrugalla martin.mrugalla@empalis.com Virtuelle Tape Libraries, Überblick und Merkmale Martin Mrugalla martin.mrugalla@empalis.com Inhalt Was ist eine Virtuelle Tape Library (VTL)? Mögliche Gründe für eine VTL im TSM Umfeld Klärung der Begriffe

Mehr

Angewandte Informatik

Angewandte Informatik Angewandte Informatik Teil 2.1 Was ist Hardware? Die Zentraleinheit! 1 von 24 Inhaltsverzeichnis 3... Was ist Hardware? 4... Teile des Computers 5... Zentraleinheit 6... Die Zentraleinheit 7... Netzteil

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler

Mehr

Tuning von PostGIS mit Read- Only-Daten von OpenStreetMap

Tuning von PostGIS mit Read- Only-Daten von OpenStreetMap Tuning von PostGIS mit Read- Only-Daten von OpenStreetMap Prof. Stefan Keller (Fach-)Hochschule für Technik Rapperswil (bei Zürich) 11.11.2011 PGConf.DE - Stefan Keller 1 Was ist OpenStreetMap? Wikipedia

Mehr

Ein-/Ausgabe und Disk Scheduling. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at

Ein-/Ausgabe und Disk Scheduling. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at Ein-/Ausgabe und Disk Scheduling Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at Was interessiert uns? Charakteristika von I/O-Geräten Anforderungen an das I/O-System Realisierung

Mehr

Modellierung und Implementierung einer Schnittstelle zwischen PC und RFID-Tags. Kevin Schlieper Sönmez Ulutürk Dominik Zeiger

Modellierung und Implementierung einer Schnittstelle zwischen PC und RFID-Tags. Kevin Schlieper Sönmez Ulutürk Dominik Zeiger Modellierung und Implementierung einer Schnittstelle zwischen PC und RFID-Tags Kevin Schlieper Sönmez Ulutürk Dominik Zeiger Gliederung 2 FEIG Reader Technische Daten Speicherstrukturen Kommunikationsprotokoll

Mehr

Cloud-Computing. 1. Definition 2. Was bietet Cloud-Computing. 3. Technische Lösungen. 4. Kritik an der Cloud. 2.1 Industrie 2.

Cloud-Computing. 1. Definition 2. Was bietet Cloud-Computing. 3. Technische Lösungen. 4. Kritik an der Cloud. 2.1 Industrie 2. Cloud Computing Frank Hallas und Alexander Butiu Universität Erlangen Nürnberg, Lehrstuhl für Hardware/Software CoDesign Multicorearchitectures and Programming Seminar, Sommersemester 2013 1. Definition

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Betriebssysteme. 4y Springer. Eine kompakte Einführung mit Linux. Albrecht Achilles. Mit 31 Abbildungen

Betriebssysteme. 4y Springer. Eine kompakte Einführung mit Linux. Albrecht Achilles. Mit 31 Abbildungen Albrecht Achilles 2008 AGI-Information Management Consultants May be used for personal purporses only or by libraries associated to dandelon.com network. Betriebssysteme Eine kompakte Einführung mit Linux

Mehr

IBM Informix Tuning und Monitoring

IBM Informix Tuning und Monitoring Seminarunterlage Version: 11.01 Copyright Version 11.01 vom 25. Juli 2012 Dieses Dokument wird durch die veröffentlicht. Copyright. Alle Rechte vorbehalten. Alle Produkt- und Dienstleistungs-Bezeichnungen

Mehr

Absicherung von Linux- Rechnern mit grsecurity

Absicherung von Linux- Rechnern mit grsecurity Absicherung von Linux- Rechnern mit grsecurity Brandenburger Linux Infotag, 23. April 2005 Wilhelm Dolle, Director Information Technology interactive Systems GmbH 1 Agenda Grundlagen und Historie von grsecurity

Mehr

13. Übung mit Musterlösung

13. Übung mit Musterlösung 13. Übung mit Musterlösung 1 Lösung 1 Teil 1.Multiple Choice) Bewertung: Ein Punkt für richtige Antwort, für jede falsche Antwort ein Punktabzug. a) Für die Exponentialverteilung ist die Zeit bis zum nächsten

Mehr

Betriebssysteme K_Kap11B: Files, Filesysteme Datenstrukturen

Betriebssysteme K_Kap11B: Files, Filesysteme Datenstrukturen Betriebssysteme K_Kap11B: Files, Filesysteme Datenstrukturen 1 Files als lineare Liste File angeordnet als verkette Liste von Blöcken Jeder Block enthält Zeiger zum Nachfolger Zeiger = Adresse des Blocks

Mehr

Seminarvortrag: Hardware-Fehlertoleranz mit Hochverfügbarkeit

Seminarvortrag: Hardware-Fehlertoleranz mit Hochverfügbarkeit Seminarvortrag: Hardware-Fehlertoleranz mit Hochverfügbarkeit Agenda Motivation Hardware-Fehlertoleranz Checkpointing and Rollback Recovery Systemverfügbarkeit VM-basierte Systeme Remus Architektur Sicherung

Mehr

Kleine Speichersysteme ganz groß

Kleine Speichersysteme ganz groß Kleine Speichersysteme ganz groß Redundanz und Performance in Hardware RAID Systemen Wolfgang K. Bauer September 2010 Agenda Optimierung der RAID Performance Hardware-Redundanz richtig nutzen Effiziente

Mehr

Cloud Management und Automatisierung mit Open Source Software. Michael Eichenberger Time to Market 24. Mai 2013

Cloud Management und Automatisierung mit Open Source Software. Michael Eichenberger Time to Market 24. Mai 2013 Cloud Management und Automatisierung mit Open Source Software Michael Eichenberger Time to Market 24. Mai 2013 Übersicht Ziel Benötigte Komponenten Life Cycle der virtuellen Maschinen VM Profile VM Template

Mehr

In 15 Schritten zum mobilen PC mit Paragon Drive Copy 14 und VMware Player

In 15 Schritten zum mobilen PC mit Paragon Drive Copy 14 und VMware Player PARAGON Technologie GmbH, Systemprogrammierung Heinrich-von-Stephan-Str. 5c 79100 Freiburg, Germany Tel. +49 (0)761 59018-201 Fax +49 (0)761 59018-130 Internet www.paragon-software.com E-Mail sales@paragon-software.com

Mehr