Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen.

Größe: px

Ab Seite anzeigen:

Download "Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen."

Elly Schuster
vor 8 Jahren
Abrufe

2 Übersicht 1. Was ist Flash Memory? Einordnung Vorteile, Nachteile 2. Wie funktioniert Flash Memory? Spezielle Technologie Schreiben Lesen Seite 2

3 Übersicht 3. Wo wird Flash Memory eingesetzt? Anwendungen Probleme Herausforderungen 4. Fazit und Ausblick 5. Zusatz Ladungspumpe Fowler-Nordheim-Tunneln Seite 3

4 1. Was ist Flash Memory? Übersicht: entwickelt 1984 von Toshiba eigentlich Flash-EEPROM (Electrically Erasable Programmable Read Only Memory) Elektrischer Datenspeicher nichtflüchtig löschbar und reprogrammierbar (im Betrieb) benötigt spezielle Technologie Seite 4

5 1. Was ist Flash Memory? Nachteile: noch relativ teuer meist nur blockweise löschbar langsamer als RAM (Random Access Memory) begrenzte Anzahl von Schreibzyklen redundante Zellen nötig Seite 5

6 1. Was ist Flash Memory? Vorteile: schnell (z.b. write: Flash: 1µs-1ms EEPROM 1ms-10ms) hoher Datendurchsatz geringer Energieverbrauch sehr kompakt mehr Schreibzyklen als ältere EPROMs Seite 6

7 1. Was ist Flash Memory? Boom: Speicherkartenverkäufe bei Toshiba (kumuliert) * 100M 200M 300M 400M Quelle: [1] Preisentwicklung Preise pro GB * 2008* 2009* 2010* * = Hochrechnung Quelle: [2] Seite 7

2003 2005 2007* 100M 200M 300M 400M Quelle: [1]

8 2. Wie funktioniert Flash Memory? Zunächst: wie funktioniert er NICHT? Kein Kondensator wie bei DRAM Also auch kein Refresh nötig Quelle: [3] Keine Inverterschleife wie bei SRAM Also auch kein VDD und GND nichtflüchtig / non-volatile! Quelle: [3] Seite 8

9 2. Wie funktioniert Flash Memory? Wo liegt die Information? Der Floating Gate Transistor Control Gate Floating Gate (isoliert) Oxid (Isolation) Hier liegt die Information: Ladung (neg.) oder keine Ladung Drain (n+) Source (n+) Substrat (p-) Quelle: [4] Seite 9

(isoliert) Oxid (Isolation) Hier liegt die Information: Ladung

10 2. Wie funktioniert Flash Memory? Wie wird das Floating Gate manipuliert? Ladung aufbringen: 1) CG: +18V Verfahren: 2) S: 0V n+ 2) D: +18V hot electron injection n+ p- Elektronen ab 3.3eV heiß genug Quelle: [4] Seite 10

11 2. Wie funktioniert Flash Memory? Wie wird das Floating Gate manipuliert? Ladung abziehen: 1) CG: 0V 2) S: 'z' n+ 2) D: +18V n+ p- Elektronen tunneln zurück ins Substrat. Quelle: [4] Seite 11

12 2. Wie funktioniert Flash Memory? Wie wird ein Bit gelesen? Versuche, Transistor durchzuschalten 1) CG: +5V 2) S: 0V n+ 2) D: +5V n+ p- Prinzipiell n-kanal-mosfet mit variablem VT Quelle: [4] Seite 12

13 2. Wie funktioniert Flash Memory? Wie wird ein Bit gelesen? IDS zeigt das Bit an: ΔVT Vorsicht vor Over-Erase Quelle: [4] Seite 13

14 2. Wie funktioniert Flash Memory? Zwei Hauptprobleme: Endurance Nutzungszeit bis zu spürbarer Degradation Oxid wird beim Schreiben beschädigt Dünnes Oxid verwenden Retention Zeit, in der Ladung garantiert auf FG bleibt Dickes Oxid verwenden Seite 14

Degradation Oxid wird beim Schreiben beschädigt Dünnes Oxid

15 2. Wie funktioniert Flash Memory? Von der Zelle zum Chip: Zwei Architekturen Quelle: [5] Seite 15

16 2. Wie funktioniert Flash Memory? Von der Zelle zum Chip: Zuerst wurde NOR Architektur verwendet: Lesen: - Bitline precharged - Wordline aktiviert - Wenn FG 'leer' ist, dann Bitline pulled low. Quelle: [3] Seite 16

17 2. Wie funktioniert Flash Memory? Von der Zelle zum Chip: Noch kompakter: NAND Vbias = 5V Transistor leitet unabhängig von seiner FG-Ladung! (mit anderer Dotierung!) Verschobene Kennlinien durch entsprechende Dotierung 1 0 Quelle: [4],[5] Seite 17

18 2. Wie funktioniert Flash Memory? Von der Zelle zum Chip: Noch kompakter: NAND (mit anderer Dotierung!) Vbias = 5V Transistor leitet unabhängig von seiner FG-Ladung! Quelle: [5] Seite 18

19 2. Wie funktioniert Flash Memory? Von der Zelle zum Chip: NAND blockorientiert, denn Kompakter: bis 2GB auf einem Chip Zeilen werden seriell ausgelesen Read/Write - Blockgröße ist 4KB Erase Blockgröße ist aber 64KB Vor Schreiben aber Löschen nötig! NOR mit mehr Leitungen einzeln adressierbar Mehr Leitungen: 64MB auf einem Chip Einzelne Worte adressierbar Seite 19

werden seriell ausgelesen Read/Write - Blockgröße ist 4KB Erase Blockgröße ist aber 64KB

20 3. Wo wird Flash Memory eingesetzt? Speicherkarten für Foto, Audio, Video, Navi universelle Schnittstellen zum Datenaustausch USB-Sticks Handys, PDAs, etc Speicherkarten: SecureDigital SD CompactFlash CF MultiMediaCard MMC Quelle: [6] BIOS auf Mainboards (Testsamples/Demos) Seite 20

zum Datenaustausch USB-Sticks Handys, PDAs, etc Speicherkarten:

21 3. Wo wird Flash Memory eingesetzt? Hybrid Hard Disk (HHD) Strom sparen (Motor, Aktuatoren) Flash als Cache z.b. 128MB Noch(!) kein deutlicher Performancevorteil, da oft kleine Datenpakete Brauchte intelligente Controller Fehlerkorrektur nötig... Quelle: [7] Seite 21

22 3. Wo wird Flash Memory eingesetzt? Fehlerkorrektur: Demand Paging Auch wiederholtes Lesen erzeugt Fehler Quelle: [8] (Zellen werden aber nicht beschädigt) Seite 22

23 3. Wo wird Flash Memory eingesetzt? Fehlerkorrektur: Grund z.b. Read Disturb: Fehlerkorrektur durch Controller nötig Quelle: [9] Seite 23

24 3. Wo wird Flash Memory eingesetzt? Fehlerkorrektur: ECC: Hamming Code erzeugt Overhead Verfügbar dafür sind 64Byte für 2KB page Quelle: [10] Seite 24

3. Wo wird Flash Memory eingesetzt? Solid State Drive Soll HDDs (Hard Disk Drive) ersetzen Datendurchsatz inzw. vergleichbar mit HDDs. Zugriffszeiten: 0.1ms vs.

25 3. Wo wird Flash Memory eingesetzt? Solid State Drive Soll HDDs (Hard Disk Drive) ersetzen Datendurchsatz inzw. vergleichbar mit HDDs. Zugriffszeiten: 0.1ms vs. 10ms Problem: Endurance der frequentierten Zellen Kontinuierliches Schreiben aber nicht, da immer Löschen+Schreiben, statt Überschreiben. Quelle: [11] Seite 25

26 3. Wo wird Flash Memory eingesetzt? Probleme beim Einsatz: Defekte Blöcke bei Auslieferung: Bad block list immer beim boot pflegen Zusätzliche Defekte während des Betriebs: Maßnahme: ECC Wenn ECC zu oft, dann bad block flag Vermeidung: intelligente Adressumsetzung, virt. zu phys. Adressen remappen, Last verteilen Lösung: Wear Leveling Mechanismus im Controller Seite 26

27 4. Ausblick Werbung Kapazität x128 Technologie Tricks? Quelle: [12] :5 Seite 27

28 4. Ausblick Der nächste Schritt - MLC: SingleLevelCell (SLC) wird MultiLevelCell (MLC): 4 Zustände (Level) auf einem FG (2bit) Idee schon alt (1987). Massenproduktion erst jetzt. Seite 28

29 4. Ausblick Der nächste Schritt - MLC: genauere Leseverstärker ( sense amps ) nötig mehr error correction (hardware/software) Zelle früher unbrauchbar (degradation) weniger Fläche pro Bit Quelle: [13] Seite 29

30 4. Ausblick Weitere Schritte: 4bit MLC schon in Aussicht Noch kompakter: Floating Gate ersetzen Quelle: [14] 40nm-Produktion: der Prozessorfertigung durch einfache Struktur um eine Generation voraus Seite 30

31 4. Ausblick Weitere Schritte: Sehr enges 3D-Packaging ohne Ball-Kotakte 4x 2GB = 8GB more to come Quelle: [15] Seite 31

32 4. Ausblick Fazit: Alles begann als ROM Inzwischen so dicht aber auch schnell genug, dass es als Festplatte (SSD) bzw. als NVRAM/Cache eingesetzt wird Herausforderungen an Entwickler Gute Aussichten für Anwender Seite 32

33 5. Zusatz Chargepump - Ladungspumpe: Spannung verdoppeln: 1) Q = C * VDD oder VDD = Q / C 2) Neue Potentialdifferenz: Vout - VDD = Q / C ; Q bleibt Quelle: [16] also: VDD = Vout - VDD also: Vout = 2*VDD Seite 33

34 5. Zusatz Fowler-Nordheim-Tunneln bei NAND-Flash: Quelle: [5] Seite 34

35 5. Zusatz Passier -Wahrscheinlichkeit e--aufprall auf Potentialbarriere der Höhe Vo klassisch quantenmech. E/Vo (Normierung) Quelle: [17] Seite 35

36 5. Zusatz e- beschrieben durch Wellenfunktion: Betragsquadrat interpretiert als Wahrscheinlichkeitsdichtefunktion E x Quelle: [18] Seite 36

37 Quellen [1] "Card Shippings", Toshiba [2] "Prices per Gigabyte", IDC (Framingham, Massachusetts) taken from: [3] "SRAM Zelle", "DRAM Zelle", "NOR Flash", Prof. Dr. P. Fischer, Universität Mannheim taken from: (Vorlesungsfolien, Speicher) [4] "Floating Gate Transistor", "Delta V", [5] "NAND vs. NOR", "Tunneling", Toshiba taken from: [6] "USB Stick open, damaged", Wikipedia [7] "HHD Schema", Microsoft taken from: [8] "Demand Paging", Micron [9] "Read Disturb", Micron (registration needed, click "Download the Webinar") Seite 37

38 Quellen [10] "ECC", Micron [11] "SSD", [12] "NAND-Flash-Entwicklung", Samsung [13] "SLC vs MLC", Datalight [14] "Electret", nature journal (Gerwin Gelinck, Nature 445, ) [15] "µpilr Interconnect Platform", Tessera [16] "Charge Pump", Louie Pylarinos, Edward S. Rogers Sr., University of Toronto [17] "Transmission probability", Wikipedia [18] "Fowler-Nordheim-Tunneling", High Temperature Science Laboratories, University of Sheffield Seite 38

Ähnliche Dokumente

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme SSDs und Flash Memory Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme Seite 2 Inhalt Motivation Aufbau und Funktionsweise NAND vs NOR SLC vs MLC Speicherorganisation Vergleich mit konventionellen