Supercomputer Blue Gene/L

Größe: px
Ab Seite anzeigen:

Download "Supercomputer Blue Gene/L"

Transkript

1 FH Giessen Friedberg Supercomputer Blue Gene/L Sven Wagner

2 Übersicht Einführung Supercomputer Begriffe Geschichte TOP500 Anwendung 2

3 Übersicht Blue Gene/L Historie Architektur & Packaging ASIC Netzwerk Software Anwendungsbeispiel Zusammenfassung und Fazit 3

4 Supercomputer Definition Was macht einen Supercomputer aus? operieren im obersten Leistungsbereich hohe Rechenleistung durch viele Prozessoren Parallelrechner Cluster mit Knoten oder Vektorrechner 4

5 Supercomputer Begriffe FLOPS = FLoating point OPerations per Second Anzahl der Gleitkommazahl-Operationen (Additionen oder Multiplikationen), pro Sekunde ausgeführt Intel Pentium 4 Prozessor ( 3 GHz) leistet ca 6 GFLOPS Benchmark Linpack lineare Gleichungssysteme FORTRAN aber auch C, C++, Pascal oder Java 5

6 Supercomputer Historie 1976 Cray MFLOPS Los Alamos National Labartory, New Mexico (USA) 1997 Intel ASCI Red 1,338 TFLOPS Sandia National Laboratories, New Mexico (USA) 2004 Blue Gene/L 70,72 TFLOPS Lawrence Livermore National Laboratory, Kalifornien (USA) 2007 Blue Gene/L 280,6 TFLOPS Lawrence Livermore National Laboratory, Kalifornien (USA) 6

7 Supercomputer TOP500 Juni BlueGene/L: 280,6 TFLOPS Lawrence Livermore National Laboratory (USA) PowerPC 440-Prozessoren 700 MHz 2. Jaguar (Cray TX3): 101,7 TFLOPS Oak Ridge National Lab (USA) DC-Opteron, 2.6 GHz 3. Red Storm (Cray): 101,4 TFLOPS Sandia National Labs (USA) DC-Opteron, 2.4 GHz 7

8 Supercomputer Entwicklung 8

9 Supercomputer Anwendungen Simulationen Echtzeit-Datenverarbeitung Off-line Datenanalyse Anwendungen in großen amerikanischen Forschungslabors 9

10 Blue Gene/L Historie 1999 IBM kündigt Blue Gene Projekt 5 Jahre, 100 Millionen US Dollar Investition Entwicklung eines PFLOPS skalierbaren Supercomputer 2001 Partnerschaft mit LLNL 2004 Blue Gene/L ist auf Platz 1 der TOP500 Liste 70,72 TFLOPS mit Prozessoren 2007 Blue Gene/Q bis PFLOPS 10

11 Blue Gene/L Lawrence Livermore National Laboratory 11

12 Blue Gene/L Entwicklungsgrundsätze parallele Prozesse => skalierbar Kosten senken Verwendung üblicher Supercomputer Software (zb. MPI) Ausfallsicherheit, Verfügbarkeit und Wartbarkeit Skalierbarkeit 12

13 Blue Gene/L Entwicklungsgrundsätze Komplexität und Grösse reduzieren ~25KW/rack ist Maximum für die Kühlung performance/power Verhältnis verbessern 700MHz PowerPC440 für ASIC ideal (FLOP/Watt) On chip: kompletter ASIC (SoC) ohne Hauptspeicher Off chip: Maximale Anzahl von Knoten in einem Rack 13

14 Blue Gene Supercomputer Blue Gene/L Customer Sites IBM Sites 14

15 Blue Gene/L Packaging Rack 32 Node Cards System System 64 Racks, 64x32x32 Node Card (32 chips 4x4x2) 16 compute, 0-2 IO cards 180/360 TF/s 32 TB Compute Card 2.8/5.6 TF/s 512 GB 2 chips, 1x2x1 Chip 2 processors 2.8/5.6 GF/s 4 MB 5.6/11.2 GF/s 1.0 GB 90/180 GF/s 16 GB 15

16 Blue Gene/L Packaging Knoten: ASIC + DRAM Bis zu 32*32*64 (skalierbar) = Knoten 5 Netzwerke verbinden Knoten-Knoten & Knoten-Welt 16

17 Dual Node Compute Card 206 mm (8.125 ) wide, 54mm high (2.125 ), 14 layers, single sided, ground referenced Heatsinks designed for 15W 9 x 512 Mb DRAM; 16B interface; no external termination Metral 4000 high speed differential connector (180 pins) 17

18 16 compute cards Supercomputer Blue Gene/L Midplane (450 pins) torus, tree, barrier, clock, Ethernet service port Ethernet- JTAG FPGA 2 optional IO cards Custom dual voltage, dc-dc converters; I2C control 32- way (4x4x2) node card 18 IO Gb Ethernet connectors through tailstock Latching and retention

19 Blue Gene/L Verkabelung X Cables Y Cables Z Cables 19

20 Blue Gene/L Link Knoten 20

21 Blue Gene/L Service Knoten 21

22 Blue Gene/L ASIC Daten 2 IBM PowerPC 440 FPU 700 MHz Torus & Ethernet Lockbox & SRAM 32 kb L1 Cache 2 kb L2 Cache 4 MB EDRAM L3 Cache ext. Hauptspeicher 512MB DRAM erweiterbar bis 2GB 22

23 BlueGene/L System-on-a-Chip Chip Area usage Cell Count Transistor Count Placeable Objects Clock Freq. Power Dissipation Bit Count edram Bit Count esram 57M 95M 1.1M 700MHz 13W 38M 2.6M 23

24 Blue Gene/L ASIC technische Daten IBM CU-11 (130 nm Technologie) 11 x 11 mm 25 x 32 mm CBGA 474 pins, 328 signal 1.5/2.5 Volt 24

25 Blue Gene/L Netzwerke 64 x 32 x 32 drei Dimensionales Torus Global Collective Network Global Barrier and Interrupt Network I/O Network (Gigabit Ethernet) Service Network Optimiert für Parallelprogrammierung (MPI) 25

26 Blue Gene/L Netzwerk Verbindungen 3-D Torus verbindet alle Rechenknoten (65,536) virtual-cut-through (VCT) Routing Bandbreite 175MBit/s bidirektional hohe Bandbreite durch geringe Distanz Deadlockfrei Quelle: 26

27 Blue Gene/L Netzwerk Verbindungen Global Collective Network Broadcast Funktionalität Baumstruktur 2.8 GB Ethernet point to point messaging zwischen I/O und Rechen Knoten 27

28 Blue Gene/L Netzwerk Verbindungen Barriernetzwerk schützt das Gesamtsystem bei Fehlern und regelt das Abschalten der Racks Kontrollnetzwerk Booten, Überwachung und Diagnose JTAG, FPGA Control Gigabit Ethernet Integriert im ASIC Aktiv in den I/O Knoten 28

29 Blue Gene/L 2 Modi pro Knoten Virtual Node Mode beide Prozessoren führen je einen MPI Task aus beide Prozessoren rechnen Co Prozessor Mode ein Prozessor rechnet der andere ist für die Kommunikation zuständig (MPI) die Kommunikation der Prozessoren in einem Knoten erfolgt über den L3 Cache im ASIC (scratchpad) 29

30 Blue Gene/L System Software Rechenknoten Compute Node Kernel (CNK) einfache Software Anbindung an Torus und Tree Netzwerk I/O Knoten Linux Kernel (angepasst an PowerPC 440) keine Anwendungen nur System Software Anfragen von Rechenknoten 30

31 Blue Gene/L System Software Service Knoten Single Multiprocessor Rechner mit gängigen OS Kontrolle über das ganze System midplane Monitoring Front-End Knoten Linux Kernel GNU Tool Chain (binutils, gcc, glibc und gdb), IBM XL Compiler Login und Kontroll Rechner für Service Knoten 31

32 Blue Gene/L Software Übersicht 32

33 Blue Gene/L System Software Architektur 64 Rechenknoten und 1 I/O Knoten = pset (logisch) 33

34 Blue Gene/L Software Ein Programm und viele Daten Programm pro CPU einmal starten Daten aufteilen Nachrichtenaustausch zwischen Prozessen Ergebnisse sammeln 34

35 Blue Gene/L Software MPI (MPICH2) 3D Torus Netzwerk mit VCT Routing point to point: MPI_SEND, MPI_RECV Global broadcast tree network (Latenzzeit ~2,5µs) collectives: MPI_GATHER, MPI_SCATTER Global interrupt network (Latenzzeit ~1,5µs) fast MPI_BARRIER IBM XL Compiler XL C,XL C++,XL Fortran 35

36 Anwendungen On-line Datenverarbeitung Antennen in NL und D einfache Antennen univ. Einsatz versch. Sensoren versch. Anwendungen z.b. Windmessung für Windparks 6 Blue Gene/L Racks mit 37 Terabit/s WAN lofar.org Kosten ca 50 Mill. EURO 36

37 Supercomputer Anwendungen Biophysik am Forschungszentrum Jülich (FZJ): Proteinfaltung Quelle: Forschungszentrum Jülich, Prof. Uli Hansmann (FZJ), Dr. A. Baumgärtner (FZJ) 37

38 Blue Gene/L Fazit spezielle Hardware strukturierter, skalierbarer Aufbau extreme Rechenleistung hohe Kosten und Verbrauch komplexes Anwendungsgebiet 38

39 Quellen IBM Journal of Research and Development TOP500 Supercomputer Sites Lawrence Livermore National Laboratory Forschungszentrum Juelich 39

BlueGene. Seminarvortrag WS 2004/05 Sven Kapferer Lehrstuhl für Rechnerarchitektur Universität Mannheim

BlueGene. Seminarvortrag WS 2004/05 Sven Kapferer Lehrstuhl für Rechnerarchitektur Universität Mannheim BlueGene Seminarvortrag WS 2004/05 Sven Kapferer Lehrstuhl für Rechnerarchitektur Universität Mannheim Gliederung Einführung Motivation Vergleich mit anderen Architekturen Architektur des BlueGene Hierarchische

Mehr

Rechnerarchitektur. Beispielarchitekturen: IBM BlueGene

Rechnerarchitektur. Beispielarchitekturen: IBM BlueGene 12 Rechnerarchitektur Sommersemester 2015 Beispielarchitekturen: IBM BlueGene Michael Engel Informatik 12 TU Dortmund 2015/07/14 IBM BlueGene Familie von Hochleistungsrechnern Massiv paralleles System

Mehr

Spielst du noch oder rechnest du schon?

Spielst du noch oder rechnest du schon? Spielst du noch oder rechnest du schon? Mit Spielkonsole und Co. zum Supercomputer der Zukunft Fachbereich Elektrotechnik und Informationstechnik Fachhochschule Bielefeld University of Applied Sciences

Mehr

ModProg 15-16, Vorl. 13

ModProg 15-16, Vorl. 13 ModProg 15-16, Vorl. 13 Richard Grzibovski Jan. 27, 2016 1 / 35 Übersicht Übersicht 1 Supercomputing FLOPS, Peak FLOPS Parallelismus Praktische Aspekte 2 Klausur von 2009 2 / 35 Supercomputing: HPC Modellierung

Mehr

Das HLRN-System. Peter Endebrock, RRZN Hannover

Das HLRN-System. Peter Endebrock, RRZN Hannover Das HLRN-System Peter Endebrock, RRZN Hannover vorweg (1) Heute Vorträge im Dreierpack: Peter Endebrock: Das HLRN-System Gerd Brand: MPI Simone Knief: OpenMP Peter Endebrock, RRZN Hannover, Kolloquium,

Mehr

Distributed Memory Computer (DMC)

Distributed Memory Computer (DMC) Distributed Memory Computer (DMC) verteilter Speicher: jeder Prozessor kann nur auf seinen lokalen Speicher zugreifen Kopplung mehrerer Prozessoren über E/A-Schnittstellen und Verbindungsnetzwerk, nicht

Mehr

Ein kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1

Ein kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1 Ein kleiner Einblick in die Welt der Supercomputer Christian Krohn 07.12.2010 1 Vorschub: FLOPS Entwicklung der Supercomputer Funktionsweisen von Supercomputern Zukunftsvisionen 2 Ein Top10 Supercomputer

Mehr

Linux in allen Lebenslagen. Diskless Cluster und Lustre Erfahrungsbericht zum CHiC. Frank Mietke. Chemnitzer Linux-Tage 2007

Linux in allen Lebenslagen. Diskless Cluster und Lustre Erfahrungsbericht zum CHiC. Frank Mietke. Chemnitzer Linux-Tage 2007 Linux in allen Lebenslagen Diskless Cluster und Lustre Erfahrungsbericht zum CHiC Fakultätsrechen- und Informationszentrum (FRIZ) / Professur Rechnerarchitektur Technische Universität Chemnitz Chemnitzer

Mehr

Ruprecht-Karls-Universität Heidelberg

Ruprecht-Karls-Universität Heidelberg Ruprecht-Karls-Universität Heidelberg PS: Themen der technischen Informatik Sommersemester 2013 Referentin: Hanna Khoury Betreuer: Prof. Dr. Ulrich Brüning, Dr. Frank Lemke Datum: 10.06.2014 1) Einige

Mehr

Inhalt. Prozessoren. Curriculum Manfred Wilfling. 28. November HTBLA Kaindorf. M. Wilfling (HTBLA Kaindorf) CPUs 28. November / 9

Inhalt. Prozessoren. Curriculum Manfred Wilfling. 28. November HTBLA Kaindorf. M. Wilfling (HTBLA Kaindorf) CPUs 28. November / 9 Inhalt Curriculum 1.4.2 Manfred Wilfling HTBLA Kaindorf 28. November 2011 M. Wilfling (HTBLA Kaindorf) CPUs 28. November 2011 1 / 9 Begriffe CPU Zentraleinheit (Central Processing Unit) bestehend aus Rechenwerk,

Mehr

Cell and Larrabee Microarchitecture

Cell and Larrabee Microarchitecture Cell and Larrabee Microarchitecture Benjamin Grund Dominik Wolfert Universität Erlangen-Nürnberg 1 Übersicht Einleitung Herkömmliche Prozessorarchitekturen Motivation für Entwicklung neuer Architekturen

Mehr

Orientierungsveranstaltungen 2009 Informatikstudien der Universität Wien

Orientierungsveranstaltungen 2009 Informatikstudien der Universität Wien Orientierungsveranstaltungen 2009 Informatikstudien der Universität Wien Scientific Computing 07. Oktober 2009 Siegfried Benkner Wilfried Gansterer Fakultät für Informatik Universität Wien www.cs.univie.ac.at

Mehr

XSC. Reimar Bauer, Rebecca Breu. Dezember 2008. Forschungszentrum Jülich. Weihnachtsfeier, 10. Dezember 2008 1

XSC. Reimar Bauer, Rebecca Breu. Dezember 2008. Forschungszentrum Jülich. Weihnachtsfeier, 10. Dezember 2008 1 XSC Reimar Bauer, Rebecca Breu Forschungszentrum Jülich Dezember 2008 Weihnachtsfeier, 10. Dezember 2008 1 Supercomputing I I Forschungszentrum Ju lich mischt da mit Zweimal im Jahr gibt es eine Top 500-Liste

Mehr

-0 FDDI-Anschluß. m 256MB. m 512 MB Memory. Parallelrechner IBM SP. HRZ Uni Marburg. Frame 2. Frame 3. Frame 1. Ethernet mit allen Knoten

-0 FDDI-Anschluß. m 256MB. m 512 MB Memory. Parallelrechner IBM SP. HRZ Uni Marburg. Frame 2. Frame 3. Frame 1. Ethernet mit allen Knoten HRZ Uni Marburg Parallelrechner IBM SP Ethernet mit allen Knoten 3 externe SSADisks 12 * 4.5 GB Parallele Filesysteme 8 * 4.5 GB Benutzer- Filesysteme SP Switch SP Switch SP Switch ~ 128MB m 256MB m 512

Mehr

Parallele Rechnerarchitektur II

Parallele Rechnerarchitektur II Parallele Rechnerarchitektur II Stefan Lang Interdisziplinäres Zentrum für Wissenschaftliches Rechnen Universität Heidelberg INF 368, Raum 532 D-692 Heidelberg phone: 622/54-8264 email: Stefan.Lang@iwr.uni-heidelberg.de

Mehr

Der neue Hessische Hochleistungsrechner HHLR

Der neue Hessische Hochleistungsrechner HHLR Der neue Hessische Hochleistungsrechner HHLR Erste Erfahrungen Norbert Conrad, conrad@hrz.tu-darmstadt.de ZKIHessen 26.8.2002 1 Darmstädter Hochleistungsrechner 1987: IBM 3090 VF ( 2 x 0,12 GFLOPS Vektor

Mehr

High Performance Computing

High Performance Computing High Performance Computing SS 2002 PD Dr. A. Strey Abteilung Neuroinformatik, Universität Ulm Email: strey@informatik.uni-ulm.de Inhalt Einführung hohe Leistung durch Parallelität! kurze Historie des High

Mehr

Embedded Linux für SoC Applikationen

Embedded Linux für SoC Applikationen Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung

Mehr

Erfahrungen bei der Installation und vergleichende Messungen zu verschiedenen MPI Implementierungen auf einem Dual Xeon Cluster

Erfahrungen bei der Installation und vergleichende Messungen zu verschiedenen MPI Implementierungen auf einem Dual Xeon Cluster Erfahrungen bei der Installation und vergleichende Messungen zu verschiedenen MPI Implementierungen auf einem Dual Xeon Cluster Sven Trautmann Technische Universität Chemnitz svtr@informatik.tu-chemnitz.de

Mehr

HPC und paralleles Rechnen

HPC und paralleles Rechnen Prof. Dr. Dieter Kranzlmüller Dr. Nils gentschen Felde Dr. Karl Fürlinger Stephan Reiter Christian Straube HPC und paralleles Rechnen Workshop im Rahmen des Informatik-Probestudiums 2012 1 Überblick/Agenda

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

Device Treiber für FlexPath- Netzwerkprozessoren

Device Treiber für FlexPath- Netzwerkprozessoren Device Treiber für FlexPath- Netzwerkprozessoren Michael Meitinger Rainer Ohlendorf Dr. Thomas Wild Prof. Dr. Andreas Herkersdorf 1 Übersicht Übersicht FlexPath Einsatz von Device Treibern in der FlexPath

Mehr

Einleitung. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg

Einleitung. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg Technologische Trends Historischer Rückblick Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Technologische Trends Historischer Rückblick Übersicht

Mehr

Ausblick auf den HLRN III - die neue HPC Ressource für Norddeutschland

Ausblick auf den HLRN III - die neue HPC Ressource für Norddeutschland Ausblick auf den HLRN III - die neue HPC Ressource für Norddeutschland Holger Naundorf RRZN Leibniz Universität IT Services Schloßwender Straße 5 30159 Hannover naundorf@rrzn.uni-hannover.de 14. März 2013

Mehr

Prof. Dr. Vincent Heuveline

Prof. Dr. Vincent Heuveline Supercomputer und Hochleistungsrechner Perspektiven und Herausforderungen aus heutiger Sicht Prof. Dr. Vincent Heuveline Hochleistungsrechner, Supercomputer: Quid? Hochleistungsrechner, Supercomputer:

Mehr

Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007

Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007 Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007 Einleitung 1/50 2006/10/09 Übersicht 1 Einleitung 2 Technologische

Mehr

CHiC Chemnitzer Hochleistungs-Linux Cluster. Stand HPC Cluster CHiC. Frank Mietke, Torsten Mehlan, Torsten Höfler und Wolfgang Rehm

CHiC Chemnitzer Hochleistungs-Linux Cluster. Stand HPC Cluster CHiC. Frank Mietke, Torsten Mehlan, Torsten Höfler und Wolfgang Rehm CHiC er Hochleistungs-Linux Cluster Stand HPC Cluster CHiC, Torsten Mehlan, Torsten Höfler und Wolfgang Rehm Fakultätsrechen- und Informationszentrum (FRIZ) / Professur Rechnerarchitektur Technische Universität

Mehr

Embedded VisionBox und VisionCam

Embedded VisionBox und VisionCam Industrial Vision Days 2007: Embedded VisionBox und VisionCam Übersicht Megatrend Embedded warum sind Embedded Systeme erfolgreich? VisionBox Touch der Integrator freut sich der Bediener lacht! VisionCam

Mehr

Zum Aufwärmen nocheinmal grundlegende Tatsachen zum Rechnen mit reelen Zahlen auf dem Computer. Das Rechnen mit Gleitkommazahlen wird durch den IEEE

Zum Aufwärmen nocheinmal grundlegende Tatsachen zum Rechnen mit reelen Zahlen auf dem Computer. Das Rechnen mit Gleitkommazahlen wird durch den IEEE Zum Aufwärmen nocheinmal grundlegende Tatsachen zum Rechnen mit reelen Zahlen auf dem Computer. Das Rechnen mit Gleitkommazahlen wird durch den IEEE 754 Standard festgelegt. Es stehen sogenannte einfach

Mehr

Verteidigung der Bachelorarbeit, Willi Mentzel

Verteidigung der Bachelorarbeit, Willi Mentzel Verteidigung der Bachelorarbeit, Willi Mentzel Motivation U.S. Energy Consumption Breakdown 3x Durchschnittliche Leistungsaufnahme 114 Millionen kw Hohes Optimierungspotential 2 Ziele für Energieoptimierung

Mehr

HLRN III - HPC Ressource für Norddeutschland

HLRN III - HPC Ressource für Norddeutschland HLRN III - HPC Ressource für Norddeutschland Holger Naundorf RRZN Leibniz Universität IT Services Schloßwender Straße 5 30159 Hannover naundorf@rrzn.uni-hannover.de 23. September 2014 Inhalt Der HLRN Verbund

Mehr

Übersicht. Einleitung. Übersicht. Architektur. Dr.-Ing. Volkmar Sieh WS 2008/2009

Übersicht. Einleitung. Übersicht. Architektur. Dr.-Ing. Volkmar Sieh WS 2008/2009 Übersicht Einleitung 1 Einleitung Dr.-Ing. Volkmar Sieh 2 Technologische Trends Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 3 Historischer

Mehr

Auf die Plätze - fertig los! OSL Unified Virtualisation Environment

Auf die Plätze - fertig los! OSL Unified Virtualisation Environment Auf die Plätze - fertig los! OSL Unified Virtualisation Environment Die hyperkonvergente VM-Infrastruktur von OSL OSL Technologietage Berlin, September 2015 Was zeigen wir? Inbetriebnahme 1 Compute Node

Mehr

Clearspeed. Matthias Kunst.

Clearspeed. Matthias Kunst. Clearspeed Matthias Kunst MatthiasKunst@gmx.de 1 Inhalt Einführung Struktur und Leistung Komponenten CSX600 Prozessorarchitektur Anwendungsbereich und Systemintegration Ausblick und Fazit 2 Einleitung

Mehr

Einleitung Performance Netzwerk Leistungsaufnahme Skalierbarkeit Sicherheit Zuverlässigkeit Kompatibilität. Ziele und Maße. Dr.-Ing.

Einleitung Performance Netzwerk Leistungsaufnahme Skalierbarkeit Sicherheit Zuverlässigkeit Kompatibilität. Ziele und Maße. Dr.-Ing. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Performance 3 Netzwerk 4 Leistungsaufnahme 5 Skalierbarkeit 6 Sicherheit

Mehr

Supercomputer - Eine einfache Einführung

Supercomputer - Eine einfache Einführung Supercomputer - Eine einfache Einführung Christian Külker v0.3 2013-01-10 http://christian.kuelker.info/speech/2013-01-10-munich/2013-01-10_supakon_nyumon_de_03.pdf Christian Külker (ETH Lab) Supercomputer

Mehr

Eine kurze Einführung in Rechnerarchitektur und Programmierung von Hochleistungsrechnern als zentrales Werkzeug in der Simulation

Eine kurze Einführung in Rechnerarchitektur und Programmierung von Hochleistungsrechnern als zentrales Werkzeug in der Simulation Eine kurze Einführung in Rechnerarchitektur und Programmierung von Hochleistungsrechnern als zentrales Werkzeug in der Simulation Dr. Jan Eitzinger Regionales Rechenzentrum (RRZE) der Universität Erlangen-Nürnberg

Mehr

Performanceoptimierung von parallelen Programmen Die Formel 1 der Informatik. Philipp Gschwandtner, Universität Innsbruck, 28.

Performanceoptimierung von parallelen Programmen Die Formel 1 der Informatik. Philipp Gschwandtner, Universität Innsbruck, 28. Performanceoptimierung von parallelen Programmen Die Formel 1 der Informatik Philipp Gschwandtner, Universität Innsbruck, Was ist Hochleistungsrechnen? Englisch HPC High Performance Computing Wikipedia:

Mehr

step Electronic GmbH

step Electronic GmbH step Electronic GmbH Produktvorstellung step Micro OPS-76x Serie Open Pluggable Specification 1 OPS Standard OPS = Open Pluggable Specification Der aktuelle Standard für Digital Signage Hardware ist Intels

Mehr

Supercomputing 2003: Nichts geht ohne Linux

Supercomputing 2003: Nichts geht ohne Linux DECUS Symposium 2003 Supercomputing 2003: Nichts geht ohne Linux presented by Roland Fehrenbacher transtec AG Decus Symposium 2003 1 THE EUROPEAN IT FACTORY Übersicht! Linux Beowulf Cluster Ein neuer Standard

Mehr

Gemeinsames TUM-LMU Seminar

Gemeinsames TUM-LMU Seminar Gemeinsames TUM-LMU Seminar Hochleistungsrechner: Aktuelle Trends und Entwicklungen Einführungsveranstaltung 20. Oktober 2016 LMU München Amalienstr. 73A, Raum 112 Web: http://www.lrr.in.tum.de/lehre/wintersemester-1617/seminare/hochleistungsrechneraktuelle-trends-und-entwicklungen/

Mehr

Next generation of Power

Next generation of Power Next generation of Power 29. April Executive Briefing Center Böblingen Volker Haug Power Systems Architekt Mitglied des IBM Technical Expert Council (TEC) IBM Deutschland GmbH Systems & Technology Group

Mehr

HPC an der Uni Mainz

HPC an der Uni Mainz Einwicklung vom ersten Top500 Rechner bis zum AHRP HPC - AHRP - ZKI Markus Tacke, ZDV, Universität Mainz AK Supercomputer Kaiserslautern 19.4.2012 ZDV: CC NUMA 1.1.1995: Convex SPP1000/16 16 PA Risc 7100

Mehr

PROVIGO MICROSOFT NAS 2170M

PROVIGO MICROSOFT NAS 2170M PROVIGO MICROSOFT NAS 2170M II 2 HE Rackmount II Bis zu 8x SATA3/SAS2 3.5" hotswap HDDs/SSDs II 1x Intel Xeon E3 12XX v3 CPU II 2x Gigabit Ethernet LAN Ports Basis Spezifikationen Produkttyp Hoch performante,

Mehr

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur, Prof. Spallek Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Tobias Berndt, to.berndt@t-online.de

Mehr

Wichtige Rechnerarchitekturen

Wichtige Rechnerarchitekturen Wichtige Rechnerarchitekturen Teil 5 INMOS Transputer, CSP/Occam 1 INMOS Transputer 1983 vorgestellt von der Firma INMOS (Bristol) (Entwicklung seit 1978) Der Name Transputer entstand als Kunstwort aus

Mehr

Sun HPC Agenda

Sun HPC Agenda Sun HPC 2005 - Agenda 10:00 Willkommen und Einleitung Klaus Brühl, RZ, 10:15 Neues vom Aachener Sun Fire SMP Cluster Dieter an Mey, RZ, 10:30 UltraSPARC - Today and Tomorrow Ruud van der Pas, Scalable

Mehr

Towards Modular Supercomputing with Slurm

Towards Modular Supercomputing with Slurm Towards Modular Supercomputing with Slurm 2017-09-25 Dorian Krause et al., Jülich Supercomputing Centre, Forschungszentrum Jülich Dual-Architecture Supercomputing Facility IBM Power 4+ JUMP, 9 TFlop/s

Mehr

Im Bereich der Entwicklung und Herstellung von Prozessoren spielen

Im Bereich der Entwicklung und Herstellung von Prozessoren spielen Prozessor (CPU) Allgemeines, Begriffe, Entwicklung Der Prozessor ist heutzutage das Herzstück fast eines jeden elektronischen Geräts. Er ist ein hochkomplexer Chip, der mit feinsten Halbleiterstrukturen

Mehr

N Bit Binärzahlen. Stelle: Binär-Digit:

N Bit Binärzahlen. Stelle: Binär-Digit: N Bit Binärzahlen N Bit Binärzahlen, Beispiel 16 Bit: Stelle: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Binär-Digit: 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 Least Significant Bit (LSB) und Most Significant Bit (MSB)

Mehr

Gateway-Lösungen für die Anbindung ans Wissenschaftsnetz X-WiN, ein Update

Gateway-Lösungen für die Anbindung ans Wissenschaftsnetz X-WiN, ein Update Gateway-Lösungen für die Anbindung ans Wissenschaftsnetz X-WiN, ein Update Oliver Faßbender, Henning Irgens 52. Betriebstagung des DFN-Verein e.v. 02./03.03.2010 Tuesday, March 09, 2010 Agenda 1. Historie

Mehr

B Einführung. 1 Historische Entwicklung. 1 Historische Entwicklung (3) 1 Historische Entwicklung (2)

B Einführung. 1 Historische Entwicklung. 1 Historische Entwicklung (3) 1 Historische Entwicklung (2) 1 Historische Entwicklung 8500 v. Chr.: Zählsysteme in vielen Kulturen benutzt häufig 5 oder 10 als Basis 1. historische Entwicklung 2. Entwicklung der Mikroprozessoren 3. Entwicklung der Betriebssysteme

Mehr

Referat Seminar Innovative Architekturen. Supercomputer

Referat Seminar Innovative Architekturen. Supercomputer BERUFSAKADEMIE MANNHEIM STAATLICHE STUDIENAKADEMIE Fachrichtung Informationstechnik Referat Seminar Innovative Architekturen Supercomputer Mannheim, den 12. November 2004 Andreas Richter 102731 TIT02BNS

Mehr

Die Technik hinter IoT: Arduino, Raspberry Pi & Co.

Die Technik hinter IoT: Arduino, Raspberry Pi & Co. Die Technik hinter IoT: Arduino, Raspberry Pi & Co. Praxisbeispiele für den Hausgebrauch Uwe Steinmann MMK GmbH 25.-26. September 2017 Uwe Steinmann (MMK GmbH) Die Technik hinter IoT 25.-26. September

Mehr

Technische Daten. Technische Daten. Technische Daten. Betriebssystem. Prozessor. Festplattenlaufwerk. Standard-RAM. Maximaler RAM

Technische Daten. Technische Daten. Technische Daten. Betriebssystem. Prozessor. Festplattenlaufwerk. Standard-RAM. Maximaler RAM 1 Betriebssystem Prozessor Festplattenlaufwerk Standard-RAM Maximaler RAM Flüssigkristall-Display L2 Cache-Speicher Grafik Soundeigenschaften Internes Modem Microsoft Windows XP Professional Intel Pentium

Mehr

Parallelrechner: Klassifikation. Parallelrechner: Motivation. Parallelrechner: Literatur. Parallelrechner: PC-Technologie SMP-Multiprozessorsysteme 69

Parallelrechner: Klassifikation. Parallelrechner: Motivation. Parallelrechner: Literatur. Parallelrechner: PC-Technologie SMP-Multiprozessorsysteme 69 Parallelrechner: Motivation immer höhere Performance gefordert => schnellere Einzelprozessoren aber Takte oberhalb von 10 GHz unrealistisch => mehrere Prozessoren diverse Architekturkonzepte shared-memory

Mehr

Mehrprozessorarchitekturen

Mehrprozessorarchitekturen Mehrprozessorarchitekturen (SMP, UMA/NUMA, Cluster) Arian Bär 12.07.2004 12.07.2004 Arian Bär 1 Gliederung 1. Einleitung 2. Symmetrische Multiprozessoren (SMP) Allgemeines Architektur 3. Speicherarchitekturen

Mehr

Neue Dual-CPU Server mit Intel Xeon Scalable Performance (Codename Purley/Skylake-SP)

Neue Dual-CPU Server mit Intel Xeon Scalable Performance (Codename Purley/Skylake-SP) Neue Dual-CPU Server mit Intel Xeon Scalable Performance (Codename Purley/Skylake-SP) @wefinet Werner Fischer, Thomas-Krenn.AG Webinar, 17. Oktober 2017 Intel Xeon Scalable Performance _ Das ist NEU: Neue

Mehr

Wichtige Rechnerarchitekturen

Wichtige Rechnerarchitekturen Wichtige Rechnerarchitekturen Teil 2 IBM 360 1 IBM 360 Angekündigt im April 1964, weil alle Aspekte der maschinellen Datenverarbeitung (general purpose computer) zusammengefasst werden sollten: 360 Grad

Mehr

HPC @ RZ.RWTH-AACHEN.DE

HPC @ RZ.RWTH-AACHEN.DE HP @ RZ.RWTH-AAHEN.DE Sun Fire T2000 SunFire E25K PU and IO boards SunFire E25K luster F-AL Switch SunFire E6900 luster 1 HP @ RZ.RWTH-AAHEN.DE enter omputing and ommunication SunFire V40z luster Inhalt

Mehr

ZigBee Zuverlässige Datenübertragung per Funk Prozess E/A-Module, Konverter, Repeater

ZigBee Zuverlässige Datenübertragung per Funk Prozess E/A-Module, Konverter, Repeater ICPCON SENSOR TO COMPUTER INTERFACES Blindtext ZigBee Zuverlässige Datenübertragung per Funk Prozess E/A-Module, Konverter, Repeater Die Spezifikationen von ZigBee basieren auf dem IEEE 802.15.4 Standard

Mehr

Computer-Generationen

Computer-Generationen (K.Zuses Z3, 1941) (Vorschlag) Generation Beispiel Technologie Geschw./Speich. Software Vorgeneration Z3 Elektro- 0,0002 MIPS Verdrahtet 1941-1944 Mark1 mechanik 1.Generation ENIAC, Z22 Elektronen- 0,02

Mehr

Globales GPFS. ZKI-Arbeitskreises Sys Bommerholz 21. März 2006. Lothar Wollschläger

Globales GPFS. ZKI-Arbeitskreises Sys Bommerholz 21. März 2006. Lothar Wollschläger Globales GPFS ZKI-Arbeitskreises Sys Bommerholz 21. März 2006 Zentralinstitut für Angewandte Mathematik Forschungszentrum Jülich 02461 61 6420 L.Wollschlaeger@fz-juelich.de 1 Inhalt GPFS im FZJ GPFS in

Mehr

Computer-Generationen

Computer-Generationen (K.Zuses Z3, 1941) (Vorschlag) Generation Beispiel Technologie Geschw./Speich. Software Vorgeneration Z3 Elektro- 0,0002 MIPS Verdrahtet 1941-1944 Mark1 mechanik 1.Generation ENIAC, Z22 Elektronen- 0,02

Mehr

Enterprise Computing

Enterprise Computing Enterprise Computing Prof. Dr.-Ing. Wilhelm G. Spruth WS 2011/12 Teil 5 Parallel Rechner Implementierungen Mehrfachrechner (Multiprocessor) Parallelrecher (Parallel Processor) Mehrfachrechner: Auf mehreren

Mehr

bluechip Modular Server Sven Müller

bluechip Modular Server Sven Müller bluechip Modular Server Sven Müller Produktmanager Server & Storage bluechip Computer AG Geschwister-Scholl-Straße 11a 04610 Meuselwitz www.bluechip.de Tel. 03448-755-0 Übersicht Produktpositionierung

Mehr

Hochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner. Dr. Andreas Wolf. Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum

Hochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner. Dr. Andreas Wolf. Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum Hochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner Dr. Andreas Wolf Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum Überblick Randbedingungen der HPC Beschaffung an der

Mehr

Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1

Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1 E-1 Technische Grundlagen der Informatik 2 SS 2009 Einleitung R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt Lernziel E-2 Verstehen lernen, wie ein Rechner auf der Mikroarchitektur-Ebene

Mehr

step Electronic GmbH

step Electronic GmbH step Electronic GmbH Produktvorstellung step Micro OPS Serie Open Pluggable Specification 1 OPS Standard OPS = Open Pluggable Specification Der aktuelle Standard für Digital Signage Hardware ist Intels

Mehr

Übersicht. Vergleich der Spielekonsole mit dem PC. Historie der Spielekonsolen von 1976 bis 1999

Übersicht. Vergleich der Spielekonsole mit dem PC. Historie der Spielekonsolen von 1976 bis 1999 Übersicht Vergleich der Spielekonsole mit dem PC Historie der Spielekonsolen von 1976 bis 1999 Heutige Generation der Konsolen Überblick Vergleich der PS2 mit der XBox Ausblick auf die kommende Konsolengeneration

Mehr

CompactPCI Tualatin CPU CC7-JAZZ

CompactPCI Tualatin CPU CC7-JAZZ Produktinformation CompactPCI Tualatin CPU CC7-JAZZ Dokument Nr. 2549 Edition 09/2002 Wahlweise mit einem Intel 0,13: Tualatin- Celeron oder -Pentium III 1,26GHz Prozessor bestückt, ist der CC7-JAZZ ein

Mehr

Erhöhung der Ausfallsicherheit einer Mikropumpensteuerung mit Hilfe einer hierarchisch organisierten, heterogenen Controllerplattform

Erhöhung der Ausfallsicherheit einer Mikropumpensteuerung mit Hilfe einer hierarchisch organisierten, heterogenen Controllerplattform Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Erhöhung der Ausfallsicherheit einer Mikropumpensteuerung mit Hilfe einer hierarchisch

Mehr

Embedded OS-9 auf RISC-Prozessoren von Motorola

Embedded OS-9 auf RISC-Prozessoren von Motorola Firmenporträt BALS Werner BALS Hardware & Software Wielinger Str. 20 D-82340 Feldafing Tel.:+49 8157 900491 Fax:+49 8157 900492 email: wernerb@cube.net OS-9-Systemlösungen für embedded-applikationen OS-9-Systemportierungen

Mehr

Trend der letzten Jahre in der Parallelrechentechnik

Trend der letzten Jahre in der Parallelrechentechnik 4.1 Einführung Trend der letzten 10-15 Jahre in der Parallelrechentechnik weg von den spezialisierten Superrechner-Plattformen hin zu kostengünstigeren Allzwecksystemen, die aus lose gekoppelten einzelnen

Mehr

2 Rechnerarchitekturen

2 Rechnerarchitekturen 2 Rechnerarchitekturen Rechnerarchitekturen Flynns Klassifikation Flynnsche Klassifikation (Flynn sche Taxonomie) 1966 entwickelt, einfaches Modell, bis heute genutzt Beschränkung der Beschreibung auf

Mehr

. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP

. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP -Berlin EMC45 732002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin Schöne neue Welt (Brave New World; Aldous Huxley) -Berlin ebusiness ecommerce emobile mcommerce edesign Bluetooth SoC GSM GPRS UMTS Time-To-Market

Mehr

Aufbau und Funktionsweise eines Computers

Aufbau und Funktionsweise eines Computers Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Praktische Informatik

Mehr

Modelle der Parallelverarbeitung

Modelle der Parallelverarbeitung Modelle der Parallelverarbeitung Modelle der Parallelverarbeitung 12. Message Passing Interface Thomas Worsch Fakultät für Informatik Karlsruher Institut für Technologie Sommersemester 2017 1 / 36 Überblick

Mehr

Titelmasterformat durch Klicken bearbeiten

Titelmasterformat durch Klicken bearbeiten Titelmasterformat durch Klicken Titelmasterformat durch Klicken Huawei Enterprise Server Systeme Global Player auf dem Server- und Storagemarkt Scale up Übersicht Titelmasterformat durch Klicken Textmasterformat

Mehr

Manycores: Hardware und Low-Level Programmierung

Manycores: Hardware und Low-Level Programmierung Manycores: Hardware und Low-Level Programmierung Florian Sattler Universität Passau 18. Juni 2014 Übersicht Einführung Neue Architekturen Programmierung Supercomputing Fazit 2 / 29 Top 500 3 / 29 Motivation

Mehr

Open Source - Mikrokontroller für Mixed Signal ASIC

Open Source - Mikrokontroller für Mixed Signal ASIC Open Source - Mikrokontroller für Mixed Signal ASIC Embedded Computing Conference 30. August 2011 Michael Roth Ablauf Vorstellung IME Motivation Vorstellung einiger OpenSource Mikrokontroller Evaluation

Mehr

DOAG Konferenz 2007 in Nürnberg

DOAG Konferenz 2007 in Nürnberg DOAG Konferenz 2007 in Nürnberg Auswahl und Sizing: Die richtige Hardware (+Software) für Oracle Björn Bröhl Projektmanager Handlungsbevollmächtigter Seite 1 Inhalt Die Zielsetzung Vorgehensweise Auswahl

Mehr

Übersicht. Ziele und Maße. Leistungsgrößen. Übersicht. Dr.-Ing. Volkmar Sieh WS 2008/2009. Leistungsgrößen wichtig für

Übersicht. Ziele und Maße. Leistungsgrößen. Übersicht. Dr.-Ing. Volkmar Sieh WS 2008/2009. Leistungsgrößen wichtig für Ziele und Maße Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Ziele und Maße 1/52 2008-10-13 Ziele und Maße 2/52 2008-10-13

Mehr

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR

ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de

Mehr

Outline. Cell Broadband Engine. Application Areas. The Cell

Outline. Cell Broadband Engine. Application Areas. The Cell Outline 21.March 2006 Benjamin Keck Why Cell?!? Application Areas Architectural Overview Programming Model Programming on the PPE C/C++ Intrinsics 1 2 The Cell Supercomputer on a chip Multi-Core Microprocessor

Mehr

Performance Analysis of Computersystems

Performance Analysis of Computersystems Performance Analysis of Computersystems Introduction and Motivation Why is Performance Analysis Important? Holger Brunst (holger.brunst@tu-dresden.de) Bert Wesarg (bert.wesarg@tu-dresden.de) Overview Development

Mehr

Computergrundlagen Moderne Rechnerarchitekturen

Computergrundlagen Moderne Rechnerarchitekturen Computergrundlagen Moderne Rechnerarchitekturen Axel Arnold Institut für Computerphysik Universität Stuttgart Wintersemester 2010/11 Aufbau eines modernen Computers DDR3- Speicher Prozessor Prozessor PEG

Mehr

2. Der ParaNut-Prozessor "Parallel and more than just another CPU core"

2. Der ParaNut-Prozessor Parallel and more than just another CPU core 2. Der ParaNut-Prozessor "Parallel and more than just another CPU core" Neuer, konfigurierbarer Prozessor Parallelität auf Daten- (SIMD) und Thread-Ebene Hohe Skalierbarkeit mit einer Architektur neues

Mehr

The world we live in and Supercomputing in general

The world we live in and Supercomputing in general The world we live in and Supercomputing in general Achim Streit aktuelle Prozessoren Desktop Intel Pentium 4 mit 3.2 GHz AMD Athlon XP 3200+ mit 2.2 GHz IBM PowerPC G5 mit 2.0 GHz (64-bit) Server & Workstation

Mehr

CLAIX Vorstellung und Technik Christian Terboven

CLAIX Vorstellung und Technik Christian Terboven CLAIX Vorstellung und Technik Christian Terboven Inhalte CLAIX Phase I Zwei Rack-Reihen + 2 Schränke Testbetrieb mit Projekten seit November 2016 Trier-2 HPC-System Abnahme im Januar 2017 TOP500 im November

Mehr

Cell Broadband Engine

Cell Broadband Engine Cell Broadband Engine 21.March 2006 Benjamin Keck Outline Why Cell?!? Application Areas Architectural Overview SPU Programming Model Programming on the PPE C/C++ Intrinsics The Cell Supercomputer on a

Mehr

Paradigmenwechsel: Von der Rechner-zentrierten zur Informationszentrierten DV Skalierbarkeit: Erweiterung von Ressourcen ohne Erhöhung der

Paradigmenwechsel: Von der Rechner-zentrierten zur Informationszentrierten DV Skalierbarkeit: Erweiterung von Ressourcen ohne Erhöhung der Sun: HPC mit Zukunft Wolfgang Kroj Vertriebsleiter Enterprise Business & Storage Sun Microsystems GmbH Tel.: +49-89-46008-589, Fax: +49-89-46008-590 Email: wolfgang.kroj@germany.sun.com Network Computing

Mehr

VOLLE KONTROLLE. Verwaltung und Administration des gesamten CoaxData-Netzwerks mit einem einzigen Gerät COAXBOX (REF )

VOLLE KONTROLLE. Verwaltung und Administration des gesamten CoaxData-Netzwerks mit einem einzigen Gerät COAXBOX (REF ) Verwaltung und Administration des gesamten CoaxData-Netzwerks mit einem einzigen Gerät COAXBOX (REF.769330) Softwarebasiertes CoaxData-Netzwerkmanagement über ein Web Interface CoaxData Netzwerk Überwachung

Mehr

Enterprise Computing

Enterprise Computing Enterprise Computing Prof. Dr.-Ing. Wilhelm G. Spruth WS 2010/11 Teil 5 Parallel Rechner Implementierungen Mehrfachrechner (Multiprocessor) Parallelrecher (Parallel Processor) Mehrfachrechner: Auf mehreren

Mehr

Computational Biology: Bioelektromagnetismus und Biomechanik

Computational Biology: Bioelektromagnetismus und Biomechanik Computational Biology: Bioelektromagnetismus und Biomechanik Implementierung Gliederung Wiederholung: Biomechanik III Statische Elastomechanik Finite Elemente Diskretisierung Finite Differenzen Diskretisierung

Mehr

moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de

moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de Übersicht FachChinesisch SPARC - UltraSparc III/IV PowerPC - PowerPC 970(G5) X86 - Pentium4(Xeon), Itanium, (Pentium M) X86 - AthlonXP/MP,

Mehr

Architektur paralleler Plattformen

Architektur paralleler Plattformen Architektur paralleler Plattformen Freie Universität Berlin Fachbereich Informatik Wintersemester 2012/2013 Proseminar Parallele Programmierung Mirco Semper, Marco Gester Datum: 31.10.12 Inhalt I. Überblick

Mehr

NI crio - Chassis von National Instruments Preisliste

NI crio - Chassis von National Instruments Preisliste NI crio - von National Instruments Preisliste COMPACT-RIO CONTROLLER MIT 8 SLOT-CHASSIS... 3 LEISTUNGSOPTIMIERT... 3 crio-9039... 3 crio-9038... 3 crio-9037... 4 crio-9036... 4 crio-9035... 5 KOSTENOPTIMIERT...

Mehr

Datenblatt: TERRA PC-BUSINESS 5000 GREENLINE 539,00. Bestseller Core i5 PC. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 02.10.

Datenblatt: TERRA PC-BUSINESS 5000 GREENLINE 539,00. Bestseller Core i5 PC. Zusätzliche Artikelbilder IT. MADE IN GERMANY. 02.10. Datenblatt: TERRA PC-BUSINESS 5000 GREENLINE Bestseller Core i5 PC Ermöglichen Sie Ihren Mitarbeiteren ein effektives und schnelles Arbeiten mit Ihren Unternehmensanwendungen. Profitieren Sie von robusten

Mehr