8. Realisierung von Schaltnetzen mit Gattern

Größe: px

Ab Seite anzeigen:

Download "8. Realisierung von Schaltnetzen mit Gattern"

Emil Dresdner
vor 7 Jahren
Abrufe

1 8. Realisierung von Schaltnetzen mit Gattern Im Folgenden soll ein kurzer qualitativer Einblick in die physikalische Arbeitsweise von Gattern gegeben werden. Dabei wird dann auch der Sinn des Begriffes Gatterlaufzeit deutlich. Grundlagen Im Folgenden geht es nur um qualitative Merkmale. Die quantitative Beschreibung ist Gegenstand der einschlägigen Vorlesungen. Grundlegend ist dabei das Verständnis für die Leitfähigkeit des Stromes im Grenzbereich zwischen einem p-dotierten und einem n-dotierten Halbleitermaterial, den man als Diode bezeichnet. p n I idealisiert I R Durchlassspannung etwa 0,7 V bei Si < Durchlassspannung: kein Strom I > Durchlassspannung: Diodenspannung = Durchlassspannung; Strom = ( - Durchlassspannung)/R Wenn die Spannung an der Hintereinanderschaltung einer Diode mit einem Widerstand den Wert der Durchlassspannung unterschreitet, fließt kein Strom. Wenn die Spannung den Wert der Durchlassspannung überschreitet, bleibt die Spannung an der Diode beim Wert der Durchlassspannung fiiert und der Strom durch die Schaltung verändert sich gemäß (-Durchlassspannung)/R. Weiterhin ist es wichtig, die Grundfunktionen eines Transistors zu verstehen. Da hier die TTL-Technologie angesprochen werden soll, ist es ein bipolarer Transistor. 42

2 n p n Emitter Kollektor Maßgeblich: Durchlassspannung an Basis-Emitter-Diode << Durchlassspannung: kein Strom vom Kollektor zum Emitter Basis R R V cc >> Durchlassspannung: praktisch kein Widerstand zwischen Kollektor und Emitter Mit diesen grundlegenden Tatsachen kann man die Eigenschaften folgender Schaltung analysieren. Das Bezugspotential sei 0 Volt. Maßgeblich ist die Spannung am zentralen Knoten der Schaltung. Der auf 0 V liegende Eingang erzeugt über R 1 und die Eingangsdiode einen Stromkreis zwischen V cc und diesem Eingang, so dass am Knoten die Durchlassspannung liegt. Die Durchlassspannung liegt auch an der Hintereinanderschaltung der zum Ausgang wirkenden Diode, der Basis-Emitter-Diode von Q 2 und R 3 und wird zwischen der Diode und der Basis-Emitter-Diode aufgeteilt. Das bedeutet, dass die Spannung an der Basis- Emitter-Diode < Durchlassspannung ist. Q 2 ist gesperrt. Da kein Strom durch R 3 fließt, gibt es keine Spannung an R 3 und Q 3 ist auch gesperrt. Das gilt für alle Fälle, in denen an mindestens einem Eingang 0 Volt anliegt. 43

3 Wenn an beiden Eingängen V cc anliegt, wirkt zwischen den Eingängen und V cc eine Spannungsdifferenz von 0 Volt, d.h. die Spannungen an R 1 und an den Dioden der Eingänge sind entgegengesetzt gleich groß. Der Knoten hat immer eine Spannung < V cc, die Dioden sperren. Es fließt kein Strom zu den Eingängen. Aber durch den Pfad von V cc über R 1, die Diode, die Basis-Emitter-Diode von Q 2 und R 3 fließt ein Strom, wobei sich an den Diodenstrecken je die Durchlassspannung einstellt. Q2 ist im Durchlasszustand. An R 3 wird durch den Stromfluss genügend Spannung erzeugt, um auch Q 3 in den Durchlasszustand zu bringen. Folgendes Gatter realisiert genau diese Funktion, aber nicht durch eine Verschaltung von Dioden, sondern durch eine äquivalente Realisierung als Transistor. Die Eingangsschaltung wird als Multiemitter-Transistor realisiert. Wenn der Kollektor des Ausgangstransistors offen ist, muss man ihn außerhalb des ICs mit einem Widerstand mit V cc verbinden, um ein Spannungssignal zu erhalten (open collector Ausgang). Es gibt eine alternative Ausgangsschaltung, in der entweder der obere Transistor Q 3 durchgeschaltet und der untere Transistor Q 4 gesperrt ist oder umgekehrt. Die Ausgangsvariable kann so, wie sie ist, als Eingangsvariable für ein folgendes Gatter verwendet werden. Übung: Begründen Sie durch eine Spannungsanalyse, das Q 2 und Q 3 immer im entgegengesetzten Schaltzustand sind. 44

4 Die Schaltvariablen sollen EingangI A, EingangI B und AusgangO genannt werden. Für jede Schaltvariable soll gelten: V cc = 1, 0 V = 0. EingangI A EingangI B AusgangO V cc = 1 V cc = V = 0 V cc = V = 0 V cc = 1 0 V = 0 V cc = 1 V cc = 1 0 V = 0 0 V = 0 V cc = 1 Damit gilt: AusgangO = EingangIA EingangI B nter den angenommenen Voraussetzungen realisiert das Gatter eine NAND- Verknüpfung. Angenommen, man schaltet zwei open-collector NAND-Gatter am Ausgang über einen Widerstand an V cc. Welche Schaltfunktion ergibt sich dann? Die Ausgangsvariable wird 1, wenn beide Transistoren Q 3 gesperrt sind. Mit der Schaltvariablen Q 3 (durchlässig = 1, gesperrt = 0) gilt: O = Q 31 Q 32 Q 3i ist aber gesperrt, wenn an mindestens einem Eingang 0 V liegt, d.h. wenn gilt: EingangI Ai + EingangI Bi Damit gilt: O = = EingangI A1 + EingangIB1 EingangIA2 + EingangI EingangI EingangI EingangI EingangI A1 A2 B1 B2 B2 Die Schaltung realisiert ein vierfach ND. m aus der Gesamtschaltung ein vierfach NAND zu machen, müsste man noch einen Inverter dahinter schalten. 45

5 Im Folgenden werden auf die gleiche Art zwei Inverter zusammengeschaltet. Übung: Verifizieren Sie wie oben, dass folgende Schaltfunktion gilt: O = EingangI 1 + EingangI 2 Wenn man o durch einen nachgeschalteten Inverter invertiert, erhält man die Schaltvariable, die eine ODER-Verknüpfung der Eingangsvariablen ist. Man kann auf diese Art mehrere Inverter zusammenschalten und erhält eine ODER- Verknüpfung von allen Eingangsvariablen, die man wired OR nennt. Auf diese Art werden z.b. Request-Signale über nur eine einzige Signalleitung zu einer zentralen Koordinator-Schaltung übertragen. Alle bisher besprochenen Merkmale beziehen sich auf nicht dynamische Merkmale. Zu den dynamischen gehört das Merkmal der Gatter-Laufzeit. Die Gatter-Laufzeit ist die Zeit, die ein Gatter braucht, bis die Änderung eines Eingangssignales eine funktionsrichtige Änderung eines Ausgangssignales ergibt. Man nennt die Zeit auch Durchlaufzeit (propagation delay time). Die rsache für die Verzögerung liegt darin, dass das Sperren bzw. Öffnen von Transistoren nicht schlagartig erfolgen kann, weil es das Ausräumen und Neuladen von internen Kapazitäten bedeutet. Entlade- und Neulade-Vorgänge brauchen Zeit. Beim Schaltungsentwurf muss man das natürlich im Sinne kurzer Verzögerungen optimieren. Für die Anwendung kann man nur hoffen, dass die vom Hersteller angegebenen maimalen Durchlaufzeiten auch eingehalten werden. Das Prinzip lässt sich am Inverter zeigen. 46

6 tphl = propagation delay time high to low tplh = propagation delay time low to high Typische Zeiten liegen im Bereich von 20 nsec Damit wurden an einigen Beispielen einige Prinzipien der TTL-Technologie erläutert. Eine gleichwertige beispielhafte Behandlung der MOS-Technologie kann im Rahmen dieser Vorlesung aus Zeitgründen nicht gegeben werden. Realisierung als Programmable Logic Array PLA-ICs geben eine programmierbare Struktur für die Realisierung einer disjunktiven Normalform vor. Sie verfügen über eine gegebene Zahl von ND-Gattern mit einer gegebenen Zahl von Eingabevariablen in positiver und invertierter Form. Die Programmierung einer Verbindungsmatri legt fest, welche Eingänge an einem ND- Gatter konkret wirken sollen. Sie verfügen auch über eine gegebene Zahl von ODER-Gattern. Über eine ODER- Matri können die Ausgangsvariablen der ND-Gatter mit den Eingängen der ODER- Gatter verschaltet werden. Die Programmierung greift an den Kreuzungspunkten der Verbindungsmatrizen ein. An jedem Kreuzungspunkt gibt es ein programmierbares Verbindungselement, das z.b. durch gezieltes Durchbrennen unwirksam gemacht werden kann. Damit kann man die vorgegebenen Verbindungen bei der Programmierung gezielt zerstören, so dass nur die gewünschten übrig bleiben. Beispiel: y 1 y 0 Zuordner 47

7 Programmierbare ND-Matri & & & & & & & & & Programmierbare ODER-Matri >1 >1 y 0 y 1 Realisierung durch Speicher Da einer Schaltfunktion immer die Zuordnung einer Wertetabelle zugrunde liegt, kann man sie auch durch die Zuordnung eines Speicher-ICs realisieren. Ein Speicher-IC realisiert eine Zuordnung, indem er die Adresse als Eingangsvektor und das der Adresse zugeordneten Speicherwort als Ausgangsvektor nimmt. Beispiel: y l.. y 1 y 0 Adress- Dekodierung Als Speicher-ICs kommen z.b. programmierbare EPROMs infrage. Diese haben aber in der Regel eine Zugriffszeit, die ein deutlich Mehrfaches von Gattterdurchlaufzeiten ist. Das bedeutet, dass eine Änderung des Eingangsvektors erst wirksam werden kann, wenn der aktuelle Speicherzugriff beendet und damit ein neuer möglich ist. Will man eine möglichst schnelle Reaktion des Schaltnetzes auf Änderungen am Eingang, dann kommen Speicher nicht infrage. 48

Ähnliche Dokumente

13. Vorlesung. Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen. Multiplexer Demultiplexer Addierer.

13. Vorlesung. Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen. Multiplexer Demultiplexer Addierer. 13. Vorlesung Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen Diode Transistor Multiplexer Demultiplexer Addierer 1 Campus-Version Logix 1.1 Vollversion Software und Lizenz Laboringenieur