Skalierbare Rechensysteme für Echtzeitanwendungen

Größe: px
Ab Seite anzeigen:

Download "Skalierbare Rechensysteme für Echtzeitanwendungen"

Transkript

1 Skalierbare Rechensysteme für Echtzeitanwendungen Institut für Informatik TU Clausthal Echtzeit 2011: Herausforderungen durch Echtzeitbetrieb 3. und 4. November 2011 in Boppard am Rhein

2 Multitasking Task Delay - Die Ausführung einer Task wird durch Tasks höherer Priorität unterbrochen, so dass sich die Zeit der Ausführung signifikant verlängert Task Overlap - Die Zeit der Ausführung einer Task verlängert sich über den nächsten Triggerzeitpunkt hinaus Multitasking führt leicht zu einem nicht deterministischen Verhalten Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 2

3 Multitasking Time Sharing Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 3

4 Von Multi-Core zu Many-Core To pull a bigger wagon, it is easier to add more oxen than to grow a gigantic ox. Gropp, Lusk, Skjellum: Using MPI. Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 4

5 Von Multi-Core zu Many-Core Time Sharing - Die Menge an ablaufbereiten Tasks ist deutlich größer als die Menge der zur Verfügung stehenden Prozessoren - Zeitliche Aufteilung der Prozessor- Rechenleistung an die einzelnen Tasks (Multitasking) Space Sharing - Die Menge an Prozessoren entspricht zahlenmäßig der Menge an geplanten Tasks - Räumliche Aufteilung der Chipfläche auf die einzelnen Tasks (Software-First-Design) Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 5

6 Space Sharing Architektur des Multi-Prozessor System-on-Chip (MPSoC) Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 6

7 Interprozessor-Kommunikation Statische Topologien für Netzwerke On-Chip (NoC) - Jeder Kommunikationsknoten ist zusätzlich auch Routerknoten - Mehrdimensionale Netzwerkverbindungen nötig - Nicht-deterministisches Verhalten aufgrund von: - Hotspots: zusätzliche Latenzen bei erhöhtem Datenaufkommen - Multihops: zeitvariante Übertragungen durch unterschiedliche Pfadlängen Bild: Statische Netzwerktopologien, a) 2D-Gitter, b) Baum, c) 4D-Hypercube Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 7

8 Interprozessor-Kommunikation Dynamische Topologien für Netzwerke On-Chip (NoC) - Mehrstufige Verbindungsnetzwerke: - Bestehend aus in Stufen angeordneten Kreuzschaltern - Schalterstufen sind verbunden durch Permutationen - Jeder Eingang kann mit jedem Ausgang verbunden werden - Paketvermittelndes oder leitungsvermittelndes Netz Stufe 0 Stufe 1 Stufe 2 a) b) Bild: Kreuzschalter, a) gerade, b) gekreuzt Bild: Omega-Netz der Größe 8x8 Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 8

9 Interprozessor-Kommunikation Nicht-blockierungsfreie Netze - Minimum an Hardware um jeden Eingang mit jedem Ausgang zu verbinden - Äußerst einfache Routingalgorithmen durch Pfadeindeutigkeit - Nicht alle Verbindungen zur gleichen Zeit möglich Bild: Routing im Baseline-Netz der Größe 8x8 Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 9

10 Interprozessor-Kommunikation Blockierungsfreie Netze - Erweiterung auf 2log 2 N-1 Stufen mit N/2 2x2 Kreuzschalter - Jeder Eingang kann zu jeder Zeit mit jedem freien Ausgang verbunden werden - Maximale Bandbreite skaliert mit O(N) Bild: Routing im Beneš-Netz der Größe 8x8 Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 10

11 Interprozessor-Kommunikation Blockierungsfreie Netze - Komplexes Routing aufgrund von N/2 alternativen Pfaden - bisher bekanntes Verfahren: Schleifen-Routing mit N*8 langen Routingsequenzen pro Verbindung 4096 Einzelschritte (bzw. Takte) bei 512 Prozessoren erforderlich Skalierbarkeit erfordert parallele Routing-Algorithmen Bild: Alternative Pfade im Beneš-Netz der Größe 8x8 Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 11

12 Interprozessor-Kommunikation Blockierungsfreie Netze Bild: Echtzeitfähiges Routing im Beneš-Netz Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 12

13 Interprozessor-Kommunikation Blockierungsfreie Netze Bild: Schaltnetz zur Bestimmung der Schalterstellungen der ersten Stufe Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 13

14 Implementierung im Xilinx FPGA Multi-Prozessor System-on-Chip (MPSoC) Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 14

15 Beyond Moore s Law MHz? MHz 6 50 MHz )me line Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 15

16 Optimierung des Leistungsbedarfs Dynamische Verlustleistung in einem Multiprozessorsystem 29 mw 132 mw 5 mw 6 mw 12 mw Task 1 Task 2 Task 3 Task 4 Task 8 16 kb Lokalspeicher 32 kb Lokalspeicher 8 kb Lokalspeicher 16 kb Lokalspeicher 16 kb Lokalspeicher 25 MHz Softprozessor 100 MHz Softprozessor 5 MHz Softprozessor 5 MHz Softprozessor MHz Softprozessor 25 MHz Softprozessor 100 MHz 5 MHz 75 MHz 5 MHz Softprozessor Dynamisches Softprozessor Verbindungsnetzwerk Softprozessor der Größe 8x8 64 mw 10 MHz Softprozessor Beispiel: Verlustleistungen in einem Virtex-4 FPGA (XC4VFX100) Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 16

17 Zusammenfassung Space Sharing - Statische Abbildung von Tasks auf je einen Prozessor - Many-Core Architektur - Umsetzung in FPGA-Hardware - Software-First-Design Interprozessorkommunikation - Blockierungsfreies mehrstufiges Netz - Direkte Kommunikation zwischen Sender und Empfänger - Verzögerungsfreies Routing Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 17

18 Vielen Dank für Ihre Aufmerksamkeit! Kontakt - TU Clausthal Institut für Informatik Arnold-Sommerfeldstr Clausthal-Zellerfeld Tel.: stefan.aust@tu-clausthal.de Institut für Informatik Skalierbare Rechensysteme für Echtzeitanwendungen 18

Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2

Abkürzungen. Kapitel 1 - Einleitung Stand der Automobilelektronik Historische Entwicklung Gegenwärtige Probleme 2 Inhalt Abkürzungen X Kapitel 1 - Einleitung 1 1.1 Stand der Automobilelektronik 1 1.1.1 Historische Entwicklung 1 1.1.2 Gegenwärtige Probleme 2 1.2 Zielsetzung 5 1.3 Aufbau der Arbeit 6 1.4 Veröffentlichungen

Mehr

Skalierbare Rechensysteme für Echtzeitanwendungen

Skalierbare Rechensysteme für Echtzeitanwendungen Skalierbare Rechensysteme für Echtzeitanwendungen Stefan Aust und Harald Richter Institut für Informatik TU Clausthal, 38678 Clausthal-Zellerfeld stefan.aust harald.richter@tu-clausthal.de Zusammenfassung.

Mehr

Distributed Memory Computer (DMC)

Distributed Memory Computer (DMC) Distributed Memory Computer (DMC) verteilter Speicher: jeder Prozessor kann nur auf seinen lokalen Speicher zugreifen Kopplung mehrerer Prozessoren über E/A-Schnittstellen und Verbindungsnetzwerk, nicht

Mehr

Entwicklung einer FPGA-basierten asymmetrischen MPSoC Architektur

Entwicklung einer FPGA-basierten asymmetrischen MPSoC Architektur Entwicklung einer FPGA-basierten asymmetrischen Architektur INF-M1 Seminar Vortrag 25. November 2010 Betreuer: Prof. Dr.-Ing. Bernd Schwarz Übersicht 1. Motivation 2. Zielsetzung & Vorarbeiten 3. Arbeitsschwerpunkte

Mehr

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock. Seite 1 Optimierung der Verbindungsstrukturen in Digitalen Neuronalen Netzwerken Workshop on Biologically Inspired Methods on Modelling and Design of Circuits and Systems 5.10.2001 in Ilmenau, Germany

Mehr

Betriebssysteme Betriebssysteme und. Netzwerke. Netzwerke Theorie und Praxis

Betriebssysteme Betriebssysteme und. Netzwerke. Netzwerke Theorie und Praxis Einführung Einführung in in Betriebssysteme Betriebssysteme und und Theorie und Praxis Theorie und Praxis Oktober 2006 Oktober 2006 Prof. Dr. G. Hellberg Prof. Dr. G. Hellberg Email: hellberg@drhellberg.de

Mehr

6 Ein Echtzeitparallelrechner zur Rezentralisierung von Steuergeräten im Automobil

6 Ein Echtzeitparallelrechner zur Rezentralisierung von Steuergeräten im Automobil 6 Ein Echtzeitparallelrechner zur Rezentralisierung von Steuergeräten im Automobil Stefan Aust, Harald Richter 1 Entwicklungen in der Automobilelektronik Wohl kaum eine Erfindung des 20. Jahrhunderts hat

Mehr

Multicore in Echtzeitsystemen (1)

Multicore in Echtzeitsystemen (1) Multicore in Echtzeitsystemen (1) Liyuan Zhang Hauptseminar AKSS im SS 2009 Ausgewählte Kapitel der Systemsoftware: Multicore- und Manycore-Systeme Überblick Einleitung Uniprozessor in Echtzeitsystemen

Mehr

Kontrollverfahren für mobile Echtzeitkommunikation

Kontrollverfahren für mobile Echtzeitkommunikation Kontrollverfahren für mobile Echtzeitkommunikation Präsentation der Master-Thesis an der Fakultät für Mathematik und Informatik der FernUniversität in Hagen Sven Biermann 1. Ziel der Arbeit Vernetzung

Mehr

Leistungsbewertung rekonfigurierbarer Verbindungsnetze für Multiprozessorsysteme

Leistungsbewertung rekonfigurierbarer Verbindungsnetze für Multiprozessorsysteme Dietmar Tutsch SPP Rekonfigurierbare Rechensysteme 1 Leistungsbewertung rekonfigurierbarer Verbindungsnetze für Multiprozessorsysteme Günter Hommel und Dietmar Tutsch Institut für Technische Informatik

Mehr

RO II Übungen ohne Lösungen V20

RO II Übungen ohne Lösungen V20 H. Richter 05.04.2017 RO II Übungen ohne Lösungen V20 Übung 1: Gesamtpunktzahl [76] (76P) 1 Aufgabe: Superskalarität [22] 1.) Worin besteht der Unterschied zwischen einem skalaren Prozessor und einem superskalaren

Mehr

Oberseminar Netzwerk & Systemmanagement OLSR-NG Optimized Link State Routing Next Generation

Oberseminar Netzwerk & Systemmanagement OLSR-NG Optimized Link State Routing Next Generation Oberseminar Netzwerk & Systemmanagement OLSR-NG Optimized Link State Routing Next Generation Hochschule für Technik, Wirtschaft und Kultur Leipzig 18.11.2008 Oberseminar Netzwerk & Systemmanagement - OLSR-NG

Mehr

Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme

Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Farbverlauf Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Embedded Systems Christian Hochberger Professur Mikrorechner Fakultät Informatik Technische Universität Dresden Nötiges

Mehr

Plug-and-Work für verteilte Echtzeitsysteme mit Zeitsynchronisation

Plug-and-Work für verteilte Echtzeitsysteme mit Zeitsynchronisation Plug-and-Work für verteilte Echtzeitsysteme mit Zeitsynchronisation Sebastian Schriegel Fraunhofer-Anwendungszentrum Industrial Automation IOSB-INA, Lemgo Echtzeit 2014: Industrie 4.0 und Echtzeit 20.

Mehr

J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim Goltz. Workshop Echtzeit Fraunhofer FIRST

J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim Goltz. Workshop Echtzeit Fraunhofer FIRST Modellbasierte Generierung von statischen Schedules für sicherheitskritische, eingebettete Systeme mit Multicore Prozessoren und harten Echtzeitanforderungen J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim

Mehr

COOL HASHING MIT FPGAS. Robert Bachran

COOL HASHING MIT FPGAS. Robert Bachran COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes

Mehr

Wireless Speed! High-Speed Automation meets Wireless Communication. The result is. Auto-Comm? Comm-Speed? Speed-less? Less Speed?

Wireless Speed! High-Speed Automation meets Wireless Communication. The result is. Auto-Comm? Comm-Speed? Speed-less? Less Speed? High-Speed Automation meets Wireless Communication The result is Auto-Comm? Comm-Speed? Speed-less? Less Speed? Wireless Speed! Prof. Dr. Christian Siemers (TU Clausthal) Dr.-Ing. Marco Zander (ZANDER

Mehr

Virtual-Ring-Routing (VRR)

Virtual-Ring-Routing (VRR) TU-Berlin Fakultät IV:INET WS2008 Virtual-Ring-Routing (VRR) Veranstaltung Internet Routing Vortrag am 7.3.2008 von Krzysztof Ibek Fahrplan Motivation Mesh-Landschaft Techniken, Protokolle VRR Ansatz Funktionsweise

Mehr

HW/SW Codesign für Real-time Ethernet basierte Steuergeräte

HW/SW Codesign für Real-time Ethernet basierte Steuergeräte HW/SW Codesign für Real-time Ethernet basierte Steuergeräte Master Projektvorstudie Für das Fach: Anwendungen 1 In der Arbeitsgruppe CoRE Communication over Real-time Ethernet Friedrich Groß Agenda Motivation

Mehr

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Symmetric Multiprocessing mit einer FPGA basierten MPSoC Plattform Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Inhalt Motivation Vorarbeiten Ziele für die Masterarbeit Vorgehensweise

Mehr

Implementierungsansätze für ein FPGA basiertes Multiprozessor. Marco Kirschke INF-M1 Anwendung 1 - Wintersemester 2009/2010 25.

Implementierungsansätze für ein FPGA basiertes Multiprozessor. Marco Kirschke INF-M1 Anwendung 1 - Wintersemester 2009/2010 25. Implementierungsansätze für ein FPGA basiertes Multiprozessor System INF-M1 Anwendung 1 - Wintersemester 2009/2010 25. November 2009 Inhalt Motivation FPGA-based Embedded Systems Entwurfsübersicht zu MPSoC

Mehr

Secure Real-time Communication

Secure Real-time Communication Dimitrios Savvidis, M.Sc. Tagung Echtzeit 2018 Echtzeit und Sicherheit Boppard am Rhein Inhalt Einleitung Sicherheit Realisierung Real-time FPGA Coder Echtzeit-Ethernet Schlüssel-Infrastruktur Fazit 2

Mehr

Entwurf und Implementierung einer Prozessinterkommunikation für Multi-Core CPUs Workshop Echtzeit 2013

Entwurf und Implementierung einer Prozessinterkommunikation für Multi-Core CPUs Workshop Echtzeit 2013 Entwurf und Implementierung einer Prozessinterkommunikation für Multi-Core CPUs Workshop Echtzeit 2013 Manuel Strobel 1 Hochschule Furtwangen University Fakultät CEE 2 Embedded Office GmbH & Co. KG 21.

Mehr

Fakultät für Informatik der Technischen Universität München. Kapitel 3. Nebenläufigkeit

Fakultät für Informatik der Technischen Universität München. Kapitel 3. Nebenläufigkeit Kapitel 3 Nebenläufigkeit 136 Inhalt Motivation Unterbrechungen (Interrupts) (Software-) Prozesse Threads Interprozesskommunikation (IPC) 137 Links: Literatur Maurice Herlihy, Nir Shavit, The Art of Multiprocessor

Mehr

RO II Übungen ohne Lösungen V16

RO II Übungen ohne Lösungen V16 RO II Übungen ohne Lösungen V16 HRI 23.04.2015 1 Übung 1 (149P) Superskalarität, Parallelität Allgemein, Dynamische Befehlsausführung 1.1 Aufgabe: Superskalarität (27P) 1.) Was bedeutet der Begriff Superskalarität?

Mehr

Rechnernetze Übung 10. Frank Weinhold Professur VSR Fakultät für Informatik TU Chemnitz Juni 2011

Rechnernetze Übung 10. Frank Weinhold Professur VSR Fakultät für Informatik TU Chemnitz Juni 2011 Rechnernetze Übung 10 rank Weinhold Professur VSR akultät für Informatik TU hemnitz Juni 2011 Das Weiterleiten (Routing) erfüllt die wichtige ufgabe, einzelne Teilstrecken des Kommunikationsnetzes so zu

Mehr

Verlustleistungsreduzierung in Datenpfaden

Verlustleistungsreduzierung in Datenpfaden Verlustleistungsreduzierung in Datenpfaden F. Grassert, F. Sill, D. Timmermann Inhalt Motivation Analyse der Ausgangssituation Verlustleistung in der Schaltungstechnik Selbstgetaktete dynamische Logiken

Mehr

Ein rekonfigurierbarer Controller für mechatronische Systeme

Ein rekonfigurierbarer Controller für mechatronische Systeme OTTO-VON-GUERICKE-UNIVERSITÄT MAGDEBURG INSTITUT FÜR MOBILE SYSTEME LEHRSTUHL MECHATRONIK Institut für Mobile Systeme LEHRSTUHL MECHATRONIK Zwischenkolloquium SPP 1148 in Darmstadt Ein rekonfigurierbarer

Mehr

Thread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/

Thread basierte partielle Rekonfiguration von SoC Systemen. Frank Opitz INF-M1 Anwendung 1 - Wintersemester 2009/ Thread basierte partielle Rekonfiguration von SoC Systemen INF-M1 Anwendung 1 - Wintersemester 2009/2010 24. November 2009 Inhalt Motivation Zielsetzung dynamische Re-/Konfiguration von SoC FPGAs Auswahl

Mehr

Energieeffizienz und Performance von Networks-on-Chip

Energieeffizienz und Performance von Networks-on-Chip Fakultät Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Energieeffizienz und Performance von Networks-on-Chip Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de Dresden,

Mehr

Multiprozessor System on Chip

Multiprozessor System on Chip Multiprozessor System on Chip INF-M1 AW1-Vortrag 25. November 2009 Übersicht 1. Einleitung und Motivation 2. Multiprozessor System on Chip (MPSoC) 3. Multiprozessoren mit Xilinx EDK 4. FAUST SoC Fahrzeug

Mehr

Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN

Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN Dresden, 11.05.2017 Matthias Brinker Gliederung 1.

Mehr

Untersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers

Untersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Diplom Untersuchungen zur effizienten Implementierung eines mathematischen

Mehr

Paralleler Programmentwurf nach Foster

Paralleler Programmentwurf nach Foster Paralleler Programmentwurf nach Foster Die PCAM-Methode Partitionierung - ermittle maximale Parallelität Communication - ermittle Datenabhängigkeiten Agglomeration - erhöhe die Granularität der Aufgaben

Mehr

Zahlensysteme 1024 38080 0.125 20002.5 100 350,625 3775.996 0.765625-10000.0 202020.5 1.25 Gleitkommazahl Gleitkommazahl 1024 0 10001001 00000000000000000000000 38080 0 10001110 00101001100000000000000

Mehr

Foliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen

Foliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Foliensatz Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Dynamische Verbindungsnetzwerke. Juli Verfügbarkeit

Mehr

Network on Chip Routing & Switching

Network on Chip Routing & Switching Network on Chip Routing & Switching AW2-Vortrag 19. Mai 2010 Übersicht 1. Einleitung und Motivation 2. Network on Chip (NoC) 3. Related Work 1. KAIST BONE 2. NXP Æethereal 3. Philips Nexperia PNX8550 mit

Mehr

Ethernet als Bus für Echtzeitanwendungen im Automobil:

Ethernet als Bus für Echtzeitanwendungen im Automobil: Ethernet als Bus für Echtzeitanwendungen im Automobil: Konzepte aus der Automatisierungsbranche Hochschule für Angewandte Wissenschaften Hamburg Anwendungen 1 WS 08/09 16. Dezember 2008 Wie alles began

Mehr

RO II Übungen ohne Lösungen V24

RO II Übungen ohne Lösungen V24 H. Richter 26.04.2018 RO II Übungen ohne Lösungen V24 Übung 1: Gesamtpunktzahl [100] (100P) 1 Aufgabe: Superskalarität 1.) Was bedeutet der Begriff Superskalarität? (1P)[1] 2.) Worin besteht der Unterschied

Mehr

Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors

Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors Belegverteidigung Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors Michael Lange Dresden, Gliederung 1 Aufgabenstellung 2 Voraussetzungen und Erweiterungen

Mehr

Architektur paralleler Plattformen

Architektur paralleler Plattformen Architektur paralleler Plattformen Freie Universität Berlin Fachbereich Informatik Wintersemester 2012/2013 Proseminar Parallele Programmierung Mirco Semper, Marco Gester Datum: 31.10.12 Inhalt I. Überblick

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

FPGA-basierte Automatisierungssysteme

FPGA-basierte Automatisierungssysteme Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung

Mehr

HS Technische Informatik

HS Technische Informatik Technische Universität Dresden Fakultät Informatik Institut Technische Informatik HS Technische Informatik Architektur eines dynamisch rekonfigurierbaren Rechnersystems Johannes.Goerner@mailbox.tu-dresden.de

Mehr

Zuverlässige Kommunikation

Zuverlässige Kommunikation Zuverlässige Kommunikation Redundanzkonzepte in Industriellen Kommunikationsnetzen und Anlagen Stephan Kehrer Engineer Future Technology Oktober 2015 2014 Belden Inc. belden.com @BeldenInc Übersicht Warum

Mehr

Multicast Routing in Ad Hoc Netzen

Multicast Routing in Ad Hoc Netzen Multicast Routing in Ad Hoc Netzen KM-/VS-Seminar Wintersemester 2002/2003 Betreuer: Oliver Wellnitz 1 Gliederung Einleitung Was sind Ad Hoc Netzwerke Herausforderungen Anwendungsgebiete Multicast Routing

Mehr

1. Die Organisation von RISC-Prozessoren 2

1. Die Organisation von RISC-Prozessoren 2 1. Die Organisation von RISC-Prozessoren 2 1.1. Superskalarität 3 1.2. Parallelverarbeitung 4 1.2.1 Multi Core- und Many Core-CPUs 10 1.2.2 Automatische Parallelisierung im Instruction Window 11 1.3. Dynamische

Mehr

Prof. Dr. Theo Ungerer Lehrstuhl für Systemnahe Informatik und Kommunikationssysteme

Prof. Dr. Theo Ungerer Lehrstuhl für Systemnahe Informatik und Kommunikationssysteme Forschungsgebiete: - Prozessorentwurf und eingebettete Echtzeitsysteme Prof. Dr. Theo Ungerer Lehrstuhl für Systemnahe Informatik und Kommunikationssysteme - Multi- und Many-core: Programmierung, Verlässlichkeit

Mehr

Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich.

Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich. CoaCh Car on a Chip: Neue Steuergeräte-Architekturen mit Systems-on-Chip im Automobilbereich Olaf Spinczyk Horst Schirmeier Jochen Streicher Michael Engel Lehrstuhl XII AG Eingebettete Systemsoftware http://ess.cs.uni-dortmund.de/de/teaching/pgs/coach/

Mehr

Lehrstuhl für Integrierte Systeme

Lehrstuhl für Integrierte Systeme Lehrstuhl für Integrierte Systeme Andreas Herkersdorf www.lis.ei.tum.de BICC Open Labs 14.02.2012 Trends bei Embedded Systems Gesamtes Spektrum von Anwendungen: Mobile Kommunikationstechnik, Tablets, Unterhaltungselektronik,

Mehr

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung

Mehr

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock.

Institut für Angewandte Mikroelektronik und Datentechnik Fachbereich Elektrotechnik und Informationstechnik Universität Rostock. Seite 1 Implementierung Neuronaler Netze mittels Digit-Online Algorithmen Vortrag im Rahmen des 10. Symposium Maritime Elektronik 2001 M.Haase, A.Wassatsch, D.Timmermann Seite 2 Gliederung Was sind Neuronale

Mehr

Schwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme. Rekonfigurierbare Controller

Schwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme. Rekonfigurierbare Controller Schwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme Rekonfigurierbare Controller Roland Kasper Thomas Reinemann Institut für Mechatronik und Antriebstechnik Otto-von-Guericke-Universität Magdeburg

Mehr

Großer Beleg. Arithmetische Optimierung eines kryptographischen Algorithmus für moderne FPGA-Architekturen. Peter Heinzig. 17.

Großer Beleg. Arithmetische Optimierung eines kryptographischen Algorithmus für moderne FPGA-Architekturen. Peter Heinzig. 17. Großer Beleg Arithmetische Optimierung eines kryptographischen Algorithmus für moderne FPGA-Architekturen Peter Heinzig 17. Januar 2011 1/23 Peter Heinzig Großer Beleg Überblick Einleitung 1 Einleitung

Mehr

Fakultät Informatik Institut für Technische Informatik NETWORK ON CHIP. Architekturen, Herausforderungen, Lösungen. Thomas Frank

Fakultät Informatik Institut für Technische Informatik NETWORK ON CHIP. Architekturen, Herausforderungen, Lösungen. Thomas Frank Fakultät Informatik Institut für Technische Informatik NETWORK ON CHIP Architekturen, Herausforderungen, Lösungen Thomas Frank Dresden, 24.05.2011 Inhalt 1. Einleitung 2. Architektur 3. NoC Bespiele 4.

Mehr

Echtzeitfähige hige Verfahren in der Computergrafik. Lehrstuhl für f r Informatik Computer Grafik und Visualisierung TUM

Echtzeitfähige hige Verfahren in der Computergrafik. Lehrstuhl für f r Informatik Computer Grafik und Visualisierung TUM Echtzeitfähige hige Verfahren in der Computergrafik Prof. Dr. Rüdiger R Westermann Lehrstuhl für f r Informatik Computer Grafik und Visualisierung TUM Lehr- und Forschungsinhalte Visualisierung Darstellung

Mehr

Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare Flächen unter Berücksichtigung der Signallaufzeiten

Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare Flächen unter Berücksichtigung der Signallaufzeiten Fakultät für Elektrotechnik Professur für Technische Informatik Helmut Schmidt Universität/ Universität der Bundeswehr Hamburg Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare

Mehr

Aktuelle RTOS-Entwicklungen aus der Forschung

Aktuelle RTOS-Entwicklungen aus der Forschung Aktuelle RTOS-Entwicklungen aus der Forschung Lennart Downar Seminar Fehlertoleranz und Echtzeit 16. Februar 2016 Aktuelle RTOS-Entwicklungen aus der Forschung Lennart Downar 1/28 Übersicht 1 Einführung

Mehr

Übung 1. Letzte Änderung: 5. Mai 2017

Übung 1. Letzte Änderung: 5. Mai 2017 Übung 1 Letzte Änderung: 5. Mai 2017 Abhängigkeitsanalyse Synthese Mul prozessor Mul computer Compiler Parallelismustest Vektorrechner Rechenfelder Op mierung Flynns Schema Modelle Theorie Parallele Systeme

Mehr

Kapitel 5. Parallelverarbeitung. Formen der Parallelität

Kapitel 5. Parallelverarbeitung. Formen der Parallelität Kapitel 5 Parallelverarbeitung é Formen der Parallelität é Klassifikation von parallelen Rechnerarchitekturen é Exkurs über Verbindungsstrukturen Bernd Becker Technische Informatik I Formen der Parallelität

Mehr

IHS2 Seminar CFG. Steffen Ostendorff Zusebau, R2078, Tel: -1788

IHS2 Seminar CFG. Steffen Ostendorff Zusebau, R2078, Tel: -1788 CFG Steffen Ostendorff Zusebau, R2078, Tel: -1788 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 2. Januar 2012 Self-Organization 05 January 2012 1 Wiederholung CFG 2. Januar

Mehr

Sachstand der Komplementärvorhaben MoTaKo W6. LTRDir Peters Referatsleiter II 3 1 Führung Planungsamt der Bundeswehr

Sachstand der Komplementärvorhaben MoTaKo W6. LTRDir Peters Referatsleiter II 3 1 Führung Planungsamt der Bundeswehr Sachstand der Komplementärvorhaben MoTaKo W6 LTRDir Peters Referatsleiter II 3 1 Führung Planungsamt der Bundeswehr 1 Betrachtungshorizont Führungsfähigkeit Info Übertragung Info Verarbeitung Info Darstellung

Mehr

Sensorsimulation in Hardware in the Loop-Anwendungen

Sensorsimulation in Hardware in the Loop-Anwendungen Sensorsimulation in Hardware in the Loop-Anwendungen Kristian Trenkel, Florian Spiteller Echtzeit 2014 20.11.2014 Gliederung I. Einführung II. Problemstellung III. Anforderungen an eine Sensorsimulation

Mehr

ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen

ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Ch. Haubelt, D. Koch, T. Streichert, J. Teich Hardware-Software-Co-Design

Mehr

Verteilte Systeme Übung T5

Verteilte Systeme Übung T5 Verteilte Systeme Übung T5 IP- Multicast Exkurs W M-Übertragung an der ETH Nachbesprechung T5 Vorbesprechung T6 Ziele IP-Multicast Exkurs Eine praxistaugliche Technologie aufzeigen I P -Multicast = rel.

Mehr

Evolution der Mobilfunknetze - LTE

Evolution der Mobilfunknetze - LTE Evolution der Mobilfunknetze - LTE Lasse Stehnken Lehrstuhl Netzarchitekturen und Netzdienste Fakultät für Informatik Technische Universität München 12. April 2013 Lasse Stehnken: Evolution der Mobilfunknetze

Mehr

Großer Beleg. Björn Gottschall Dresden,

Großer Beleg. Björn Gottschall Dresden, Implementierung eines Linux-Gerätetreibers zur dynamischen Allokation von isolierten Kommunikationskanälen zu partiell konfigurierten FPGA-Kernen in einem Zynq-System Großer Beleg Björn Gottschall Dresden,

Mehr

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 24. Februar 2011 1 / 20 Gliederung 1. Satisfiability Testing 2. FPGAs 3. Aktuelle Hardware SAT Solver

Mehr

Einfu hrende Betrachtung des USB und Mo glichkeiten der Integration in das Rainbow-Betriebssystem. Georg Gottleuber 23. Juni 2010 Verteilte Systeme

Einfu hrende Betrachtung des USB und Mo glichkeiten der Integration in das Rainbow-Betriebssystem. Georg Gottleuber 23. Juni 2010 Verteilte Systeme Einfu hrende Betrachtung des USB und Mo glichkeiten der Integration in das Rainbow-Betriebssystem Georg Gottleuber 23. Juni 2010 Verteilte Systeme Seite 2 G. Gottleuber USB und Rainbow 23. Juni 2010 Inhaltsverzeichnis

Mehr

Evaluation of Switch-to-Switch Header Flit Protection Schemes in Networks-on-Chip

Evaluation of Switch-to-Switch Header Flit Protection Schemes in Networks-on-Chip Evaluation of Switch-to-Switch Header Flit Protection Schemes in Networks-on-Chip Martin Gag, Philipp Gorski, Tim Wegner, Dirk Timmermann Universität Rostock Institut für Angewandte Mikroelektronik und

Mehr

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware.

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware. Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA Implementierung eines -Stacks in Hardware Dresden, Gliederung 1. Aufgabenstellung 2. Überblick 1. Allgemein 2. MAC 3. IP

Mehr

Simulation von Time-Triggered Ethernet im Automobilkontext mit OMNeT++ : Einführung

Simulation von Time-Triggered Ethernet im Automobilkontext mit OMNeT++ : Einführung Simulation von Time-Triggered Ethernet im Automobilkontext mit OMNeT++ : Einführung Hermand Dieumo Kenfack Hochschule für Angewandte Wissenschaften Hamburg Anwendungen 1 WS 09/10 Betreuer: Prof. Dr. Thomas

Mehr

Multicast-Kommunikation Teleseminar Wintersemester 1999/2000. MOSPF (Multicast Open Shortest Path First)

Multicast-Kommunikation Teleseminar Wintersemester 1999/2000. MOSPF (Multicast Open Shortest Path First) Multicast-Kommunikation Teleseminar Wintersemester 1999/2000 MOSPF (Multicast Open Shortest Path First) OSPF Abk. für Open Shortest Path First ist ein internes Gateway Protokoll gehört zur Klasse der Link-State-Routing-

Mehr

2. Der ParaNut-Prozessor "Parallel and more than just another CPU core"

2. Der ParaNut-Prozessor Parallel and more than just another CPU core 2. Der ParaNut-Prozessor "Parallel and more than just another CPU core" Neuer, konfigurierbarer Prozessor Parallelität auf Daten- (SIMD) und Thread-Ebene Hohe Skalierbarkeit mit einer Architektur neues

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

Stefan Vogt Sales Engineer. Sophos Central & Sophos Wireless

Stefan Vogt Sales Engineer. Sophos Central & Sophos Wireless Stefan Vogt Sales Engineer Sophos Central & Sophos Wireless Zentrales Management der kompletten Unternehmenssicherheit Next-Gen Firewall UTM Sophos Central Endpoint Wireless Web Analyse Next-Gen Endpoint

Mehr

ReCoNodes: Optimierungsmethoden zur Steuerung

ReCoNodes: Optimierungsmethoden zur Steuerung Optimierungsmethodik zur Steuerung hardwarerekonfigurierbarer Knoten Prof.Dr.Sándor Fekete Mathematische Optimierung TU Baunschweig & Prof.Dr.-Ing Jürgen Teich Software-Hardware-Co-Design Universität Erlangen-Nürnberg

Mehr

Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware

Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware Effiziente Überwachung von Laufzeiteigenschaften in Soft- und Hardware Normann Decker 1 Philip Gottschling 2 1 Institut für Softwaretechnik und Programmiersprachen Universität zu Lübeck decker@isp.uni-luebeck.de

Mehr

SOC - System on a Chip

SOC - System on a Chip SOC - System on a Chip Was ist das und wofür sind sie gut? HS Düsseldorf Technische Informatik Prof. Dr.-Ing. Ulrich Schaarschmidt Maximilian Roitzheim Matrikelnummer: 639071 Wintersemester 17/18 Inhaltsverzeichnis

Mehr

ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath

ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS Sascha Kath Dresden, Gliederung 1. Motivation & Zielstellung 2. Systembeschreibung 3. Implementierung und Messungen

Mehr

EHP Einführung Projekt A

EHP Einführung Projekt A Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung

Mehr

FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.

FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic

Mehr

Echtzeitprogrammierung und Echtzeitverhalten von Keil RTX. Frank Erdrich Semester AI 7

Echtzeitprogrammierung und Echtzeitverhalten von Keil RTX. Frank Erdrich Semester AI 7 Echtzeitprogrammierung und Echtzeitverhalten von Frank Erdrich Semester AI 7 Inhalt Einleitung Echtzeit und Echtzeitsysteme Echtzeitprogrammierung Real-Time Operating System Keil RTOS RTX Zusammenfassung

Mehr

Geschichte der Netze und verteilten Systeme. Gründe für die Nutzung verteilter Systeme. Wünschenswerte Eigenschaften verteilter Systeme

Geschichte der Netze und verteilten Systeme. Gründe für die Nutzung verteilter Systeme. Wünschenswerte Eigenschaften verteilter Systeme Überblick Geschichte der Netze und verteilten Systeme Was ist ein Verteiltes System? Beispiele für verteilte Systeme Gründe für die Nutzung verteilter Systeme Wünschenswerte Eigenschaften verteilter Systeme

Mehr

ScatterNetz-Routing. Multihopkommunikation für medizinische Bluetooth ad hoc Netzwerke

ScatterNetz-Routing. Multihopkommunikation für medizinische Bluetooth ad hoc Netzwerke ScatterNetz-Routing Multihopkommunikation für medizinische Bluetooth ad hoc Netzwerke Andreas Kuntz, Moritz Gmelin, Martin Schönegg, Armin Bolz Institut für Biomedizinische Technik, 8. September 2006 Motivation

Mehr

Analyse aktueller Cache-Architekturen hinsichtlich Struktur und Effizienz. Markus Krause

Analyse aktueller Cache-Architekturen hinsichtlich Struktur und Effizienz. Markus Krause Analyse aktueller Cache-Architekturen hinsichtlich Struktur und Effizienz Markus Krause Dresden, Gliederung 1. Einführung 2. Problemstellung 3. Lösungen a) Miss Rate b) Miss Penalty c) Hit Time 4. Zusammenfassung

Mehr

FlexRay und AUTOSAR. Stephan Reichelt, Dr. Karsten Schmidt, Frank Gesele, Nils Seidler, Prof. Dr. Wolfram Hardt

FlexRay und AUTOSAR. Stephan Reichelt, Dr. Karsten Schmidt, Frank Gesele, Nils Seidler, Prof. Dr. Wolfram Hardt FlexRay und AUTOSAR Stephan Reichelt, Dr. Karsten Schmidt, Frank Gesele, Nils Seidler, Prof. Dr. Wolfram Hardt 1 FlexRay und AUTOSAR Inhalt Herausforderungen Systemkomplexität Vernetzungskomplexität Fazit

Mehr

Koexistenz unterschiedlicher Zeitanforderungen in einem gemeinsamen Rechensystem

Koexistenz unterschiedlicher Zeitanforderungen in einem gemeinsamen Rechensystem Koexistenz unterschiedlicher Zeitanforderungen in einem gemeinsamen Rechensystem Robert Kaiser robert.kaiser@sysgo.com SYSGO AG Fachhochschule Wiesbaden Workshop PEARL 006 November 006, Boppard p. /4 Überblick

Mehr

Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität

Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität Parallelrechner (1) Motivation: Bedarf für immer leistungsfähigere Rechner Leistungssteigerung eines einzelnen Rechners hat physikalische Grenzen: Geschwindigkeit von Materie Wärmeableitung Transistorgröße

Mehr

Hitzschlag oder kühler Kopf?

Hitzschlag oder kühler Kopf? Hitzschlag oder kühler Kopf? Perspektiven für die Computer- und Chip-Entwicklung Prof. Dr.-Ing. Andreas Koch Technische Universität Darmstadt Verborgene Computer 2 Ubiquitäre Computer 3 Quelle: www.ubicomp.org,

Mehr

Deep Learning Appliance 4U Die Ready-to-Brain Komplett-Lösung

Deep Learning Appliance 4U Die Ready-to-Brain Komplett-Lösung www.cadnetwork.de/deeplearning Die Ready-to-Brain Komplett-Lösung DIE KOMPLETTLÖSUNG FÜR IHRE AI PROJEKTE Die ist unser 8-GPU Flaggschiff für AI Anwendungen. Sie liefert das Potential für anspruchsvollste

Mehr

2.5. VERBINDUNGSNETZWERKE GESTALTUNGSKRITERIEN DER NETZWERKE TOPOLOGIE ALS GRAPH. Vorlesung 5 TOPOLOGIE: DEFINITIONEN : Sei G = (V, E) ein Graph mit:

2.5. VERBINDUNGSNETZWERKE GESTALTUNGSKRITERIEN DER NETZWERKE TOPOLOGIE ALS GRAPH. Vorlesung 5 TOPOLOGIE: DEFINITIONEN : Sei G = (V, E) ein Graph mit: Vorlesung 5.5. VERBINDUNGSNETZWERKE Kommunikation zwischen den einzelnen Komponenten eines arallelrechners wird i.d.r. über ein Netzwerk organisiert. Dabei unterscheidet man zwei Klassen der Rechner: TOOLOGIE:

Mehr

Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10,

Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10, Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10, 16.06.2016 Nils Pohl FAKULTÄT FÜR ELEKTROTECHNIK UND INFORMATIONSTECHNIK Lehrstuhl für Integrierte Systeme Organisatorisches

Mehr

Untersuchung zur Realisierung des Hashalgorithmus Scrypt auf einer energieeffizenten parallelen Plattform Vortrag zur Belegverteidigung

Untersuchung zur Realisierung des Hashalgorithmus Scrypt auf einer energieeffizenten parallelen Plattform Vortrag zur Belegverteidigung Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchung zur Realisierung des Hashalgorithmus Scrypt auf einer energieeffizenten

Mehr

Echtzeitfähige Kommunikation

Echtzeitfähige Kommunikation Echtzeitfähige Kommunikation Zusammenfassung 373 Zusammenfassung Die Eignung eines Kommunikationsmediums für die Anwendung in n ist vor allem durch das Medienzugriffsverfahren bestimmt. Die maximale Wartezeit

Mehr

Modellierung verteilter Systeme Grundlagen der Programm und Systementwicklung

Modellierung verteilter Systeme Grundlagen der Programm und Systementwicklung Modellierung verteilter Systeme Grundlagen der Programm und Systementwicklung Sommersemester 2012 Prof. Dr. Dr. h.c. Manfred Broy Unter Mitarbeit von Dr. M. Spichkova, J. Mund, P. Neubeck Lehrstuhl Software

Mehr

Rolf Wanka Sommersemester Vorlesung

Rolf Wanka Sommersemester Vorlesung Peer-to to-peer-netzwerke Rolf Wanka Sommersemester 2007 7. Vorlesung 05.06.2007 rwanka@cs.fau.de basiert auf einer Vorlesung von Christian Schindelhauer an der Uni Freiburg Lookup in CAN Verbindungsstruktur:

Mehr

Effiziente Bibliotheken für FPGA-Resynthese- Algorithmen

Effiziente Bibliotheken für FPGA-Resynthese- Algorithmen Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Effiziente Bibliotheken für FPGA-Resynthese- Algorithmen Basierend auf: Kennings,

Mehr

Strukturierung von Multimediasystemen für Fahrzeuge

Strukturierung von Multimediasystemen für Fahrzeuge Gesellschaft für Informatik e.v. - Fachausschuss Echtzeitsysteme Echtzeit 2012: "Kommunikation unter Echtzeitbedingungen" Strukturierung von Multimediasystemen für Fahrzeuge Boppard am Rhein, 23. November

Mehr