MikroController und Mikroprozessoren

Transkript

1 Uwe Brinkschulte Theo Ungerer MikroController und Mikroprozessoren 2. überarbeitete Auflage Mit 212 Abbildungen und 41 Tabellen Springer

2 Inhaltsverzeichnis Vorwort Vorwort zur 2. Auflage Inhaltsverzeichnis VII IX XI 1 Grundlagen Mikroprozessoren, Mikrocontroller, Signalprozessoren und SoC PC-Systeme Eingebettete und ubiquitäre Systeme Leistungsmessung und Leistungsvergleich 12 2 Grundlegende Prozessortechniken Befehlssatzarchitekturen Prozessorarchitektur, Mikroarchitektur und Programmiermodell Datenformate Adressraumorganisation Befehlssatz Befehlsformate Adressierungsarten CISC-und RISC-Prinzipien Befehlssatzbeispiele Frühe RISC-Rechner Das Berkeley RISC-Projekt Die DLX-Architektur Einfache Prozessoren und Prozessorkerne Von-Neumann-Prinzip Grundlegender Aufbau eines Mikroprozessors Einfache Implementierungen Pipeline-Prinzip Befehls-Pipelining Grundlegende Stufen einer Befehls-Pipeline Die DLX-Pipeline Pipeline-Konflikte Datenkonflikte und deren Lösungsmöglichkeiten Steuerflusskonflikte und deren Lösungsmöglichkeiten 62

3 XII Inhaltsverzeichnis Sprungzieladress-Cache Statische Sprungvorhersagetechniken Strukturkonflikte und deren Lösungsmöglichkeiten Ausführung in mehreren Takten Weitere Aspekte des Befehls-Pipelining 71 3 Mikrocontroller Abgrenzung zu Mikroprozessoren Anwendungsfelder Prozesssteuerung Steuerung von Bedienelementen Leistungsklassen und industrielle Mikrocontrollerfamilien Auswahlkriterien für den Einsatz von Mikrocontrollem Software-Entwicklung Forschungstrends Systems-on-Chip (SoC) Energiespar-Techniken Java und Java-Prozessoren für eingebettete Systeme Selbstorganisation und Organic Computing Mikrocontroller-Komponenten Prozessorkerne EhWAusgabeeinheiten Anbindung an den Prozessorkern Digitale parallele EhWAusgabeeinheiten Digitale serielle Ein-/Ausgabeeinheiten Wandlung zwischen analogen und digitalen Signalen Zeitgeberbasierte Einheiten Zähler und Zeitgeber Capture-und-Compare-Einheit Pulsweitenmodulator Watchdog-Einheit Echtzeit-Ein-/Ausgabeeinheiten Speicher Festwertspeicher Schreib-/Lesespeicher Unterbrechungssteuerung DMA Erweiterungsbus Beispiele verschiedener Mikrocontroller ATmegal28 - ein kompakter Mikrocontroller Prozessorkern Unterbrechungsbehandlung Speicherund Adressraum Ein-/Ausgabeeinheiten und Zähler/Zeitgeber 212

4 Inhaltsverzeichnis XIII Erweiterungsbus MC ein Mikrocontroller mittlerer Leistung Prozessorkern Unterbrechungsbehandlung Speicher und Adressraum EhWAusgabeeinheiten und Zähler/Zeitgeber Erweiterungsbus PXA255 - ein Hochleistungs-Mikrocontroller Prozessorkern Unterbrechungsbehandlung Speicher und Adressraum EhWAusgabeeinheiten und Zähler/Zeitgeber Erweiterungsbus MCore - optimiert für niedrigen Energieverbrauch Reduktion der Busaktivitäten und Erhöhung der Code-Dichte Statisches Power-Management Dynamisches Power-Management Komodo - ein Forschungs-Mikrocontroller Prozessorkern Echtzeit-Scheduling Unterbrechungsbehandlung Anbindung der peripheren Komponenten Evaluierungs-Ergebnisse Weiterführende Konzepte Hochperformante Mikroprozessoren Von skalaren RISC- zu Superskalarprozessoren Komponenten eines superskalaren Prozessors Superskalare Prozessor-Pipeline Präzisierung des Begriffs superskalar" Die VLIW-Technik Die EPIC-Technik Vergleich der Superskalar- mit der VLIW- und der EPIC-Technik Die Superskalartechnik Befehlsbereitstellung Code-Cache-Speicher Befehlsholestufe Trace Cache Sprungvorhersage und spekulative Ausführung Grundlagen Dynamische Sprungvorhersagetechniken Ein- und Zwei-Bit-Prädiktoren Korrelationsprädiktoren Zweistufig adaptive Prädiktoren gselect-und gshare-prädiktoren 315

5 XIV Inhaltsverzeichnis Hybridprädiktoren Zuverlässigkeitsabschätzung Weitere Prädiktoren zur Interferenzverringerung Prädikation Mehrpfadausführung Vorhersage bedingter Sprungbefehle mit indirekter Adressierung Stand der Technik Sprungvorhersage mit hoher Bandbreite Decodierung und Registerumbenennung Decodierung Registerumbenennung Befehlszuordnung Ausführungsstufen Gewährleistung der sequenziellen Programmsemantik Rückordnungsstufe Präzise Unterbrechungen Rückordnungspuffer Verzicht auf die Sequenzialisierung bei der Rückordnung Speicherverwaltung Speicherhierarchie Register und Registerfenster Virtuelle Speicherverwaltung Cache-Speicher Grundlegende Definitionen Grundlegende Techniken Verringern der Fehlzugriffsrate Verringern des Fehlzugriffsaufwandes Verringern der Cache-Zugriffszeit bei einem Treffer Cache-Kohärenz und Speicherkonsistenz Busschnüffeln und MESI-Protokoll Speicherkonsistenz Beispiele für Mikroprozessoren PentiumPro, Pentium II und Pentium III Athlon Pentium Zukunftstechniken für Mikroprozessoren Technologieprognosen Stand der Technik und Grenzen heutiger Prozessortechniken Prozessortechniken zur Erhöhung des Durchsatzes eines Kontrollfadens Weiterentwicklungen des Trace Cache Datenabhängigkeits-, Adress- und Wertespekulationen 399

6 Inhaltsverzeichnis XV Vielfach superskalare Prozessoren Prozessortechniken zur Erhöhung des Durchsatzes einer mehrfädigenlast Chip-Multiprozessor Prozessor-Speicher-Integration Mehrfädige Prozessoren Kontrollfadenspekulation Multiskalarer Prozessor Trace-Prozessor Weitere Techniken der Kontrollfadenspekulation Zusammenfassung 423 Literatur 425 Sachverzeichnis 439