Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher

Transkript

1 Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Version D3_16 vom Ziel dieses Versuches: Entwicklung einer Ablaufsteuerung mit einem 32 * 4 bit Speicherbaustein, um eine flexible Ampelsteuerung zu bauen. Dazu muss der Umgang mit Tri State Gattern geübt werden Inhalte: Zustandsgesteuerter D Flipflop = Latch, Tri State Gatter, RAM Speicher, Vorkenntnisse: Gatter, Flipflop, zustandsgesteuerter D FF benötigte Hilfsmittel Protokollbuch (DIN A 5, besser DIN A4 Kladde, kariert) Millimeterpapier

2 Inhaltsverzeichnis Einleitung... 3 Tri State Gatter... 3 Zwei Sender schreiben wahlweise in einen Speicher... 4 Neue Bausteine... 4 Der Test... 4 Schreiben und Lesen bei einem 32 * 4 Bit RAM... 5 Neue Bausteine... 5 Der Versuch... 5 Eine flexible Ampelsteuerung... 6 Anhang

3 Einleitung In diesem Versuch lernen Sie die Benutzung von Speicherbausteinen und die Beschaltung von Bussen kennen. Dies sind wesentliche Voraussetzungen für die Mikroprozessor und PC Technik. Das Ziel ist, mit einem Speicherbaustein, der 32 Speicherplätze zu je 4 Bit enthält, eine Ampel zu steuern. Dazu wird der Speicher erst einmal mit einem sinnvollen Bitmuster gefüllt. Dann werden die Speicherzellen nacheinander mit einem Zähler adressiert und ausgelesen. Mit den gespeicherten Daten wird die Ampel dann gesteuert. Etwas ähnliches haben Sie schon im Versuch D2 erreicht. Allerdings ist die Steuerung jetzt viel flexibler. Soll der Ablauf geändert werden, müssen nur die Speicherzellen in einer Programmierung neu gefüllt werden. In D2 musste dazu eine neue Hardwareschaltung entwickelt und gebaut werden. Auch in diesem Versuch lernen Sie einige neue Bausteine kennen. Tri State Gatter Bisher haben Sie mit Gattern gearbeitet, deren Ausgänge zwei Zustände haben können: die logischen Werte 1 oder 0. Solche Ausgänge darf man nicht miteinander verbinden. Denn man kann ja nicht wissen, welcher Zustand sich einstellt, wenn das eine Gatter eine 1 und das andere eine 0 ausgibt. Oft möchte man aber mehrere Ausgänge mit einem Eingang verbinden. Das tritt beispielsweise immer dann auf, wenn verschiedene Gatter auf eine Busleitung gegeben werden. Abbildung 1 Prinzip eines Tri State Gatters Dann muss man mit sogenannten Tri State Gattern arbeiten. Dabei wird der Ausgang des logischen Gatters über einen weiteren Schalter zum Ausgang geführt. Dieser Schalter, der natürlich in Halbleitertechnik aufgebaut ist, wird über den Enable Eingang gesteuert. Ist der Enable Schalter geschlossen, kann der Ausgang die logischen Signale 1 oder 0 führen und das Gatter arbeitet so, wie Sie es schon kennen. Wird aber der Enable Schalter geöffnet, dann hat der Ausgang keine Verbindung zum Gatter, er hängt praktisch in der Luft. Diesen dritten Zustand nennt man oft auch hochohmig. Nun kann man mehrere solche Tri State Ausgänge mit einem weiteren Gattereingang verbinden. Alle Ausgänge müssen dann auf hochohmig geschaltet werden, nur der gewünschte Ausgang wird auf niederohmig geschaltet und kann seinen logischen Wert zum nächsten Gatter schicken. Ist mehr als ein Ausgang niederohmig, dann gibt es Schwierigkeiten und man spricht von einem Buskonflikt. Von den bekannten Bausteinen hat der 4 Bit Output Tri State Ausgänge. Der Eingang an der Oberseite dient als Enable. Ist er auf 1, dann sind die Ausgänge hochohmig, ist er auf 0, dann zeigen die Ausgänge das logische Signal am jeweiligen Eingang an. 3

4 Zwei Sender schreiben wahlweise in einen Speicher Nun sollen Sie Daten von zwei verschiedenen Gattern wahlweise in einen Speicher schreiben. So etwas kommt in der Elektronik dauernd vor. Im Automobil sind viele Sensoren, Aktoren und Prozessoren über den CAN Bus miteinander verbunden. Der Blinkerschalter, der Regensensor, Signale aus der Motorelektronik oder dem Bremssystem werden über diesen Bus verteilt. Wenn dann der Regensensor und der Blinkerschalter gleichzeitig Signale über den Bus an den Prozessor schicken, könnte der Prozessor die Signale verwechseln und falsche Reaktionen auslösen. Es muss also klar sein, wer zu welchem Zeitpunkt sendet. Dies soll jetzt in einem einfachen Beispiel nachgebildet werden. Neue Bausteine Das 4 Bit Latch enthält vier zustandsgetaktete D Flipflops, wie sie in der Vorlesung behandelt wurden. Mit dem Enable Eingang E an der Oberseite wird er gesteuert. An die linken Eingänge werden die Daten angelegt. Untersuchen Sie im Praktikum mit folgender Schaltung, bei welchem Pegel an E das Latch auf Eingangsänderungen reagiert und wann es speichert: Dann ergänzen Sie die Schaltung mit dem 4 Bit Output und untersuchen, mit welchen Steuersignalen der 4 Bit Output und das Latch gesteuert werden müssen, wenn Daten in das Latch geschrieben werden sollen. Der Test Im nächsten Schritt bauen Sie in diese Schaltung einen weiteren Input Baustein mit Output ein und verbinden dies mit dem Latch. Es resultiert dann die nächste Schaltung. Jetzt untersuchen und protokollieren Sie, mit welchen Steuersignalen von Input A beziehungsweise von Input B Daten in das Latch geschrieben werden können. 4

5 Schreiben und Lesen bei einem 32 * 4 Bit RAM Neue Bausteine Im 32*4Bit RAM sind 32 4 Bit Latches integriert. Um eine bestimmte Speicherzelle, also ein bestimmtes Latch auszuwählen, werden die 5 Adress Leitungen auf der linken Seite benutzt. Bei diesem Baustein werden die Eingangs und Ausgangsleitungen für die Daten nicht mehr getrennt. Die Daten werden an die vier Anschlüsse auf der rechten Seite gelegt. Mit den beiden Anschlüssen Ew und Wr an der Oberseite wird der Baustein gesteuert. Sind beide auf 1, dann ist der Baustein nicht aktiv, er speichert einfach. Ist Ew = 0, dann wird das Datum, das rechts anliegt, in den Speicherplatz geschrieben, der links adressiert wird. Ist Ew wieder gleich 1, dann wird dies weiter gespeichert. Schaltet man dann Er = 0, wird das gespeicherte Datum rechts wieder angezeigt. Der Eingang CS rechts unten muss mit belegt werden, damit der Baustein so arbeitet. Bei CS=1 ist der Baustein insgesamt inaktiv. Also: Bei Ew=Er=1 speichert der Baustein, die Datenleitungen sind hochohmig. Bei Ew=0 und Er=1 wird das rechts anliegende Datum in die adressierte Zelle gespeichert. Bei Ew=1 und Er=0 wird das Datum aus der adressierten Zelle ausgelesen und und erscheint an den Datenleitungen rechts. Natürlich dürfen beide Steuereingänge nicht gleichzeitig eine 0 erhalten. Der RAM Baustein sendet also bei Er=0, beim Lesen, Daten aus. Der Versuch Jetzt erstellen Sie einen Aufbau, um Daten in das RAM zu schreiben und wieder auszulesen. Dazu dient folgende Schaltung: Mit dem Input A erzeugen Sie ein Bit Muster, das über den Tri State Output an das RAM gelegt wird. Der Tri State Output ist notwendig, weil ja auch das RAM Daten senden kann und dann zwei Datensender miteinander verbunden sind. Die Daten werden auch noch auf das 4 Bit Latch gegeben, das hier aber nur als Anzeige dienen soll. Wenn Sie wollen, können Sie es durch eine Sieben Segment Anzeige ersetzen. Dann sehen Sie das Bitmuster als Hex Zahl. Mit dem Input C erzeugen Sie die Adresse für die Speicherzelle. Hier werden nur 4 Bit erzeugt, die Adresse des RAM ist aber 5 Bit breit.wir beschränken uns hier auf 16 Speicherzellen und setzen dann die höchste Adressleitung auf 0. Dann können mit Input C die Zellen 0 bis 15 adressiert werden. Testen Sie, mit welcher Folge von Steuersignalen ein Datum von A auf die Datenleitungen gelegt werden kann, gespeichert und wieder gelesen werden kann. 5

6 Dann speichern Sie in 5 Zellen verschiedene Muster ein und prüfen hinterher nach, ob die wirklich in den Zellen gespeichert sind. Eine flexible Ampelsteuerung Jetzt haben wir fast das Ziel erreicht, die Ampelsteuerung. Die Idee ist, in die Speicherzellen 0 bis 15 werden sinnvolle Bitmuster gespeichert. Dann wird die Adressierung von einem Zähler übernommen, dem 4 Bit Counter. Gibt man ein Taktsignal auf den Takteingang oben, dann zählt er. Die Zählerausgänge werden mit den Adresseingängen des RAM verbunden. Zum Schreiben der Daten in den Speicher verwenden Sie den Takttaster auf der Adapter Clock.Wenn Sie dann in jede der 16 Zellen ein Bitmuster geschrieben haben, können Sie hinterher den Zähler mit dem Sekundentakt verbinden und dann in Sekundenschritten die Zellen des RAM auslesen. Nun zur Planung der Ampelsteuerung. Für eine Ampel aus Haupt und Nebenstraße braucht man 6 LED, also auch die 6 Daten für Rot, Gelb, Grün der Hauptstraße und Rot, Gelb, Grün der Nebenstraße. Glücklicherweise haben wir in D2 schon festgestellt, dass man Grün immer aus Rot und Gelb bilden kann. Es gilt ja Grün = Rot NOR Gelb. Also reicht es, die 4 Daten für Rot und Gelb von Haupt und Nebenstraße zu speichern. Überlegen Sie sich einen sinnvollen Ampelablauf und füllen Sie die Tabelle aus. Am Ende dieser Anleitung ist ein Bild mit einem Aufbauplan für diese Ampelsteuerung. Links oben die Adapter/Clock für den Takt. Sie steuert den Zähler / Counter, der rechts daneben steht. Seine Ausgänge werden auf die Adressleitungen des RAM gelegt. Zusätzlich können Sie diese Leitungen auf die 7 Segment Anzeige legen, damit man die Adresse auch hexadezimal sehen kann. Unten in der Mitte sind der Input InD mit dem Tri State Output zu sehen, mit dem die Daten an den RAM gelegt werden können. Die oberen beiden Datenausgänge des RAM steuern Rot und Gelb der Hauptstraße, die unteren beiden Rot und Gelb der Nebenstraße, Grün wird daraus mit den NOR Gattern erzeugt. Der Input InS erzeugt die Steuersignale. Der 4 Bit Output Bus ist vermutlich unnötig. Im Praktikum bauen Sie diese Schaltung auf. Dann verbinden Sie den Counter Eingang mit dem Taster der Adapter/Clock. Stellen Sie den Zähler auf 0. Nun speichern sie in diesen Platz 0 das richtige Muster für diesen Zustand. Dann wird der Adresszähler um 1 erhöht und das nächste Muster gespeichert. Usw. Danach überprüfen Sie, ob alle Speicherplätze richtig beschrieben wurden. Ablauf Benutzen Sie den 1Hz Ausgang der Adapter/Clock als Takt und prüfen Sie, ob der richtige Ablauf resultiert und korrigieren Sie, falls notwendig. Danach lassen Sie Ampel laufen und demonstrieren Sie dies dem Betreuer. 6

7 Anhang Tabellen für die Ampel Steuerung Takt D C B A Hauptstraße Nebenstraße Rot H Ge H Gr H Rot N Ge N Gr N Grün Rot Grün Rot 2 0 Grün Rot 3 0 Grün Rot 4 0 Grün Rot 5 0 Grün Rot 6 0 Grün Rot 7 0 Gelb Rot Gelb 8 1 Rot Grün 9 1 Rot Grün 10=A 1 Rot Grün 11=B 1 Rot Grün 12=C 1 Rot Grün 13=D 1 Rot Grün 14=E 1 Rot Grün 15=F 1 Gelb Rot Gelb Takt D C B A Hauptstraße Nebenstraße Rot H Ge H Gr H Rot N Ge N Gr N =A 1 11=B 1 12=C 1 13=D 1 14=E 1 15=F 1 7

8 Möglicher Aufbau für die Ampelsteuerung 8